JPS623351A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS623351A JPS623351A JP60141702A JP14170285A JPS623351A JP S623351 A JPS623351 A JP S623351A JP 60141702 A JP60141702 A JP 60141702A JP 14170285 A JP14170285 A JP 14170285A JP S623351 A JPS623351 A JP S623351A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- instruction
- condition
- branch instruction
- false
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサ、特に条件分岐命令を有す
るマイクロプロセッサ（以下ＭＰＵと略す）に関する。
るマイクロプロセッサ（以下ＭＰＵと略す）に関する。
従来の条件分岐命令を有するＭＰｔＪでは、プログラム
を実行しているときに、条件分岐命令ｔ−実行し友場合
も特に外部に１号を出さず、ま几その条件判断の結果が
真でおったか偽であっ友かも信号を出すことはないため
、条件分岐命令を実行したかどうかを外部から知ること
はできなかつ友。
を実行しているときに、条件分岐命令ｔ−実行し友場合
も特に外部に１号を出さず、ま几その条件判断の結果が
真でおったか偽であっ友かも信号を出すことはないため
、条件分岐命令を実行したかどうかを外部から知ること
はできなかつ友。
条件分岐命令全実行したかどうか、ま几その条件分岐命
令で分岐したかどうかは、トレーサにてプログラムの実
行番地と命令を記録し、その記録から条件分岐命令を見
つけ、且つその命令にて分岐先のプログラム番地に分岐
してきているかどうか全調べる必要がありた〇 〔発明が解決しようとする問題点〕 通常のプログラムは多くの条件判断による分岐点がめる
。プログラムが正常に動作するかどうかの７検査は、プ
ログラム中のすべての命令が少なくとも１回は実行され
る必要があり、このためにはすべての分岐点で条件が真
と判断されたときと、偽と判断されたときの二進シが実
行されたことを確認しなければならない。
令で分岐したかどうかは、トレーサにてプログラムの実
行番地と命令を記録し、その記録から条件分岐命令を見
つけ、且つその命令にて分岐先のプログラム番地に分岐
してきているかどうか全調べる必要がありた〇 〔発明が解決しようとする問題点〕 通常のプログラムは多くの条件判断による分岐点がめる
。プログラムが正常に動作するかどうかの７検査は、プ
ログラム中のすべての命令が少なくとも１回は実行され
る必要があり、このためにはすべての分岐点で条件が真
と判断されたときと、偽と判断されたときの二進シが実
行されたことを確認しなければならない。
検査によって作成したプログラムがどの程匿検査さｎた
かを知る指標として、全分岐点数に対する二通りの分岐
を確認し九分岐点数の比率を網羅率Ｃ以下Ｃ１と略す〕
として測定する方法が知られており、測定には条件分岐
命令が実行され、分岐したか、分岐しなかったかだけが
わかればよい。
かを知る指標として、全分岐点数に対する二通りの分岐
を確認し九分岐点数の比率を網羅率Ｃ以下Ｃ１と略す〕
として測定する方法が知られており、測定には条件分岐
命令が実行され、分岐したか、分岐しなかったかだけが
わかればよい。
従来のＭＰＵでは上述のように条件分岐命令の実行を示
す信号が出力されない几め、トレーサにてプログラムの
全実行番地と命令を記録し、分岐点にて二通りの分岐が
Ｓ認さｎているかｔ判断しなければならず、このためト
レーサ上に膨大なデータ′ｔ−記録する必要があり、効
率の良いプログラム検査ができないという不都合がｂり
九。
す信号が出力されない几め、トレーサにてプログラムの
全実行番地と命令を記録し、分岐点にて二通りの分岐が
Ｓ認さｎているかｔ判断しなければならず、このためト
レーサ上に膨大なデータ′ｔ−記録する必要があり、効
率の良いプログラム検査ができないという不都合がｂり
九。
本発明によると条件を判断し、その判断結果により分岐
する条件分岐命令を有するマイクロプロセッサにおいて
、条件分岐命令を７エツチしたときに信号を出力する命
令レコーダと、条件判断の真偽を示す信号を出力する条
件判断回路を含むことを特徴とするマイクロプロセッサ
が得られる。
する条件分岐命令を有するマイクロプロセッサにおいて
、条件分岐命令を７エツチしたときに信号を出力する命
令レコーダと、条件判断の真偽を示す信号を出力する条
件判断回路を含むことを特徴とするマイクロプロセッサ
が得られる。
〔実施例〕
次に、本発明について図面を用いて説明する。
第１図は本発明の一実施例の構成ブロック図である。ｌ
は命令デコーダで、データ・バス１１よりと９込んだ命
令をデコードし、命令実行部３に制御信号１４ｔ−出力
する。とり込んだ命令が条件分岐命令のときには、条件
分岐命令実行信号１２を出力端子７より出力し、条件判
断指示信号１３を条件判断回路２に出力する。条件判断
回路２では条件判断を行ないその結果が真であれば真判
定信号１５をｌ出力端子５に、偽であれば偽判定信号１
６ｔ−出力端子６より出力する。
は命令デコーダで、データ・バス１１よりと９込んだ命
令をデコードし、命令実行部３に制御信号１４ｔ−出力
する。とり込んだ命令が条件分岐命令のときには、条件
分岐命令実行信号１２を出力端子７より出力し、条件判
断指示信号１３を条件判断回路２に出力する。条件判断
回路２では条件判断を行ないその結果が真であれば真判
定信号１５をｌ出力端子５に、偽であれば偽判定信号１
６ｔ−出力端子６より出力する。
プログラムの谷命令はアドレス・バス１（１通してプロ
グラム・ポインタ４により指定され、データ・バス１１
上に出力される。条件分岐命令を丙行し友ときの信号の
一例を第２図に示す。（ａ）はＭＰＵのアドレス・バス
上に出力される命令の番地、（ｂ）は条件分岐命令を７
エツチし几ときの条件分岐命令実行信号、（Ｃ）は条件
判断が真となったときに出力さｎる真判定出力信号、（
ｄ）は条件判断が偽となっ几ときに出力される偽判定出
力信号でめる。条件分岐命令を実行したときには必ず信
号（ｂ）が出力され、条件判断の真、偽によって信号（
Ｃ）。
グラム・ポインタ４により指定され、データ・バス１１
上に出力される。条件分岐命令を丙行し友ときの信号の
一例を第２図に示す。（ａ）はＭＰＵのアドレス・バス
上に出力される命令の番地、（ｂ）は条件分岐命令を７
エツチし几ときの条件分岐命令実行信号、（Ｃ）は条件
判断が真となったときに出力さｎる真判定出力信号、（
ｄ）は条件判断が偽となっ几ときに出力される偽判定出
力信号でめる。条件分岐命令を実行したときには必ず信
号（ｂ）が出力され、条件判断の真、偽によって信号（
Ｃ）。
信号（ｄ）の何れかが出力される。
第１図のＭＰＵ１用いて、プログラムの実行を記録する
場合には、信号（ｂ）ｔ−書込み信号として命令の番地
信号（ａ）ｔ−）レーザに書き込み、その後、真列定信
号、偽判定信号をトレーサに書き込む。
場合には、信号（ｂ）ｔ−書込み信号として命令の番地
信号（ａ）ｔ−）レーザに書き込み、その後、真列定信
号、偽判定信号をトレーサに書き込む。
トレーサ上に記録される信号の例を！３図に示す。第３
図では、■は真判定信号、■は偽判定信号、■は条件分
岐命令のある番地、■は命令のコ ・−ドを記録して
いるトレーサの項目を示している。
図では、■は真判定信号、■は偽判定信号、■は条件分
岐命令のある番地、■は命令のコ ・−ドを記録して
いるトレーサの項目を示している。
すなわち、トレーサ上に記録されている番地はすべて条
件分岐命令の番地であって、各条件判断が真と判断され
たか、偽と判断されたかは、■、■の真判足偏号、偽判
定信号の記録を見ればよい。
件分岐命令の番地であって、各条件判断が真と判断され
たか、偽と判断されたかは、■、■の真判足偏号、偽判
定信号の記録を見ればよい。
Ｃｓ を測定するときには、トレーサ上の条件分岐命令
の番地が真、偽両方とも満足したかを、真列定信号、偽
判定信号の両信号により調べ、確認された条件分岐命令
数がもともとのプログラムの条件分岐命令数に対してど
の位占めているかを計算すればよい。
の番地が真、偽両方とも満足したかを、真列定信号、偽
判定信号の両信号により調べ、確認された条件分岐命令
数がもともとのプログラムの条件分岐命令数に対してど
の位占めているかを計算すればよい。
以上説明したように、本発明は、プログラム検査の指標
としてのＣＩを測定する際、測定に必要な条件分岐命令
の番地とその条件判定結果のみがトレーサ上に記録する
ことができ、トレーサの記憶容量を大巾に削減して、効
率的な検査が可能となる効果がめる。
としてのＣＩを測定する際、測定に必要な条件分岐命令
の番地とその条件判定結果のみがトレーサ上に記録する
ことができ、トレーサの記憶容量を大巾に削減して、効
率的な検査が可能となる効果がめる。
第１図は本発明の一実施例の構成図、第２図は第１図の
ＭＰＵが出力する信号の一例を示す図、第３図はトレー
サに記録される信号の一例を示す図でおる。 １・・・・・・命令デコーダ、２・・・・・・条件判断
回路、３・・・・・・命令実行部、４・・・・・・プロ
グラム・ポインタ、５・・・・・・真判定信号出力端子
、６・・・・・・偽判定倍号出力端子、７・・・・・・
牽伸分岐命令実行信号出力端子、１０・・・・・・アド
レス・バス、１１・・・・・・データ・バス、１２・・
・・・・条件分岐命令実行信号、１３・・・・・・条件
判断指示信号、１４・・・・・・制御信号、１５・・・
・・・真判定信号、１６・・・・・・偽判定信号、（ａ
ｌ・・・・・・命令のある番地、（ｂ）・・・・・・条
件分岐命令実行信号、（Ｃ）・・・・・・真判定出力信
号、（ｄ）・・・・・・偽判定出力信号、■・・・・・
・真判定信号、■・・・・・・偽判定信号、■・・・・
・・条件分岐命令のめる番地、■・・・・・・命令のコ
ード。 代理人 弁理士 内 、、 １・ １・＼、く■
・ニー、′ 茅 ｌ 艮
ＭＰＵが出力する信号の一例を示す図、第３図はトレー
サに記録される信号の一例を示す図でおる。 １・・・・・・命令デコーダ、２・・・・・・条件判断
回路、３・・・・・・命令実行部、４・・・・・・プロ
グラム・ポインタ、５・・・・・・真判定信号出力端子
、６・・・・・・偽判定倍号出力端子、７・・・・・・
牽伸分岐命令実行信号出力端子、１０・・・・・・アド
レス・バス、１１・・・・・・データ・バス、１２・・
・・・・条件分岐命令実行信号、１３・・・・・・条件
判断指示信号、１４・・・・・・制御信号、１５・・・
・・・真判定信号、１６・・・・・・偽判定信号、（ａ
ｌ・・・・・・命令のある番地、（ｂ）・・・・・・条
件分岐命令実行信号、（Ｃ）・・・・・・真判定出力信
号、（ｄ）・・・・・・偽判定出力信号、■・・・・・
・真判定信号、■・・・・・・偽判定信号、■・・・・
・・条件分岐命令のめる番地、■・・・・・・命令のコ
ード。 代理人 弁理士 内 、、 １・ １・＼、く■
・ニー、′ 茅 ｌ 艮
Claims (1)
- 条件を判断しその判断結果により分岐する条件分岐命令
を有するマイクロプロセッサにおいて、条件分岐命令を
フェッチしたときに信号を出力する命令レコーダと、条
件判断の真偽を示す信号を出力する条件判断回路を含む
ことを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141702A JPS623351A (ja) | 1985-06-28 | 1985-06-28 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141702A JPS623351A (ja) | 1985-06-28 | 1985-06-28 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS623351A true JPS623351A (ja) | 1987-01-09 |
Family
ID=15298211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141702A Pending JPS623351A (ja) | 1985-06-28 | 1985-06-28 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623351A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04362745A (ja) * | 1991-06-10 | 1992-12-15 | Agency Of Ind Science & Technol | 命令トレース装置 |
| GB2487251A (en) * | 2011-01-13 | 2012-07-18 | Advanced Risc Mach Ltd | Separate trace indications for the execution of a conditional instruction and for the result of the condition |
-
1985
- 1985-06-28 JP JP60141702A patent/JPS623351A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04362745A (ja) * | 1991-06-10 | 1992-12-15 | Agency Of Ind Science & Technol | 命令トレース装置 |
| GB2487251A (en) * | 2011-01-13 | 2012-07-18 | Advanced Risc Mach Ltd | Separate trace indications for the execution of a conditional instruction and for the result of the condition |
| US8533685B2 (en) | 2011-01-13 | 2013-09-10 | Arm Limited | Processing apparatus, trace unit and diagnostic apparatus |
| US8874975B2 (en) | 2011-01-13 | 2014-10-28 | Arm Limited | Tracing of a data processing apparatus |
| US9378113B2 (en) | 2011-01-13 | 2016-06-28 | Arm Limited | Tracing of a data processing apparatus |
| US10379989B2 (en) | 2011-01-13 | 2019-08-13 | Arm Limited | Processing apparatus, trace unit and diagnostic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7398419B2 (en) | Method and apparatus for seeding differences in lock-stepped processors | |
| CA1159960A (en) | Error detecting and correcting ram assembly | |
| US4368532A (en) | Memory checking method | |
| JPS63200249A (ja) | 情報処理装置 | |
| JPS623351A (ja) | マイクロプロセツサ | |
| US6917991B2 (en) | Method of and system for efficiently tracking memory access by direct memory access controller | |
| JPS60147883A (ja) | 図形の境界検出方法 | |
| JP2743562B2 (ja) | 障害処理方式 | |
| JP2730087B2 (ja) | レジスタファイルアドレス回路 | |
| EP0817202A2 (en) | Testing of a semi-conductor integrated circuit device | |
| JPH0448257B2 (ja) | ||
| JPH0883201A (ja) | データバスモニタ装置 | |
| JPH0427572B2 (ja) | ||
| JPS636642A (ja) | カ−ド実装状態検出装置 | |
| JPS603762A (ja) | プログラムアナライザ | |
| JPH02155052A (ja) | トレース装置 | |
| JPS59177799A (ja) | 読出専用メモリのチエツク方式 | |
| JPH0326416B2 (ja) | ||
| JPH0752398B2 (ja) | チェック回路の診断装置 | |
| JPS63231553A (ja) | 部分書込み方式 | |
| JP2000122887A (ja) | ハードウェア異常検出方法 | |
| JPS63245747A (ja) | ２ポ−トメモリ異常検出方式 | |
| JPS59146497A (ja) | メモリ読出し方式 | |
| JPH05233467A (ja) | スクラッチパッドメモリ制御方式 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 |