JPH04362745A - 命令トレース装置 - Google Patents

命令トレース装置

Info

Publication number
JPH04362745A
JPH04362745A JP3181510A JP18151091A JPH04362745A JP H04362745 A JPH04362745 A JP H04362745A JP 3181510 A JP3181510 A JP 3181510A JP 18151091 A JP18151091 A JP 18151091A JP H04362745 A JPH04362745 A JP H04362745A
Authority
JP
Japan
Prior art keywords
trace
instruction
branch
processing unit
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3181510A
Other languages
English (en)
Inventor
Koichi Takeda
浩一 武田
Yuichi Yoshida
裕一 吉田
Teruhiko Ohara
輝彦 大原
Masatoshi Sato
正俊 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP3181510A priority Critical patent/JPH04362745A/ja
Publication of JPH04362745A publication Critical patent/JPH04362745A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、中央処理装置が実行し
た分岐命令をトレースする命令トレース装置に関する。
【0002】
【従来の技術】処理の高速化を期して命令先取り機能を
有する中央処理装置がある。すなわち、将来実行が予測
される命令の主記憶装置からの取出しを、前の命令の実
行や解読と並行して予め行なう中央処理装置がある。基
本的には、中央処理装置が実行する命令群は主記憶装置
の連続したメモリエリアに格納されているので、命令の
先取りを容易に行なうことができる。しかし、ある条件
が満足されたときにプログラムの実行順序を変更する条
件分岐命令を実行する場合には、条件が満足されたか否
かによって次に実行する命令群が変わるため、命令の先
取りが困難になる。
【0003】プログラム中に含まれている条件分岐命令
の数は多いので、また、同一ステップの条件分岐命令が
繰返し実行されることも多いので、条件分岐命令に対し
て命令の先取り機能を利用できないことは問題が多い。 例えば、発電設備を診断したり監視したりするようなプ
ログラムの場合には、発電設備の各要素の状態によって
処理が変更され、また、繰返し診断や監視を行なうので
、上述した問題は大きいものである。
【0004】そこで、条件分岐命令に対して、分岐する
方向を予測して命令の先取りを行ない、予測と異なった
方向に分岐したときには取出した命令を放棄して改めて
命令の取出しを行なう方法が既に提案されている。しか
し、この方法では分岐方向の予測精度が問題となる。す
なわち、予測精度が悪い場合には、命令の先取りが無意
味となることが多くて先取りによる効果が得られない。 分岐方向の予測精度を向上させるために、対象となって
いるプログラムを実行させて、このプログラムに含まれ
ている各条件分岐命令についてどの方向により分岐する
かを統計的に処理する方法も提案されている。
【0005】分岐方向の統計をとる方法としては、シミ
ュレーションによる方法(第1の方法)と、中央処理装
置が有する命令トレース機能を利用する方法(第2の方
法)とが考えられる。第1の方法は、中央処理装置のシ
ミュレータ上で、対象となっているプログラムを実行さ
せてシミュレータによって統計データを採取する方法で
ある。第2の方法は、各命令の実行時に命令トレースト
ラップ処理ルーチン(トレース処理ルーチン)にトラッ
プ(割込み)をかけると共に、この命令トレーストラッ
プ処理ルーチンを、割込みをかけた際の命令の種類を検
出してそれが条件分岐命令ならば統計をとるように構成
する方法である。
【0006】なお、命令トレース機能を有する中央処理
装置については、例えば、文献「MC68020 ユー
ザーズ・マニュアル 2nd Edition」(Mo
torola Inc., 1989 CQ出版)に記
載されている。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た第1の方法においては、シミュレーションに非常に多
くの時間がかかるので、実際上、小さなプログラムに対
してしか有効な方法ではない。例えば、上述した発電設
備を診断したり監視したりするプログラムに対しては実
際上かかる方法を適用することは困難である。
【0008】また、上述した第2の方法においては、統
計をとる対象でない命令に対しても命令トレーストラッ
プ処理ルーチンを適用しているので、無駄な処理を多数
行なっていることになる。すなわち、本来のプログラム
(メインルーチン)の処理に対する命令トレーストラッ
プ処理ルーチンの処理の割合(オーバーヘッド)が不必
要に大きいという問題がある。従って、この方法も小さ
なプログラムに対してしか有効な方法ではない。
【0009】このような第2の方法での不都合を解決す
るためには、トラップに条件を付けて無駄なトラップが
生じないようにすることが考えられる。上述した文献に
記載の中央処理装置について、プログラムカウンタが順
序通りに更新されなかった場合に、すなわち広義の分岐
が起こったときに、トラップを発生する機能が記述され
ており、この機能を利用して命令トレーストラップ処理
ルーチンの処理回数を押さえることが考えられる。しか
し、この方法では、分岐が実行されない場合には命令ト
レーストラップ処理ルーチンにトラップがかからないの
で、統計をとるという当初の目的からみた場合に問題が
ある。すなわち、条件分岐命令を実行した結果、プログ
ラムカウンタの順序通りでない命令群に分岐した場合に
は統計がとられるが、プログラムカウンタの順序通りに
進んだ場合には統計がとられず、どちらに進む可能性が
高いのかを検出することができない。
【0010】本発明は、以上の点を考慮してなされたも
のであり、条件分岐命令の分岐方向に拘らず、最小のオ
ーバーヘッドでしかも効率的にトレースを実行できる命
令トレース装置を提供しようとするものである。
【0011】
【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、中央処理装置がトレース対象プ
ログラムに従い実行している命令を、命令トレース制御
回路が中央処理装置に割込みをかけて必要に応じてトレ
ースさせる命令トレース装置において、命令トレース制
御回路を、以下の各手段で構成した。
【0012】すなわち、分岐命令のトレースを行なうか
否かを表すトレース実行可否情報を保持する保持手段と
、この保持手段の内容が実行を指示している場合におい
て、中央処理装置から分岐命令の実行中を表す分岐命令
実行中信号が与えられたときに、中央処理装置にトレー
ス処理ルーチンを実行させる割込みを要求する割込み要
求手段と、かかる割込み要求が中央処理装置によって受
け付けられたときに、保持手段が保持するトレース実行
可否情報の内容を実行不可に変更するトレース防止手段
と、中央処理装置がトレース処理ルーチンからトレース
対象プログラムに復帰するときに、保持手段が保持する
トレース実行可否情報の内容を実行可能に変更するトレ
ース待機化手段とで構成した。
【0013】ここで、トレース処理ルーチンが、トレー
ス対象プログラムにおける条件分岐命令の分岐方向の統
計を得る処理を実行するものであることが命令先取り機
能の面からは好ましい。
【0014】
【作用】トレースの待機中においては、保持手段に、ト
レース処理の実行可能を内容とするトレース実行可否情
報が保持されている。
【0015】このような状態において、中央処理装置か
ら分岐命令の実行中を表す分岐命令実行中信号が出力さ
れると、割込み要求手段は、中央処理装置にトレース処
理ルーチンを実行させる割込みを要求する。中央処理装
置が、かかる割込み要求を受け付けると、トレース防止
手段は、保持手段が保持するトレース実行可否情報の内
容を実行不可に変更してトレース処理ルーチンの実行中
におけるトレース処理の実行を防止する。中央処理装置
がトレース処理ルーチンを終了してトレース対象プログ
ラムに復帰するときには、トレース待機化手段は、保持
手段が保持するトレース実行可否情報の内容を実行可能
に変更して次に発生するトレース対象プログラムにおけ
る分岐命令を待機する状態にする。
【0016】このようにして分岐命令が実行されたとき
には、その結果分岐が生じたか否かに拘らず、命令トレ
ースを実行させることができる。
【0017】なお、命令先取り機能を考慮した場合、ト
レース処理ルーチンが、トレース対象プログラムにおけ
る条件分岐命令の分岐方向の統計を得る処理を実行する
ものであることが好ましい。
【0018】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら詳述する。ここで、図2は分岐命令トレースに係る全
体構成を示すブロック図、図1はその分岐命令トレース
制御回路の詳細構成を示すブロック図である。
【0019】図2において、中央処理装置1は、主記憶
装置2に格納されているトレース対象プログラム(メイ
ンルーチン)2aに従い命令を順次処理していくもので
あり、また、分岐命令トレース制御回路3がトラップ(
分岐命令トレースの割込み)を発生した場合に分岐命令
トレーストラップ処理ルーチン2bに従い命令を処理す
るものである。
【0020】分岐命令トレース制御回路3は、図1に示
す詳細構成を有し、中央処理装置1から与えられる各種
信号BTFVAL、CLK、SETBTF、INTRE
T、INTACK、EXEBRAと、当該回路の内部状
態とに基づいて、分岐命令トレーストラップ処理ルーチ
ン2bを実行させるか否かを決定して、実行の有無(割
込みをかけるか否か)を表す信号INTREQを中央処
理装置1に転送するものである。
【0021】分岐命令トレース制御回路3は、セレクタ
回路10と、2個のD型フリップフロップ回路11及び
12と、オア回路13と、アンド回路14とから構成さ
れている。なお、フリップフロップ回路11及び12は
、図3の真理値表に示すように動作するものである。
【0022】セレクタ回路10は2入力1出力構成のも
のである。一方の選択入力端子I1には中央処理装置1
からトレース実行可否信号BTFVALが与えられ、他
方の選択入力端子I0にはフリップフロップ回路12の
Q出力信号Q12が与えられ、選択制御端子Sには中央
処理装置1からトレース状態初期設定信号SETBTF
が与えられている。
【0023】トレース実行可否信号BTFVALは、メ
インルーチン2aの処理時に必要に応じて分岐命令トレ
ースを実行するか否かを表す信号であり、「1」が分岐
命令トレースを必要に応じて実行することを意味し、「
0」が分岐命令トレースを一切実行しないことを意味し
ている。トレース状態初期設定信号SETBTFは、ト
レース実行可否信号BTFVALの論理値をフリップフ
ロップ回路11にロードさせるために指令である。その
ため、トレース状態初期設定信号SETBTFは、メイ
ンルーチンの処理の前に行なわれる初期設定時にのみ「
1」とされ、ロードが終了すると、その後継続して「0
」とされるものである。
【0024】従って、セレクタ回路10は、トレース実
行可否信号BTFVALの論理値をフリップフロップ回
路11にロードさせる際にのみ、トレース実行可否信号
BTFVALを選択し、これ以外のときはフリップフロ
ップ回路12のQ出力Q12を選択してフリップフロッ
プ回路11のデータ入力端子Dに与えるものである。
【0025】このフリップフロップ回路11のロード端
子Lには、オア回路13を介して上述したトレース状態
初期設定信号SETBTF又は割込み復帰信号INTR
ETが与えられ、また、クロック入力端子にはクロック
信号CLKが与えられ、さらに、クリア端子Cには割込
み受付信号INTACKが与えられる。従って、フリッ
プフロップ回路11は、セレクタ回路10がトレース実
行可否信号BTFVALを通過させているときには、ト
レース状態初期設定信号SETBTFに基づいてクロッ
ク信号CLKの立上りエッジでこれをロードし、セレク
タ回路10がフリップフロップ回路12のQ出力Q12
を通過させているときには、割込み復帰信号INTRE
Tに基づいてクロック信号CLKの立上りエッジでこれ
をロードする。なお、フリップフロップ回路11は、分
岐命令トレーストラップ処理ルーチン(割込み処理)2
bを開始したときにクリアされる。
【0026】このフリップフロップ回路11は、機能的
には、現在分岐命令トレースを実行しているか否かを記
憶しているものであり、記憶内容(Q出力Q11)の「
1」が分岐命令トレースの待機中を意味し、「0」が分
岐命令トレースの実行中を意味している。フリップフロ
ップ回路11のQ出力Q11が、フリップフロップ回路
12のデータ入力端子D及び2入力アンド回路14に与
えられる。
【0027】フリップフロップ回路12のロード端子L
には割込み受付信号INTACKが与えられ、クロック
入力端子にはクロック信号CLKが与えられる。従って
、フリップフロップ回路12は、割込み受付信号INT
ACKがアクティブとなって分岐命令トレーストラップ
処理ルーチン(割込み処理)2bを開始したときのフリ
ップフロップ回路11のQ出力Q11を、すなわち、分
岐命令トレースを実行するモードが選択されていること
を保持するものである。
【0028】アンド回路14には上述したフリップフロ
ップ回路11のQ出力Q11に加えて、中央処理装置1
から分岐命令実行中信号EXEBRAが与えられる。か
くして、アンド回路14は、分岐命令トレースを実行す
るモードが選択されているときであって分岐命令が実行
されると、中央処理装置1に対して割込み要求信号IN
TREQを出力する。
【0029】図4は、分岐命令トレース制御回路3の各
部タイミングチャートを示すものであり、以下、この図
4を参照しながら分岐命令トレース時の動作を説明する
【0030】以上の構成において、分岐命令の分岐方向
の統計を得るためにメインルーチン2aを実行させる場
合には、メインルーチン2aの実行を指示する前に、オ
ペレータは図示しないキーボードやディップスイッチ等
を用いて、メインルーチン2aの実行中に分岐命令のト
レース処理を行なうことを中央処理装置1に指示する。 このとき、中央処理装置1は、例えばOSに従いトレー
ス実行可否信号BTFVAL(図4(B))を「1」と
すると共にトレース状態初期設定信号SETBTF(図
4(C))を少なくとも1クロック周期以上の期間だけ
「1」とする。これにより、フリップフロップ回路11
には分岐命令のトレース処理を行なうことが時点t1で
セットされる(図4(D)参照)。
【0031】オペレータは、その後、キーボード等によ
ってメインルーチン2aの実行を中央処理装置1に指示
する。これにより、中央処理装置1はメインルーチン2
aの処理を開始する。このようなメインルーチン2aの
処理中において分岐命令の実行中になると、中央処理装
置1は分岐命令実行中信号EXEBRA(図4(H))
を「1」とする。これにより、アンド回路14の処理遅
延時間分だけ後の時点t2から割込み要求信号INTR
EQ(図4(I))が「1」(アクティブ)となる。な
お、現在、中央処理装置として、分岐命令実行中信号E
XEBRAを出力する形式のものはないが、多くの中央
処理装置では内部に分岐命令実行中を示す信号があるの
で、これを出力させる端子を設けることで、分岐命令実
行中信号EXEBRAを出力する中央処理装置1を実現
できる。
【0032】中央処理装置1は、この分岐命令の実行が
終了すると、この割込み要求に応じて、割込み受付信号
INTACK(図4(G))を「1」とすると共に分岐
命令トレーストラップ処理ルーチン2bを開始する。す
なわち、その分岐命令の実行結果である分岐方向の統計
値(頻度)を増加させる処理を行なう。
【0033】分岐命令トレース制御回路3においては、
割込み受付信号INTACKが「1」となった後の最初
のクロック信号CLK(図4(A))の立上りエッジ時
点t3で、フリップフロップ回路11のQ出力Q11が
0クリアされるため、アンド回路14が閉じて割込み要
求信号INTREQが「0」となる。すなわち、分岐命
令トレーストラップ処理ルーチン2b内に分岐命令があ
って分岐命令トレーストラップ処理ルーチン2bの実行
中に、分岐命令実行中信号EXEBRAが「1」(アク
ティブ)となっても割込み要求信号INTREQがアク
ティブとなることはない(期間t4〜t5参照)。
【0034】また、割込み受付信号INTACKが「1
」となった後の最初のクロック信号CLKの立上りエッ
ジ時点t3で、フリップフロップ回路12はフリップフ
ロップ回路11の「1」であるQ出力Q11をロードす
る(図4(E)参照)。なお、この動作は、分岐命令ト
レーストラップ処理ルーチン2b内の分岐命令の実行に
対する統計をとることを防止するようにフリップフロッ
プ回路11をクリアしても、このルーチン2bの終了後
には再度分岐命令のトレース可能状態に復帰させるため
にフリップフロップ回路11の「1」のQ出力Q11を
退避させるものである。
【0035】図5は、トレース対象プログラム2aの条
件分岐命令の統計を得る場合の、分岐命令トレーストラ
ップ処理ルーチン2bの一例を示すものである。かかる
処理を開始すると、中央処理装置1内の各種レジスタや
カウンタの内容を取り込み、分岐命令が条件分岐命令で
あるか否かを判断する(ステップ100、101)。
【0036】条件分岐命令でない場合には、かかるルー
チン2bの処理を終了する。他方、条件分岐命令である
と、この条件分岐命令(メインルーチン2a中の同じス
テップの命令;同じ種類の命令でもステップが異なる場
合を除く)が初めて実行されているか否かを、後述する
主記憶装置2のデータエリアの情報に基づいて判断する
(ステップ102)。
【0037】初めて実行された条件分岐命令であると、
そのステップのアドレスと条件分岐命令の種類と全ての
分岐先(次のアドレスに進む場合を含む)とを主記憶装
置2のデータエリアに書き込むと共に、実際に移行する
分岐先について頻度「1」を記録すると共に他の分岐先
について頻度「0」を記憶して一連の処理を終了する(
ステップ103)。他方、実行が2度目以降の条件分岐
命令であると、このときの処理による分岐先の頻度を1
インクリメントして一連の処理を終了する(ステップ1
04)。
【0038】中央処理装置1は、分岐命令トレーストラ
ップ処理ルーチン2bの処理が終了すると、割込み復帰
信号INTRET(図4(F))を「1」(アクティブ
)とする。これにより、この後の最初のクロック信号C
LKの立上りエッジ時点t6で、フリップフロップ回路
11はセレクタ回路10を通過したフリップフロップ回
路12からの「1」であるQ出力Q12を再ロードして
、そのQ出力Q11によってアンド回路14を通過状態
に制御し、メインルーチン2aにおける次の分岐命令の
実行を待機する。
【0039】従って、上述の実施例によれば、条件分岐
命令だけに対してのみトレース処理を実行できると共に
、プログラムカウンタの順序通りに進む場合及び進まな
い場合共に条件分岐命令のトレース処理を実行すること
ができる。しかも、トレース処理ルーチン内の条件分岐
命令に対しては、トレース処理の実行を防止することが
できる。
【0040】そのため、条件分岐命令の分岐方向の統計
をとることが最小のオーバーヘッドで行なうことができ
るようになる。
【0041】なお、上述の実施例においては、条件分岐
命令のトレースの目的及び処理が分岐方向の統計をとる
場合を示したが、トレースの目的及び詳細処理はこれに
限定されない。
【0042】また、上述の実施例においては、フリップ
フロップ回路11の内容を再度「1」に戻すために第2
のフリップフロップ回路12を設けたものを示したが、
セレクタ回路10の第2の選択入力端子I0を「1」に
常時プルアップしておくようにしても良い。
【0043】
【発明の効果】以上のように、本発明によれば、分岐命
令が実行された結果次に実行する命令がプログラムカウ
ンタの順序通りのものであるか否かに拘らず、中央処理
装置にトレース処理ルーチンの処理に移行させることが
できる命令トレース装置を実現することができる。
【図面の簡単な説明】
【図1】実施例に係る命令トレース装置の分岐命令トレ
ース制御回路の詳細構成を示すブロック図である。
【図2】実施例の全体構成を示すブロック図である。
【図3】実施例の2個のフリップフロップ回路の真理値
表を示す図表である。
【図4】実施例の各部タイミングチャートである。
【図5】実施例のトレース処理ルーチンを示すフローチ
ャートである。
【符号の説明】
1…中央処理装置、2…主記憶装置、2a…トレース対
象プログラム、2b…トレース処理ルーチン、3…分岐
命令トレース制御回路、10…セレクタ回路、11、1
2…フリップフロップ回路、13…オア回路、14…ア
ンド回路。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  中央処理装置がトレース対象プログラ
    ムに従い実行している命令を、命令トレース制御回路が
    中央処理装置に割込みをかけて必要に応じてトレースさ
    せる命令トレース装置において、上記命令トレース制御
    回路が、分岐命令のトレースを行なうか否かを表すトレ
    ース実行可否情報を保持する保持手段と、この保持手段
    の内容が実行を指示している場合において、中央処理装
    置から分岐命令の実行中を表す分岐命令実行中信号が与
    えられたときに、上記中央処理装置にトレース処理ルー
    チンを実行させる割込みを要求する割込み要求手段と、
    かかる割込み要求が中央処理装置によって受け付けられ
    たときに、上記保持手段が保持するトレース実行可否情
    報の内容を実行不可に変更するトレース防止手段と、中
    央処理装置がトレース処理ルーチンからトレース対象プ
    ログラムに復帰するときに、上記保持手段が保持するト
    レース実行可否情報の内容を実行可能に変更するトレー
    ス待機化手段とを備えた ことを特徴とする命令トレース装置。
  2. 【請求項2】  上記トレース処理ルーチンが、トレー
    ス対象プログラムにおける条件分岐命令の分岐方向の統
    計を得る処理を実行するものであることを特徴とする請
    求項1に記載の命令トレース装置。
JP3181510A 1991-06-10 1991-06-10 命令トレース装置 Pending JPH04362745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3181510A JPH04362745A (ja) 1991-06-10 1991-06-10 命令トレース装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3181510A JPH04362745A (ja) 1991-06-10 1991-06-10 命令トレース装置

Publications (1)

Publication Number Publication Date
JPH04362745A true JPH04362745A (ja) 1992-12-15

Family

ID=16102026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3181510A Pending JPH04362745A (ja) 1991-06-10 1991-06-10 命令トレース装置

Country Status (1)

Country Link
JP (1) JPH04362745A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350110B2 (en) 2002-01-14 2008-03-25 International Business Machines Corporation Method and system using hardware assistance for continuance of trap mode during or after interruption sequences
JP2009075874A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd プログラム変換装置、プログラム変換方法およびプログラム変換プログラム
JP2010033606A (ja) * 2003-03-27 2010-02-12 Microsoft Corp 様々なタイプおよび様々な物理位置からのアイテムを表示するためのファイルシステム
US8615717B2 (en) 2003-04-17 2013-12-24 Microsoft Corporation Address bar user interface control
US9361313B2 (en) 2003-03-27 2016-06-07 Microsoft Technology Licensing, Llc System and method for filtering and organizing items based on common elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883745A (ja) * 1972-02-07 1973-11-08
JPS57199052A (en) * 1981-06-01 1982-12-06 Mitsubishi Electric Corp Data processing device
JPS623351A (ja) * 1985-06-28 1987-01-09 Nec Corp マイクロプロセツサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883745A (ja) * 1972-02-07 1973-11-08
JPS57199052A (en) * 1981-06-01 1982-12-06 Mitsubishi Electric Corp Data processing device
JPS623351A (ja) * 1985-06-28 1987-01-09 Nec Corp マイクロプロセツサ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350110B2 (en) 2002-01-14 2008-03-25 International Business Machines Corporation Method and system using hardware assistance for continuance of trap mode during or after interruption sequences
US7506207B2 (en) 2002-01-14 2009-03-17 International Business Machines Corporation Method and system using hardware assistance for continuance of trap mode during or after interruption sequences
JP2010033606A (ja) * 2003-03-27 2010-02-12 Microsoft Corp 様々なタイプおよび様々な物理位置からのアイテムを表示するためのファイルシステム
JP4685186B2 (ja) * 2003-03-27 2011-05-18 マイクロソフト コーポレーション 様々なタイプおよび様々な物理位置からのアイテムを表示するためのファイルシステム
US9361313B2 (en) 2003-03-27 2016-06-07 Microsoft Technology Licensing, Llc System and method for filtering and organizing items based on common elements
US8615717B2 (en) 2003-04-17 2013-12-24 Microsoft Corporation Address bar user interface control
JP2009075874A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd プログラム変換装置、プログラム変換方法およびプログラム変換プログラム

Similar Documents

Publication Publication Date Title
EP0501655A2 (en) Reducing power consumption in a digital processor
JPH02156334A (ja) 情報処理装置
JPH04362745A (ja) 命令トレース装置
JPH11184828A (ja) マルチプロセッサシステムのテスト方式
CN118779079A (zh) 定时任务中断方法、定时器、车辆及存储介质
KR100248024B1 (ko) 시간요소를 갖는 시스템 호출함수 장치 및 시간요소 처리 방법
JP2872042B2 (ja) 共有メモリアクセス方式
JPS6236581B2 (ja)
JPH07325800A (ja) データフロープロセサ
JPS595370A (ja) 処理時間管理方式
JPS61241843A (ja) 情報処理装置
JPH03164940A (ja) 割込み時期を複数化した計算機
JPH05313916A (ja) 電子計算機における割込み処理方法及び電子計算機
JP2840539B2 (ja) デバック装置
JPH0581047A (ja) テストプログラム実行制御処理方式
JPH064306A (ja) 割り込み処理の分割方法
JPH04148460A (ja) マルチプロセッサシステムにおける割り込み処理方法とその機構
JPS60147845A (ja) 巡環パイプライン型デ−タフロ−計算機の負荷制御方式
JPH0426499B2 (ja)
JPH0830538A (ja) 入出力処理装置
JPS61187044A (ja) 情報処理装置
JPH0752393B2 (ja) データ処理装置
JPH0690671B2 (ja) 入出力装置のアクセス方法
JPH02217935A (ja) デバッグ用割込み発生回路
JPH01279347A (ja) 情報処理装置における入出力動作の再実行方式