JPH0581047A - テストプログラム実行制御処理方式 - Google Patents
テストプログラム実行制御処理方式Info
- Publication number
- JPH0581047A JPH0581047A JP3239388A JP23938891A JPH0581047A JP H0581047 A JPH0581047 A JP H0581047A JP 3239388 A JP3239388 A JP 3239388A JP 23938891 A JP23938891 A JP 23938891A JP H0581047 A JPH0581047 A JP H0581047A
- Authority
- JP
- Japan
- Prior art keywords
- task
- test program
- program
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、テストプログラム実行制御処理方
式に関し、ＣＰＵとＩ／Ｏの同時診断を行なう際にＩ／
Ｏに対して高負荷状態を維持することを目的とする。 【構成】 Ｉ／Ｏ系テストプログラム６のタスク８に対
してＣＰＵ系テストプログラム７のタスク９のレベルよ
り高いレベルを与え、高いレベルのタスク８に優先的に
ＣＰＵの使用権を与え、高いレベルのタスク８がレディ
状態に存在しなくなった時に低いレベルのタスク９に使
用権を与えるように構成する。
式に関し、ＣＰＵとＩ／Ｏの同時診断を行なう際にＩ／
Ｏに対して高負荷状態を維持することを目的とする。 【構成】 Ｉ／Ｏ系テストプログラム６のタスク８に対
してＣＰＵ系テストプログラム７のタスク９のレベルよ
り高いレベルを与え、高いレベルのタスク８に優先的に
ＣＰＵの使用権を与え、高いレベルのタスク８がレディ
状態に存在しなくなった時に低いレベルのタスク９に使
用権を与えるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、テストプログラム実行
制御処理方式に関し、特に、コンピュータ本体装置（Ｃ
ＰＵ）と入出力装置（Ｉ／Ｏ）の同時診断を行なう際の
テストプログラム実行制御処理方式に関する。
制御処理方式に関し、特に、コンピュータ本体装置（Ｃ
ＰＵ）と入出力装置（Ｉ／Ｏ）の同時診断を行なう際の
テストプログラム実行制御処理方式に関する。
【０００２】データ処理システムにおいては、試験（テ
スト）プログラムを実行して、ＣＰＵや入出力装置等の
ハードウェアの検査を行なう。
スト）プログラムを実行して、ＣＰＵや入出力装置等の
ハードウェアの検査を行なう。
【０００３】
【従来の技術】テストの効率化や実際の動作状態に近い
状態でのテストという観点から、複数のテストプログラ
ムが同時に（並列に）実行される。この場合、入出力動
作を伴なわないＣＰＵ系テストプログラムと、入出力動
作を伴なうＩ／Ｏ系テストプログラムとが同時に実行さ
れる場合がある。
状態でのテストという観点から、複数のテストプログラ
ムが同時に（並列に）実行される。この場合、入出力動
作を伴なわないＣＰＵ系テストプログラムと、入出力動
作を伴なうＩ／Ｏ系テストプログラムとが同時に実行さ
れる場合がある。
【０００４】この場合のＣＰＵ上での各テストプログラ
ムの実行を、図７に示す。図７においては、２つのＣＰ
Ｕ系テストプログラム（のタスク）ＣＰＵＴＰ−１及び
ＣＰＵＴＰ−２と、２つのＩ／Ｏ系テストプログラム
（のタスク）Ｉ／ＯＴＰ−１及びＩ／ＯＴＰ−２とが、
並列に実行されている。また、図中、ＴＣＢ＃は、実行
中のタスクのＴＣＢ（タスク制御ブロック）のアドレス
を指し、Ｒ−ＱＭＢは、レディキューについてのキュー
管理ブロックであり、Ｗ−ＲＣＢは、ウェイト状態のキ
ューについての制御ブロックである。更に、細線はＣＰ
Ｕ使用中を、破線はＣＰＵ未使用を、太線は入出力動作
中を表わす。
ムの実行を、図７に示す。図７においては、２つのＣＰ
Ｕ系テストプログラム（のタスク）ＣＰＵＴＰ−１及び
ＣＰＵＴＰ−２と、２つのＩ／Ｏ系テストプログラム
（のタスク）Ｉ／ＯＴＰ−１及びＩ／ＯＴＰ−２とが、
並列に実行されている。また、図中、ＴＣＢ＃は、実行
中のタスクのＴＣＢ（タスク制御ブロック）のアドレス
を指し、Ｒ−ＱＭＢは、レディキューについてのキュー
管理ブロックであり、Ｗ−ＲＣＢは、ウェイト状態のキ
ューについての制御ブロックである。更に、細線はＣＰ
Ｕ使用中を、破線はＣＰＵ未使用を、太線は入出力動作
中を表わす。
【０００５】この場合、各タイミング，及びでの
キュー状態は、図示のとおりである。即ち、タイミング
では、Ｉ／ＯＴＰ−１は実行中で、他はレディ状態に
ある。ＣＰＵＴＰ−１がレディキューの最後尾につなが
れる。タイミングでは、ＣＰＵＴＰ−２は実行中、Ｃ
ＰＵＴＰ−１はレディ状態、Ｉ／ＯＴＰ−１及びＩ／Ｏ
ＴＰ−２は入出力装置の動作完了をウェイトしている状
態にある。タイミングでは、ＣＰＵＴＰ−２は実行
中、ＣＰＵＴＰ−１及びＩ／ＯＴＰ−２はレディ状態、
Ｉ／ＯＴＰ−１はウェイト状態にある。
キュー状態は、図示のとおりである。即ち、タイミング
では、Ｉ／ＯＴＰ−１は実行中で、他はレディ状態に
ある。ＣＰＵＴＰ−１がレディキューの最後尾につなが
れる。タイミングでは、ＣＰＵＴＰ−２は実行中、Ｃ
ＰＵＴＰ−１はレディ状態、Ｉ／ＯＴＰ−１及びＩ／Ｏ
ＴＰ−２は入出力装置の動作完了をウェイトしている状
態にある。タイミングでは、ＣＰＵＴＰ−２は実行
中、ＣＰＵＴＰ−１及びＩ／ＯＴＰ−２はレディ状態、
Ｉ／ＯＴＰ−１はウェイト状態にある。
【０００６】
【発明が解決しようとする課題】前述の従来技術によれ
ば、ＣＰＵ系テストプログラムのＣＰＵ占有率が高く、
その実行数が多い程、Ｉ／Ｏ系テストプログラムにおけ
る入出力動作の間隔ｔが長くなる。このため、入出力装
置に対する負荷が小さくなり、入出力装置についての十
分なテストができず、信頼性の高い診断ができないとい
う問題があった。
ば、ＣＰＵ系テストプログラムのＣＰＵ占有率が高く、
その実行数が多い程、Ｉ／Ｏ系テストプログラムにおけ
る入出力動作の間隔ｔが長くなる。このため、入出力装
置に対する負荷が小さくなり、入出力装置についての十
分なテストができず、信頼性の高い診断ができないとい
う問題があった。
【０００７】これは、、本発明者の検討によれば、図７
の場合、タイミング及びのレディキューにおいて、
Ｉ／ＯＴＰ−２がＣＰＵＴＰ−２又はＣＰＵＴＰ−１の
後ろにつながれている（これらはＩ／ＯＴＰ−２より早
いタイミングでレディ状態となったものであるから、当
然にＩ／ＯＴＰ−２より先にレディキューにつながれて
いる）ことに原因がある。即ち、Ｉ／Ｏ系テストプログ
ラムがＣＰＵを使用できるまでのレディ状態が長いこと
に原因がある。
の場合、タイミング及びのレディキューにおいて、
Ｉ／ＯＴＰ−２がＣＰＵＴＰ−２又はＣＰＵＴＰ−１の
後ろにつながれている（これらはＩ／ＯＴＰ−２より早
いタイミングでレディ状態となったものであるから、当
然にＩ／ＯＴＰ−２より先にレディキューにつながれて
いる）ことに原因がある。即ち、Ｉ／Ｏ系テストプログ
ラムがＣＰＵを使用できるまでのレディ状態が長いこと
に原因がある。
【０００８】本発明は、入出力装置に対して高負荷状態
を維持することが可能なテストプログラム実行制御処理
方式を提供することを目的とする。
を維持することが可能なテストプログラム実行制御処理
方式を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理構成
図であり、本発明によるデータ処理システムを示す。こ
のデータ処理システムは、中央処理装置１と入出力装置
２を備える。これらは、いずれもテスト対象である。こ
こで、中央処理装置１は、コンピュータの本体装置であ
って、主記憶装置をも含んでいる。
図であり、本発明によるデータ処理システムを示す。こ
のデータ処理システムは、中央処理装置１と入出力装置
２を備える。これらは、いずれもテスト対象である。こ
こで、中央処理装置１は、コンピュータの本体装置であ
って、主記憶装置をも含んでいる。
【００１０】制御プログラム３は、当該データ処理シス
テムでのテストプログラムの実行を制御するものであっ
て、その制御下でＩ／Ｏ系テストプログラム６とＣＰＵ
系テストプログラム７とを同時実行する。Ｉ／Ｏ系テス
トプログラム６は、入出力装置２のテストのためのもの
であって入出力動作を伴なう。ＣＰＵ系テストプログラ
ム７は、中央処理装置１のテストのためのものであって
入出力動作を伴なわない。
テムでのテストプログラムの実行を制御するものであっ
て、その制御下でＩ／Ｏ系テストプログラム６とＣＰＵ
系テストプログラム７とを同時実行する。Ｉ／Ｏ系テス
トプログラム６は、入出力装置２のテストのためのもの
であって入出力動作を伴なう。ＣＰＵ系テストプログラ
ム７は、中央処理装置１のテストのためのものであって
入出力動作を伴なわない。
【００１１】制御プログラム３が、Ｉ／Ｏ系テストプロ
グラム６について生成したタスク８に対して、高いレベ
ルを与えＣＰＵ系テストプログラム７について生成した
タスク９に対して低いレベルを与える。タスク８及びタ
スク９は、各々、Ｉ／Ｏ系レディキュー（管理ブロッ
ク）４及びＣＰＵ系レディキュー（管理ブロック）５に
つながれる。即ち、レベルに応じて、まとめてキューイ
ングされる。
グラム６について生成したタスク８に対して、高いレベ
ルを与えＣＰＵ系テストプログラム７について生成した
タスク９に対して低いレベルを与える。タスク８及びタ
スク９は、各々、Ｉ／Ｏ系レディキュー（管理ブロッ
ク）４及びＣＰＵ系レディキュー（管理ブロック）５に
つながれる。即ち、レベルに応じて、まとめてキューイ
ングされる。
【００１２】そして、制御プログラム３は、レディ状態
にあるタスク８，９のうち、高いレベルを有するタスク
８に優先的に中央処理装置１の使用権を与え、レディ状
態にある高いレベルを有するタスク８が無くなった時
に、初めて、レディ状態にある低いレベルを有するタス
ク９に使用権を与える。
にあるタスク８，９のうち、高いレベルを有するタスク
８に優先的に中央処理装置１の使用権を与え、レディ状
態にある高いレベルを有するタスク８が無くなった時
に、初めて、レディ状態にある低いレベルを有するタス
ク９に使用権を与える。
【００１３】
【作用】制御プログラム３は、高いレベルを有するタス
ク８がレディ状態にある限り、たとえ低いレベルを有す
るタスク９が先にレディ状態になっていたとしても、そ
れに拘わらずタスク８（即ちＩ／Ｏテストプログラム６
のタスク）に対して中央処理装置１の使用権を優先して
与える。
ク８がレディ状態にある限り、たとえ低いレベルを有す
るタスク９が先にレディ状態になっていたとしても、そ
れに拘わらずタスク８（即ちＩ／Ｏテストプログラム６
のタスク）に対して中央処理装置１の使用権を優先して
与える。
【００１４】従って、例えば、前述の図７のタイミング
及びにおいて、Ｉ／ＯＴＰ−２（タスク８）は、Ｃ
ＰＵＴＰ−２又はＣＰＵＴＰ−１（タスク９）の後につ
ながれることはなく、レベルの高いＩ／Ｏ系レディキュ
ー４につながれる。そして、制御プログラム３により、
Ｉ／ＯＴＰ−２は、ＣＰＵＴＰ−２又はＣＰＵＴＰ−１
より先に使用権が与えられる。
及びにおいて、Ｉ／ＯＴＰ−２（タスク８）は、Ｃ
ＰＵＴＰ−２又はＣＰＵＴＰ−１（タスク９）の後につ
ながれることはなく、レベルの高いＩ／Ｏ系レディキュ
ー４につながれる。そして、制御プログラム３により、
Ｉ／ＯＴＰ−２は、ＣＰＵＴＰ−２又はＣＰＵＴＰ−１
より先に使用権が与えられる。
【００１５】これにより、ＣＰＵ系テストプログラム７
の実行数が多くても、Ｉ／Ｏ系テストプログラム６にお
ける入出力動作の間隔ｔを短くでき、入出力装置２に対
する負荷を大きくし、十分なテストができる。
の実行数が多くても、Ｉ／Ｏ系テストプログラム６にお
ける入出力動作の間隔ｔを短くでき、入出力装置２に対
する負荷を大きくし、十分なテストができる。
【００１６】
【実施例】図２は実施例説明図である。図２において、
Ｉ／Ｏ系テストプログラム６及びＣＰＵ系テストプログ
ラム７のテキストは、システムレジデント（ボリュー
ム）１０に格納されている。これらのテキストは、各
々、ヘッダ部６１，７１とロジック部６２，７２とから
なる。ヘッダ部６１，７１内の所定の属性領域６３，７
３には、各々、自己のテスト対象を示す属性が設定され
る。図示の場合、Ｉ／Ｏ系テストプログラム６の属性領
域６３には、テスト対象が入出力装置であることを示す
“Ｒ”が設定される。ＣＰＵ系テストプログラム７の属
性領域７３には、テスト対象が中央処理装置１であるこ
とを示す“Ｃ”が設定される。この設定は、予め、テス
トプログラムの開発者により行なわれる。
Ｉ／Ｏ系テストプログラム６及びＣＰＵ系テストプログ
ラム７のテキストは、システムレジデント（ボリュー
ム）１０に格納されている。これらのテキストは、各
々、ヘッダ部６１，７１とロジック部６２，７２とから
なる。ヘッダ部６１，７１内の所定の属性領域６３，７
３には、各々、自己のテスト対象を示す属性が設定され
る。図示の場合、Ｉ／Ｏ系テストプログラム６の属性領
域６３には、テスト対象が入出力装置であることを示す
“Ｒ”が設定される。ＣＰＵ系テストプログラム７の属
性領域７３には、テスト対象が中央処理装置１であるこ
とを示す“Ｃ”が設定される。この設定は、予め、テス
トプログラムの開発者により行なわれる。
【００１７】制御プログラム３には、テストプログラム
の属性に基づいたレベルのタスクの生成を行なうジョブ
管理プログラム３１と、タスクのレベルに基づいた使用
権の管理を行なうタスク管理プログラム３２とを備え
る。
の属性に基づいたレベルのタスクの生成を行なうジョブ
管理プログラム３１と、タスクのレベルに基づいた使用
権の管理を行なうタスク管理プログラム３２とを備え
る。
【００１８】ジョブ管理プログラム３１は、オペレータ
がコンソール（図示せず）からテストプログラムを指定
して実行要求を入力すると、その実行要求のあったテス
トプログラムをシステムレジデント１０から主記憶装置
１１へロードする。この時、テストプログラムは、複数
のＩ／Ｏ系テストプログラム６及び複数のＣＰＵ系テス
トプログラム７がロードされる。ジョブ管理プログラム
３１は、ロードされたＩ／Ｏ系テストプログラム６′及
びロードされたＣＰＵ系テストプログラム７′の属性領
域６３及び７３を参照して、各々の属性“Ｒ”及び
“Ｃ”を知る。
がコンソール（図示せず）からテストプログラムを指定
して実行要求を入力すると、その実行要求のあったテス
トプログラムをシステムレジデント１０から主記憶装置
１１へロードする。この時、テストプログラムは、複数
のＩ／Ｏ系テストプログラム６及び複数のＣＰＵ系テス
トプログラム７がロードされる。ジョブ管理プログラム
３１は、ロードされたＩ／Ｏ系テストプログラム６′及
びロードされたＣＰＵ系テストプログラム７′の属性領
域６３及び７３を参照して、各々の属性“Ｒ”及び
“Ｃ”を知る。
【００１９】この後、ジョブ管理プログラム３１は、Ｉ
／Ｏ系テストプログラム６のタスク８とＣＰＵ系テスト
プログラム７のタスク９とを生成するが、この時、その
レベルをその属性に従って決定する。即ち、属性が
“Ｒ”であるタスク８は高いレベル（以下、レベル１と
いう）とされ、属性が“Ｃ”であるタスク９は低いレベ
ル（以下、レベル２という）とされる。タスク８，９の
実行順は、このレベルに依存する。即ち、タスク８及び
９は、各々、レベル１のタスク及びレベル２のタスクと
して生成される。
／Ｏ系テストプログラム６のタスク８とＣＰＵ系テスト
プログラム７のタスク９とを生成するが、この時、その
レベルをその属性に従って決定する。即ち、属性が
“Ｒ”であるタスク８は高いレベル（以下、レベル１と
いう）とされ、属性が“Ｃ”であるタスク９は低いレベ
ル（以下、レベル２という）とされる。タスク８，９の
実行順は、このレベルに依存する。即ち、タスク８及び
９は、各々、レベル１のタスク及びレベル２のタスクと
して生成される。
【００２０】図３は、タスク管理の様子を示す。即ち、
タスク管理プログラム３２は、レジスタＴＣＢ＃に、現
在実行中のタスクのタスク制御ブロック（ＴＣＢ）のア
ドレスを格納し、実行中（中央処理装置１を使用中）の
タスクを管理する。また、キュー管理ブロックＱＭＢ
は、レベル１及び２に分けて設けられる。即ち、レベル
１のタスク８用としてレディキューのＱＭＢ（Ｒ−ＱＭ
Ｂ）とウェイトキューのＱＭＢ（Ｗ−ＱＭＢ）が設けら
れ、これらと別に、レベル２のタスク９用としてレディ
キューのＱＭＢ（Ｒ−ＱＭＢ）とウェイトキューのＱＭ
Ｂ（Ｗ−ＱＭＢ）が設けられる。各ＱＭＢには、対応す
るタスク８又は９のＴＣＢがつながれる。例えば、レベ
ル１のＲ−ＱＭＢには、レディ状態にあるタスク８がつ
ながれる。
タスク管理プログラム３２は、レジスタＴＣＢ＃に、現
在実行中のタスクのタスク制御ブロック（ＴＣＢ）のア
ドレスを格納し、実行中（中央処理装置１を使用中）の
タスクを管理する。また、キュー管理ブロックＱＭＢ
は、レベル１及び２に分けて設けられる。即ち、レベル
１のタスク８用としてレディキューのＱＭＢ（Ｒ−ＱＭ
Ｂ）とウェイトキューのＱＭＢ（Ｗ−ＱＭＢ）が設けら
れ、これらと別に、レベル２のタスク９用としてレディ
キューのＱＭＢ（Ｒ−ＱＭＢ）とウェイトキューのＱＭ
Ｂ（Ｗ−ＱＭＢ）が設けられる。各ＱＭＢには、対応す
るタスク８又は９のＴＣＢがつながれる。例えば、レベ
ル１のＲ−ＱＭＢには、レディ状態にあるタスク８がつ
ながれる。
【００２１】図４乃至図６は、タスク管理プログラム３
２による中央処理装置１でのテストプログラム（のタス
ク）の実行状態を示し、図７と対比されるべきものであ
る。テストプログラムは、前述の如く、通常は複数同時
に実行されるが、図４はＣＰＵ系テストプログラム７の
みを実行した場合、図５はＩ／Ｏ系テストプログラム６
のみを実行した場合、図６は、両者を混在させて実行し
た場合について示す。
２による中央処理装置１でのテストプログラム（のタス
ク）の実行状態を示し、図７と対比されるべきものであ
る。テストプログラムは、前述の如く、通常は複数同時
に実行されるが、図４はＣＰＵ系テストプログラム７の
みを実行した場合、図５はＩ／Ｏ系テストプログラム６
のみを実行した場合、図６は、両者を混在させて実行し
た場合について示す。
【００２２】図４乃至図６において、例えば、ＣＰＵＴ
Ｐ−１は、第１のＣＰＵ系テストプログラム７のタスク
９を示すものとし、また、細線はＣＰＵ使用中を、破線
はＣＰＵ未使用を、太線は入出力動作を表すものとす
る。
Ｐ−１は、第１のＣＰＵ系テストプログラム７のタスク
９を示すものとし、また、細線はＣＰＵ使用中を、破線
はＣＰＵ未使用を、太線は入出力動作を表すものとす
る。
【００２３】図４において、タイミングでは、ＣＰＵ
ＴＰ−１は実行中で、他はレディ状態にある。タイミン
グでは、ＣＰＵＴＰ−３は実行中で、他はレディ状態
にある。タスク管理プログラム３２は、レベル１のＲ−
ＱＭＢ等にキューをつなぐことはなく、全てのキューを
必らずレベル２のＲ−ＱＭＢ等につなぐ。そして、タス
ク管理プログラム３２は、全てのタスク９のレベルが同
一であるから、キューイングの順に中央処理装置１の使
用権を与え、タスク９を実行する。
ＴＰ−１は実行中で、他はレディ状態にある。タイミン
グでは、ＣＰＵＴＰ−３は実行中で、他はレディ状態
にある。タスク管理プログラム３２は、レベル１のＲ−
ＱＭＢ等にキューをつなぐことはなく、全てのキューを
必らずレベル２のＲ−ＱＭＢ等につなぐ。そして、タス
ク管理プログラム３２は、全てのタスク９のレベルが同
一であるから、キューイングの順に中央処理装置１の使
用権を与え、タスク９を実行する。
【００２４】このように、レベル１のＲ−ＱＭＢを設け
ても、ＣＰＵ系テストプログラム７の実行には何ら支障
はない。従って、中央処理装置１に対して十分な負荷を
与えた状態で、そのテストを行なうことができる。
ても、ＣＰＵ系テストプログラム７の実行には何ら支障
はない。従って、中央処理装置１に対して十分な負荷を
与えた状態で、そのテストを行なうことができる。
【００２５】図５において、タイミングでは、Ｉ／Ｏ
ＴＰ−３は実行中、Ｉ／ＯＴＰ−４はレディ状態、Ｉ／
ＯＴＰ−１及びＩ／ＯＴＰ−２は入出力装置２の動作完
了をウェイトしている状態にある。タイミングでは、
全てが入出力装置２の動作完了をウェイトしている状態
にある。タスク管理プログラム３２は、レベル２のＲ−
ＱＭＢ等にキューをつなぐことはなく、全てのキューを
必らずレベル１のＲ−ＱＭＢ等につなぐ。そして、タス
ク管理プログラム３２は、全てのタスク８のレベルが同
一であるから、キューイングの順に中央処理装置１の使
用権を与え、タスク８を実行する。
ＴＰ−３は実行中、Ｉ／ＯＴＰ−４はレディ状態、Ｉ／
ＯＴＰ−１及びＩ／ＯＴＰ−２は入出力装置２の動作完
了をウェイトしている状態にある。タイミングでは、
全てが入出力装置２の動作完了をウェイトしている状態
にある。タスク管理プログラム３２は、レベル２のＲ−
ＱＭＢ等にキューをつなぐことはなく、全てのキューを
必らずレベル１のＲ−ＱＭＢ等につなぐ。そして、タス
ク管理プログラム３２は、全てのタスク８のレベルが同
一であるから、キューイングの順に中央処理装置１の使
用権を与え、タスク８を実行する。
【００２６】この場合、入出力動作の間隔（ｔ）は、他
のタスク８が中央処理装置１を使用している短い時間だ
けあくことになる。従って、入出力装置２に対し十分な
負荷を与えた状態で、そのテストを行なうことができ
る。
のタスク８が中央処理装置１を使用している短い時間だ
けあくことになる。従って、入出力装置２に対し十分な
負荷を与えた状態で、そのテストを行なうことができ
る。
【００２７】なお、タイミングでは、中央処理装置１
は非実行状態となっているので、その負荷は必らずしも
大きいとは言えない。但し、実行するＩ／Ｏ系テストプ
ログラム６の数が大きい場合は、この非実行の時間も短
くなる。
は非実行状態となっているので、その負荷は必らずしも
大きいとは言えない。但し、実行するＩ／Ｏ系テストプ
ログラム６の数が大きい場合は、この非実行の時間も短
くなる。
【００２８】図６において、タイミングでは、Ｉ／Ｏ
ＴＰ−２は実行中、Ｉ／ＯＴＰ−１は入出力装置２の動
作完了をウェイトしている状態、ＣＰＵＴＰ−１及びＣ
ＰＵＴＰ−２はレディ状態にある。タイミングでは、
ＣＰＵＴＰ−２は実行中、Ｉ／ＯＴＰ−１及びＩ／ＯＴ
Ｐ−２は入出力装置２の動作完了をウェイトしている状
態、ＣＰＵＴＰ−１はレディ状態にある。
ＴＰ−２は実行中、Ｉ／ＯＴＰ−１は入出力装置２の動
作完了をウェイトしている状態、ＣＰＵＴＰ−１及びＣ
ＰＵＴＰ−２はレディ状態にある。タイミングでは、
ＣＰＵＴＰ−２は実行中、Ｉ／ＯＴＰ−１及びＩ／ＯＴ
Ｐ−２は入出力装置２の動作完了をウェイトしている状
態、ＣＰＵＴＰ−１はレディ状態にある。
【００２９】まず、実行開始の際、図７との比較から明
らかなように、タスク管理プログラム３２は、必らずレ
ベル１のＩ／ＯＴＰ−１（又はＩ／ＯＴＰ−２）に使用
権を与え、ＣＰＵＴＰ−１又はＣＰＵＴＰ−２に与える
ことはない。これは、そのレベルの高低による。そし
て、タイミングにおいても、次のレベル１のＩ／ＯＴ
Ｐ−２に使用権が与えられる。この図６のタイミング
は、図７のタイミングの次の段階において、ＣＰＵＴ
Ｐ−２に使用権が与えられるのと対照的である。
らかなように、タスク管理プログラム３２は、必らずレ
ベル１のＩ／ＯＴＰ−１（又はＩ／ＯＴＰ−２）に使用
権を与え、ＣＰＵＴＰ−１又はＣＰＵＴＰ−２に与える
ことはない。これは、そのレベルの高低による。そし
て、タイミングにおいても、次のレベル１のＩ／ＯＴ
Ｐ−２に使用権が与えられる。この図６のタイミング
は、図７のタイミングの次の段階において、ＣＰＵＴ
Ｐ−２に使用権が与えられるのと対照的である。
【００３０】この後、タスク管理プログラム３２は、始
めて、レベル２であるＣＰＵＴＰ−２等に使用権を与え
る。即ち、タスク管理プログラム３２は、高いレベル及
び低いレベルの各々に応じてレディキュー（Ｒ−ＱＭ
Ｂ）を設け、高いレベルのレディキューにつながるタス
ク８に優先的に使用権を与え、当該高いレベルのレディ
キューにつながるタスク８が無くなった時に低いレベル
のレディキューにつながるタスク９に使用権を与える。
めて、レベル２であるＣＰＵＴＰ−２等に使用権を与え
る。即ち、タスク管理プログラム３２は、高いレベル及
び低いレベルの各々に応じてレディキュー（Ｒ−ＱＭ
Ｂ）を設け、高いレベルのレディキューにつながるタス
ク８に優先的に使用権を与え、当該高いレベルのレディ
キューにつながるタスク８が無くなった時に低いレベル
のレディキューにつながるタスク９に使用権を与える。
【００３１】タイミング等において、タスク管理プロ
グラム３２は、レベル１のＩ／ＯＴＰ−１及びＩ／ＯＴ
Ｐ−２が全てウェイト状態の間、レベル２のＣＰＵＴＰ
−１及びＣＰＵＴＰ−２に交互にくり返して使用権を与
える。これにより、図５のタイミングの如き中央処理
装置１の非実行状態が解消され、その負荷を十分大きく
できる。一方、この時、入出力装置２においても、入出
力動作が並行して行なわれており、その負荷は十分に大
きい。
グラム３２は、レベル１のＩ／ＯＴＰ−１及びＩ／ＯＴ
Ｐ−２が全てウェイト状態の間、レベル２のＣＰＵＴＰ
−１及びＣＰＵＴＰ−２に交互にくり返して使用権を与
える。これにより、図５のタイミングの如き中央処理
装置１の非実行状態が解消され、その負荷を十分大きく
できる。一方、この時、入出力装置２においても、入出
力動作が並行して行なわれており、その負荷は十分に大
きい。
【００３２】次に、Ｉ／ＯＴＰ−１が入出力動作完了の
通知を受けると、Ｉ／ＯＴＰ−１は、タスク管理プログ
ラム３２により、レベル１のＷ−ＱＭＢからレベル１の
Ｒ−ＱＭＢにつながれる。この時、ＣＰＵＴＰ−１は実
行中であり、ＣＰＵＴＰ−２はより早いタイミングで既
にレベル２のＲ−ＱＭＢにつながれている。そこで、タ
スク管理プログラム３２は、ＣＰＵＴＰ−１の実行が終
了すると、キューイングのタイミングの先後に拘わら
ず、レベル１であるＩ／ＯＴＰ−１に対して使用権を与
える。これにより、入出力動作の間隔（ｔ）は、短いも
のになる。
通知を受けると、Ｉ／ＯＴＰ−１は、タスク管理プログ
ラム３２により、レベル１のＷ−ＱＭＢからレベル１の
Ｒ−ＱＭＢにつながれる。この時、ＣＰＵＴＰ−１は実
行中であり、ＣＰＵＴＰ−２はより早いタイミングで既
にレベル２のＲ−ＱＭＢにつながれている。そこで、タ
スク管理プログラム３２は、ＣＰＵＴＰ−１の実行が終
了すると、キューイングのタイミングの先後に拘わら
ず、レベル１であるＩ／ＯＴＰ−１に対して使用権を与
える。これにより、入出力動作の間隔（ｔ）は、短いも
のになる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
コンピュータ本体装置と入出力装置の同時診断を行なう
際のテストプログラム実行制御処理において、テストプ
ログラムの属性に応じてタスクのレベルを定めることに
より、レベルに応じてＣＰＵの使用権を与えるように優
先制御ができるので、Ｉ／Ｏ系テストプログラムに優先
的に使用権を与えることができ、Ｉ／Ｏ系テストプログ
ラムにおける入出力動作の間隔を短くでき、この結果、
入出力装置に対する負荷を十分大きくして信頼性の高い
テストを行なうことができる。
コンピュータ本体装置と入出力装置の同時診断を行なう
際のテストプログラム実行制御処理において、テストプ
ログラムの属性に応じてタスクのレベルを定めることに
より、レベルに応じてＣＰＵの使用権を与えるように優
先制御ができるので、Ｉ／Ｏ系テストプログラムに優先
的に使用権を与えることができ、Ｉ／Ｏ系テストプログ
ラムにおける入出力動作の間隔を短くでき、この結果、
入出力装置に対する負荷を十分大きくして信頼性の高い
テストを行なうことができる。
【図１】本発明の原理構成図である。
【図２】実施例説明図である。
【図３】タスク管理説明図である。
【図４】テストプログラムの実行状態を示す図である。
【図５】テストプログラムの実行状態を示す図である。
【図６】テストプログラムの実行状態を示す図である。
【図７】従来技術説明図である。
１ 中央処理装置（本体装置） １１ 主記憶装置 ２ 入出力装置 ３ 制御プログラム ３１ ジョブ管理プログラム ３２ タスク管理プログラム ４ Ｉ／Ｏ系レディキュー（管理ブロック） ５ ＣＰＵ系レディキュー（管理ブロック） ６ Ｉ／Ｏ系テストプログラム ６１ ヘッダ部 ６２ ロジック部 ６３ 属性領域 ７ ＣＰＵ系テストプログラム ７１ ヘッダ部 ７２ ロジック部 ７３ 属性領域 ８ タスク（レベル１） ９ タスク（レベル２） １０ システムレジデント
Claims (4)
- 【請求項１】 中央処理装置（１）と入出力装置（２）
とを備えたデータ処理システムでのテストプログラムの
実行を制御する制御プログラム（３）と、 前記入出力装置（２）のテストのためのものであって入
出力動作を伴うＩ／Ｏ系テストプログラム（６）と、 前記中央処理装置（１）のテストのためのものであって
前記入出力動作を伴なわないＣＰＵ系テストプログラム
（７）とを備え、 前記制御プログラム（３）の制御の下で、前記Ｉ／Ｏ系
テストプログラム（６）とＣＰＵ系テストプログラム
（７）とを同時に実行するデータ処理システムにおい
て、 前記制御プログラム（３）が、前記Ｉ／Ｏ系テストプロ
グラム（６）について生成したタスク（８）に対して高
いレベルを与え、前記ＣＰＵ系テストプログラム（７）
について生成したタスク（９）に対して低いレベルを与
え、 前記制御プログラム（３）が、レディ状態にある前記タ
スク（８，９）のうち、前記高いレベルを有するタスク
（８）に優先的に前記中央処理装置（１）の使用権を与
え、前記レディ状態にある前記高いレベルを有するタス
ク（８）が無くなった時に前記低いレベルを有するタス
ク（９）に前記使用権を与えることを特徴とするテスト
プログラム実行制御処理方式。 - 【請求項２】 前記Ｉ／Ｏ系テストプログラム（６）及
びＣＰＵ系テストプログラム（７）に、各々、自己のテ
スト対象を示す属性を所定の位置に設定することを特徴
とする請求項１に記載のテストプログラム実行制御処理
方式。 - 【請求項３】 前記制御プログラム（３）が前記タスク
の生成を行なうジョブ管理プログラム（３１）を備え、 前記ジョブ管理プログラム（３１）が、前記属性を参照
して、前記レベルを決定することを特徴とする請求項２
に記載のテストプログラム実行制御処理方式。 - 【請求項４】 前記制御プログラム（３）が前記使用権
を管理するタスク管理プログラム（３２）を備え、 前記タスク管理プログラム（３２）が、前記高いレベル
及び低いレベルの各々に応じてレディキューを設け、前
記高いレベルのレディキューにつながるタスクに優先的
に前記使用権を与え、当該高いレベルのレディキューに
つながるタスクが無くなった時に前記低いレベルのレデ
ィキューにつながるタスクに前記使用権を与えることを
特徴とする請求項３に記載のテストプログラム実行制御
処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239388A JP2504645B2 (ja) | 1991-09-19 | 1991-09-19 | テストプログラム実行制御処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239388A JP2504645B2 (ja) | 1991-09-19 | 1991-09-19 | テストプログラム実行制御処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0581047A true JPH0581047A (ja) | 1993-04-02 |
| JP2504645B2 JP2504645B2 (ja) | 1996-06-05 |
Family
ID=17044045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3239388A Expired - Fee Related JP2504645B2 (ja) | 1991-09-19 | 1991-09-19 | テストプログラム実行制御処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504645B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066126A (ja) * | 2005-09-01 | 2007-03-15 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置のテスト方法及びデータ記憶装置の製造方法 |
| DE102016105630B4 (de) | 2015-04-01 | 2024-07-25 | Central Motor Wheel Co., Ltd. | Kappe |
-
1991
- 1991-09-19 JP JP3239388A patent/JP2504645B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066126A (ja) * | 2005-09-01 | 2007-03-15 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置のテスト方法及びデータ記憶装置の製造方法 |
| US8027801B2 (en) | 2005-09-01 | 2011-09-27 | Hitachi Global Storage Technologies Netherlands B.V. | Multi drive test system for data storage device |
| DE102016105630B4 (de) | 2015-04-01 | 2024-07-25 | Central Motor Wheel Co., Ltd. | Kappe |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504645B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7487504B2 (en) | Thread dispatch for multiprocessor computer systems | |
| US7441240B2 (en) | Process scheduling apparatus, process scheduling method, program for process scheduling, and storage medium recording a program for process scheduling | |
| JP2550864B2 (ja) | ジョブ実行における分散型制御方法及びその装置 | |
| US7694111B2 (en) | Processor employing loadable configuration parameters to reduce or eliminate setup and pipeline delays in a pipeline system | |
| US8863130B2 (en) | Exception handling in a concurrent computing process | |
| CN113157411A (zh) | 一种基于Celery的可靠可配置任务系统及装置 | |
| JP2003029969A (ja) | 演算システム | |
| US5862340A (en) | Method operating in each node of a computer system providing and utilizing special records for collective communication commands to increase work efficiency at each node | |
| JP2504645B2 (ja) | テストプログラム実行制御処理方式 | |
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| CN110119267B (zh) | 一种对关系编程的性能提高方法及装置 | |
| JPH08241214A (ja) | データ処理システム | |
| JPS6368934A (ja) | タスクスケジユ−ル方式 | |
| JPH04362745A (ja) | 命令トレース装置 | |
| JP3374480B2 (ja) | データ処理装置 | |
| JPH064318A (ja) | エラー検出方式 | |
| Jia¹ et al. | Check for updates | |
| US8365171B2 (en) | I/O agent assignment for jobs using an MPI library | |
| JPH08305607A (ja) | マルチプロセッサシステムのプログラムデバッグ方法およびデバッガ | |
| JPH0635813A (ja) | 電子計算機の診断方法 | |
| JPH06236285A (ja) | ジョブスケジュール方式 | |
| JPH11161506A (ja) | 情報処理装置のディスパッチ方法、情報処理装置及びその記録媒体 | |
| JPH08212085A (ja) | 情報処理装置および通信処理装置 | |
| JPH11219362A (ja) | データ処理装置及び方法、データベースシステム、記録媒体 | |
| JPH09325892A (ja) | ジョブ並列実行制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |