JPH0883201A

JPH0883201A - データバスモニタ装置

Info

Publication number: JPH0883201A
Application number: JP6220182A
Authority: JP
Inventors: Akira Watanabe; 晃渡辺
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1994-09-14
Filing date: 1994-09-14
Publication date: 1996-03-26
Anticipated expiration: 2016-01-29
Also published as: JP3129102B2

Abstract

(57)【要約】【目的】高機能かつ多種類のコントローラの演算結果
を詳細に解析する。【構成】ＥＣＵインタフェース部２、デュアルポート
ＲＡＭ１、モニタ内ＣＰＵ３を有するデータバスモニタ
装置に適用され、ＥＣＵ内ＣＰＵ２０１がＥＣＵ内ＲＡ
Ｍ２０３にデータを書き込むために出力した各信号はＥ
ＣＵインタフェース部によってタイミング変換され、Ｅ
ＣＵ内ＲＡＭ２０３に書き込むデータと同一データがデ
ュアルポートＲＡＭ１に書き込まれる。モニタ内ＣＰＵ
３は、タイマ割り込みのたびにデュアルポートＲＡＭ１
に格納されているデータを読み出してデータの加工を行
なう。加工されたデータは７ｓｅｇＬＥＤ７で表示され
る他、パソコン９に送出されてデータの詳細な解析が行
なわれる。また、モニタ内ＣＰＵ３は、デュアルポート
ＲＡＭ１のデータを複数回連続して読み出し、読み出し
たデータが所定回数一致した場合のみ、そのデータを加
工する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ等
から成るコントローラがＲＡＭに書き込んだ演算結果を
モニタすることで、コントローラの動作が正常か否かを
解析するようにしたデータバスモニタ装置に関する。

【０００２】

【従来の技術】エンジン制御システム（以下、ＥＣＣＳ
と呼ぶ）やアンチロックブレーキシステム（以下、ＡＢ
Ｓと呼ぶ）では、エンジン回転数や車輪回転速度等の演
算をコントローラ１０（以下、ＥＣＵ：Electric Contr
ol Unitと呼ぶ）によって行なっている。図１０に示す
ように、この種の従来のＥＣＵ２００は、一般にＣＰＵ
２０１、ＲＯＭ２０２およびＲＡＭ２０３から成り、Ｃ
ＰＵ２０１はＲＯＭ２０２に格納されているプログラム
に基づいて各種演算を行ない、演算結果をＲＡＭ２０３
に格納する。したがって、このＲＡＭ２０３の内容を解
析すれば、ＥＣＵ２００の動作が正常か否かを判断でき
る。そして、このような解析を行なう装置は一般にデー
タバスモニタ装置と呼ばれている。

【０００３】従来のデータバスモニタ装置１００は、図
１０に示すように、特定のＲＡＭ領域に書き込まれたデ
ータをモニタするための複数のモニタ部１０１から成
り、各モニタ部１０１はそれぞれ、アドレスデコーダ１
０２、ラッチ１０３、Ｄ／Ａコンバータ１０４および７
ｓｅｇＬＥＤ１０５を有する。アドレスデコーダ１０２
にはＥＣＵ内のＣＰＵ２０１のアドレスバスが接続さ
れ、ラッチ１０３にはＥＣＵ内のＣＰＵ２０１のデータ
バスが接続される。そして、ＣＰＵ２０１がアドレスバ
スに所定のアドレス値を出力すると、アドレスデコーダ
１０２の出力が変化し、その変化時点におけるデータバ
スのデータがラッチ１０３によって保持される。

【０００４】ラッチ１０３によって保持されたデータ
は、７ｓｅｇＬＥＤ１０５によってリアルタイムに表示
されるとともに、Ｄ／Ａコンバータ１０４によってアナ
ログ値に変換された後、周知のデータロガー１０６に入
力されてアナログの数値データとしてプリントアウトさ
れる。

【０００５】このように、従来のデータバスモニタ装置
１００は、ＥＣＵ内のＣＰＵ２０１がＲＡＭ２０３の特
定領域を書き換えると自動的にその書き換えたデータを
ラッチするように構成されており、ＲＡＭ２０３の特定
領域のデータ変化をリアルタイムにモニタできる。

【０００６】

【発明が解決しようとする課題】最近のＥＣＣＳ用ＥＣ
ＵやＡＢＳ用ＥＣＵ等は制御アルゴリズムが複雑であ
り、これらＥＣＵが演算結果を格納するためのＲＡＭ容
量も大変大きい。このため、ＥＣＵの演算動作を詳細に
解析するためには大量のＲＡＭ領域をモニタする必要が
ある。

【０００７】ところが、従来のデータバスモニタ装置
は、モニタすべきＲＡＭ２０３の各アドレスごとに、ア
ドレスデコーダ１０２、ラッチ１０３、Ｄ／Ａコンバー
タ１０４および７ｓｅｇＬＥＤ１０５から成るモニタ部
１０１を設ける必要があるため、モニタすべきＲＡＭ領
域が増えると、それに応じてデータバスモニタ装置全体
の回路規模が大きくなってしまう。回路規模が大きくな
ると、それに比例して消費電力も増え、また装置の実装
面積も大きくなるため、もともと実装スペースが厳しく
制限される車両用にこの種のデータバスモニタ装置を用
いるのは容易ではない。

【０００８】また、ＥＣＵ内のＣＰＵ２０１のアドレス
バスとデータバスはデータバスモニタ装置１００内の各
モニタ部１０１に接続されるため、モニタ部１０１の数
が多い場合にはアドレスバスまたはデータバスの駆動能
力の制限を越える（ファンアウト数を越える）おそれが
あり、信号振幅が小さくなったりノイズの影響を受けや
すくなる。

【０００９】さらに、従来のデータバスモニタ装置は、
ＣＰＵ２０１から出力されたデータをラッチした後、い
ったんアナログ値に変換してデータロガ等によってデー
タ収集する場合が多いが、この種の装置を車両等の電磁
ノイズの影響を受けやすい場所で使用すると、ノイズに
よってアナログ値が間欠的に大きく変動するおそれがあ
り、データの信頼性が低くなる。すなわち、ノイズによ
る影響を受けやすい場所では、アナログ値に変換せずに
デジタル値のままでデータ解析を行なう方が望ましい。

【００１０】本発明の目的は、アドレスデコーダ等の部
品を追加または交換することなく、高機能かつ多種類の
コントローラの演算結果を詳細に解析できるようにした
データバスモニタ装置を提供することにある。

【００１１】

【課題を解決するための手段】実施例を示す図１，５に
対応づけて本発明を説明すると、本発明は、検査対象と
なるコントローラ２０１がＲＡＭ２０３に書き込んだデ
ータをモニタして該コントローラ２０１の動作を解析す
るデータバスモニタ装置に適用され、ＲＡＭ２０３の記
憶容量以上の記憶容量を有し、コントローラ２０１がＲ
ＡＭ２０３にデータを書き込むと、略同タイミングでデ
ータを書き込むデュアルポートＲＡＭ１と、コントロー
ラ２０１とデュアルポートＲＡＭ１との間に介挿され、
コントローラ２０１から出力されるアドレス信号、デー
タ信号および書き込み制御信号の各タイミングを含む電
気的特性をデュアルポートＲＡＭ１の種類に応じて変更
するインタフェース手段２と、デュアルポートＲＡＭ１
に書き込まれたデータを所定のタイミングで読み出し、
書き込まれたデータの加工を行う制御手段３と、制御手
段３によって加工されたデータを表示または収集する表
示収集手段７，８とを備えることにより、上記目的は達
成される。請求項２に記載の発明は、請求項１に記載さ
れたデータバスモニタ装置において、コントローラ２０
１がＲＡＭ２０３に書き込みを行う周期よりも短い周期
で、デュアルポートＲＡＭ１に書き込まれたデータを読
み出すように制御手段３を構成するものである。請求項
３に記載の発明は、請求項１または２に記載されたデー
タバスモニタ装置において、制御手段３によって加工さ
れたデータを解析する解析装置９を備えるものである。
請求項４に記載の発明は、請求項１〜３のいずれかに記
載されたデータバスモニタ装置において、デュアルポー
トＲＡＭ１の同一アドレスのデータを複数回連続して読
み出し、読み出したデータが所定回数連続して一致した
場合に限り、読み出したデータの加工を行うように制御
手段３を構成するものである。請求項５に記載の発明
は、請求項１〜４のいずれかに記載されたデータバスモ
ニタ装置において、デュアルポートＲＡＭ１の同一アド
レスに対して同時に読み書きが指示されると、制御手段
３に割り込み信号を送出する読み書き重複検出手段１１
を備え、割り込み信号が入力されると、デュアルポート
ＲＡＭ１の読み出しタイミングを遅らせるように制御手
段３を構成するものである。

【００１２】

【作用】請求項１に記載の発明では、コントローラ２０
１がＲＡＭ２０３にデータを書き込むのと略同タイミン
グで、ＲＡＭ２０３の記憶容量以上の記憶容量を有する
デュアルポートＲＡＭ１に同一データを書き込む。ま
た、コントローラ２０１とデュアルポートＲＡＭ１との
間に介挿されるインタフェース手段２では、コントロー
ラ２０１から出力されるアドレス信号、データ信号およ
び書き込み制御信号の各タイミングを含む電気的特性を
デュアルポートＲＡＭ１の種類に応じて変更する。デュ
アルポートＲＡＭ１に書き込まれたデータは制御手段３
によって所定のタイミングで読み出されて加工され、加
工されたデータは表示収集手段７，８によって表示また
は収集される。請求項２に記載の発明の制御手段３は、
コントローラ２０１がＲＡＭ２０３に書き込みを行う周
期よりも短い周期で、デュアルポートＲＡＭ１に書き込
まれたデータを読み出す。請求項３に記載の発明では、
制御手段３によって加工されたデータを解析装置９によ
って解析する。請求項４に記載の発明の制御手段３は、
デュアルポートＲＡＭ１の同一アドレスのデータを複数
回連続して読み出し、読み出したデータが所定回数連続
して一致した場合に限り、読み出したデータの加工を行
う請求項５に記載の発明では、デュアルポートＲＡＭ１
の同一アドレスに同時に読み書きを行なおうとすると、
読み書き重複検出手段１１は制御手段３に割り込み信号
を送出する。そして、制御手段３は、割り込み信号が入
力されると、デュアルポートＲＡＭ１の読み出しタイミ
ングを遅らせる。

【００１３】なお、本発明の構成を説明する上記課題を
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。

【００１４】

【実施例】図１は本発明によるデータバスモニタ装置１
００Ａの一実施例のブロック図である。図１において、
１はＥＣＵ内のＣＰＵ２０１（以下、ＥＣＵ内ＣＰＵと
呼ぶ）がＥＣＵ内のＲＡＭ２０３（以下、ＥＣＵ内ＲＡ
Ｍと呼ぶ）に書き込むデータと同一のデータが書き込ま
れるデュアルポートＲＡＭである。このデュアルポート
ＲＡＭ１は、図２に示すように、ＥＣＵ内ＲＡＭ２０３
の記憶容量以上の記憶容量を有し、ＥＣＵ内ＣＰＵ２０
１がＥＣＵ内ＲＡＭ２０３のどの領域にデータを書き込
んでも、漏れなくデュアルポートＲＡＭ１に書き込める
ようにしている。

【００１５】２はＥＣＵ内ＣＰＵ２０１とデュアルポー
トＲＡＭ１との間に介挿されるＥＣＵインタフェース部
であり、ＥＣＵ内ＣＰＵ２０１から出力されるアドレス
信号、データ信号および書き込みイネーブル信号が入力
される。ＥＣＵ内ＲＡＭ２０３の書き込みタイミングと
デュアルポートＲＡＭ１の書き込みタイミングは一般に
異なるため、このＥＣＵインタフェース部２で書き込み
タイミングの変更を行なって、デュアルポートＲＡＭ１
に確実にデータを書き込めるようにする。

【００１６】例えば、ＥＣＵ内ＣＰＵ２０１がＥＣＵ内
ＲＡＭ２０３に書き込むために出力するタイミングが図
３（ａ）で、デュアルポートＲＡＭ１に書き込むタイミ
ングが図３（ｂ）の場合、図３（ａ）のタイミングでは
デュアルポートＲＡＭ１に正常にデータを書き込めない
ため、ＥＣＵインタフェース部２によっていったん図３
（ｂ）のようにタイミングの変更を行なってからデュア
ルポートＲＡＭ１に書き込む。また、ＥＣＵ内ＲＡＭ２
０３とデュアルポートＲＡＭ１との電圧レベルが異なる
場合には、電圧レベルの調整もＥＣＵインタフェース部
２で行なう。

【００１７】図１に示す３はデュアルポートＲＡＭ１に
格納されているデータを読み出して、データの加工を行
なうＣＰＵ（以下、モニタ内ＣＰＵと呼ぶ）である。Ｅ
ＣＵ内ＲＡＭ２０３に書き込まれるデータには、符号識
別ビットやエラー判別ビット等の付属情報が含まれてお
り、これら付属情報を含んだままで７ｓｅｇＬＥＤ等に
データを表示しても、データの内容がわかりにくい。そ
こで、モニタ内ＣＰＵ３では、デュアルポートＲＡＭ１
に格納されているデータの中から付属情報を抽出し、そ
の付属情報に基づいてデータの加工を行なう。また、Ｅ
ＣＵ内ＣＰＵ２０１の種類により、ワード長以上のデー
タの書き込み形式が異なるため、モニタ内ＣＰＵ３では
書き込み形式の統一も行なう。

【００１８】４はモニタ内ＣＰＵ３に接続されるタイマ
であり、このタイマ４によって所定時間が計測されるた
びに、モニタ内ＣＰＵ３はデュアルポートＲＡＭ１の内
容を読み出す。なお、タイマ４をモニタ内ＣＰＵ３と別
個に持たずに、モニタ内ＣＰＵ３自身が内部に有するタ
イマを用いてもよい。

【００１９】５はモニタ内ＣＰＵ３の動作プログラム等
を格納するＲＯＭ、６はモニタ内ＣＰＵ３が加工したデ
ータを格納するＲＡＭ、７はモニタ内ＣＰＵ３が加工し
たデータを表示する７ｓｅｇＬＥＤ、８はモニタ内ＣＰ
Ｕ３が加工したデータをアナログデータに変換するＤ／
Ａコンバータである。９はモニタ内ＣＰＵ３が加工した
データを解析するパソコンであり、モニタ内ＣＰＵ３と
パソコン９はＰＣインタフェース部１０を介して接続さ
れる。このパソコン９は、データの波形表示、データの
分析およびデータの格納等を行なう。

【００２０】また、図１のデータバスモニタ装置１００
ＡはＬ１，Ｌ２，Ｌ３で示す３種類のバスラインを有
し、このうちバスラインＬ１はＥＣＵ内ＣＰＵ２０１の
動作タイミングに同期し、バスラインＬ２はデュアルポ
ートＲＡＭ１の動作タイミングに同期し、バスラインＬ
３はモニタ内ＣＰＵ３の動作タイミングに同期してい
る。

【００２１】以下、図１のように構成されたデータバス
モニタ装置１００Ａの第１の実施例の動作を説明する。
ＥＣＵ内ＣＰＵ２０１がＥＣＵ内ＲＡＭ２０３の任意の
アドレスにデータを書き込むと、ＥＣＵ内ＣＰＵ２０１
から出力されたアドレス信号、データ信号および各種制
御信号がＥＣＵインタフェース部２によってタイミング
変換され、ＥＣＵ内ＲＡＭ２０３に書き込むのとほぼ同
タイミングで、同一データがデュアルポートＲＡＭ１に
書き込まれる。

【００２２】一方、モニタ内ＣＰＵ３には一定時間ごと
にタイマ４から割り込みが入り、割り込みが入るたびに
モニタ内ＣＰＵ３はデュアルポートＲＡＭ１に格納され
ているデータを読み出し、データの中から付属情報を抽
出してデータの加工を行なう。その際、タイマ割り込み
が入る時間間隔が、ＥＣＵ内ＣＰＵ２０１がＥＣＵ内Ｒ
ＡＭ２０３のデータを書き換える時間間隔よりも長い場
合には、モニタ内ＣＰＵ３はＥＣＵ内ＲＡＭ２０３に書
き込まれたすべてのデータをモニタできなくなるため、
タイマ割り込みをかける時間間隔をＥＣＵ内ＣＰＵ２０
１がＥＣＵ内ＲＡＭ２０３のデータを書き換える時間間
隔よりも短くするのが望ましい。モニタ内ＣＰＵ３によ
って加工されたデータは７ｓｅｇＬＥＤ７やＤ／Ａコン
バータ８に出力され、ＥＣＵ内ＲＡＭ２０３に書き込む
のとほぼ同タイミングで表示またはデータ収集される。

【００２３】一方、パソコン９からデータ読み出し要求
があると、モニタ内ＣＰＵ３はＰＣインタフェース１０
を介してデータをパソコン９に送出して、パソコン９内
部で種々のデータ解析を行なう。なお、パソコン９にデ
ータを送出する際は、デュアルポートＲＡＭ１の内容を
直接送出しても、あるいはモニタ内ＣＰＵ３がデータ加
工した後のデータを送出してもよい。

【００２４】ところで、デュアルポートＲＡＭ１は、デ
ータを読み書きするためのポートを２種類有し、各ポー
トから同時にデータを読み書きできるという特徴を有す
る。ところが、各ポートから同一アドレスに対して同時
にデータの書き込みを行なうと、デュアルポートＲＡＭ
１の構造上、大量の電流が流れて内部素子が破壊等する
おそれがある。このため、ＥＣＵ内ＣＰＵ２０１に接続
される側のポートは書き込み専用とし、モニタ内ＣＰＵ
３に接続される側のポートは読み出し専用とするのが望
ましい。

【００２５】また、一方のポートからデータを読み出し
ている最中に他方のポートから同一アドレスに対してデ
ータを書き込むと、デュアルポートＲＡＭ１の構造上、
そのアドレスのデータが不定になるおそれがある。この
ため、先にデュアルポートＲＡＭ１にアクセスしたポー
トに優先権を与え、後からアクセスしたポートにウェイ
トをかけたり、書き込みを禁止するバス裁定機能を備え
たデュアルポートＲＡＭ１も製品化されている。しか
し、ウェイトをかけるとその分だけ余計にデータを読み
書きする時間がかかり、モニタ内ＣＰＵ３が行なうデー
タ加工処理にも時間がかかってしまう。このため、本実
施例のモニタ内ＣＰＵ３は、以下に示す図４のフローチ
ャートに基づいて、デュアルポートＲＡＭ１のデータ読
み出しを行なう。なお、モニタ内ＣＰＵ３はタイマ４か
ら割り込みが入るたびに図４の処理を行なう。

【００２６】図４のステップＳ１では、デュアルポート
ＲＡＭ１からデータを読み出し、そのデータを内部レジ
スタＲに格納する。ステップＳ２では、モニタ内ＲＡＭ
６のアドレスＡ番地に内部レジスタＲのデータを格納す
る。ステップＳ３では、変数ｎを「１」に初期化する。
この変数ｎは、後述するステップＳ６の判定処理を何回
繰り返したかを計測するためのものである。

【００２７】ステップＳ４では、ステップＳ１と同様
に、デュアルポートＲＡＭ１からデータを読み出し、内
部レジスタＲに格納する。ステップＳ５では、変数ｎを
「１」加算する。ステップＳ６では、内部レジスタＲの
値とモニタ内ＲＡＭ６のアドレスＡ番地に格納されてい
るデータとが一致するか否かを判定する。判定が肯定さ
れると処理を終了し、判定が否定されるとステップＳ７
に進む。ステップＳ７では、変数ｎの値がｎ_max以上か
否かを判定する。判定が肯定されるとステップＳ８に進
んでエラー処理を行ない、判定が否定されるとステップ
９に進む。なお、エラー処理としては、例えばデュアル
ポートＲＡＭ１の内容を正しく読み込めなかった等の警
告表示や、ＥＣＵ内ＲＡＭ２０３のモニタ中止処理等を
行なう。ステップＳ９では、ステップＳ２と同様にモニ
タ内ＲＡＭ６のアドレスＡ番地にレジスタＲのデータを
格納してステップＳ４に戻る。

【００２８】このように、第１の実施例のモニタ内ＣＰ
Ｕ３は、デュアルポートＲＡＭ１の内容を最低２回読み
出し、読み出したデータが２回連続して一致すれば、正
しく読み出せたと判断し、読み込んだデータを用いてデ
ータ加工処理を行なう。一方、ｎ_max回連続して読み出
しても毎回データ値が異なる場合には、データの加工処
理を中止してエラー処理を行なう。すなわち、図４の処
理によれば、デュアルポートＲＡＭ１のデータを読み出
す際にウェイトかけずに済むため、データを迅速に読み
出すことができる。また、デュアルポートＲＡＭ１から
読み出したデータが複数回連続して一致した場合のみデ
ータ加工処理を行なうようにしたため、誤ったデータを
用いてデータ加工処理を行なうことはなく、信頼性が向
上する。

【００２９】以上に説明した第１の実施例によれば、Ｅ
ＣＵ内ＲＡＭ２０３の記憶容量以上の記憶容量を有する
デュアルポートＲＡＭ１をデータバスモニタ装置内に備
え、ＥＣＵ内ＣＰＵ２０１がＥＣＵ内ＲＡＭ２０３に書
き込んだデータのすべてを、ほぼリアルタイムにデュア
ルポートＲＡＭ１に書き込むようにしたため、ＥＣＵ内
ＲＡＭ２０３のどの領域に書き込んだデータでも漏れな
くモニタできる。したがって、再現性が大変に低い障害
等も確実に検出できる。また、データ解析処理をすべて
デジタルで行なうため、ノイズの影響を受けにくくな
る。

【００３０】さらに、アドレスデコーダやラッチ等を複
数設ける必要もないため、従来のデータバスモニタ装置
に比べ、大幅に回路規模を小型化できる。したがって、
実装スペースが厳しく制限される車載用には特に利用価
値がある。また、ＥＣＵ内ＣＰＵ２０１とデュアルポー
トＲＡＭ１の間にＥＣＵインタフェース部２を設けたた
め、ＥＣＵ内ＲＡＭ２０３とデュアルポートＲＡＭ１の
書き込みタイミングや電圧レベル等が異なっていても、
ＥＣＵ内ＲＡＭ１への書き込みデータを確実にデュアル
ポートＲＡＭ１に書き込める。

【００３１】また、例えばＥＣＵ内ＣＰＵ２０１が人間
の目で確認できないほど高速にＥＣＵ内ＲＡＭ２０３の
データを書き換える場合には、ＥＣＵインタフェース部
２によって人間の目で確認できる程度の速度にタイミン
グ変換できるため、７ｓｅｇＬＥＤ７等によってＥＣＵ
内ＲＡＭ２０３の変化の様子を詳細に観察できる。ま
た、検査対象となるＥＣＵ内ＣＰＵ２０１およびＥＣＵ
内ＲＡＭ２０３の種類を変更する場合には、ＥＣＵイン
タフェース部２の構成のみを変更すれば済むため、多種
類の高機能ＥＣＵのデータ解析が可能となる。

【００３２】さらに、ＥＣＵ内ＣＰＵ２０１の動作に影
響を与えることなく、ＥＣＵ内ＲＡＭ２０３に書き込ん
だデータをデュアルポートＲＡＭ１に書き込めるため、
ＥＣＵ内ＣＰＵの動作プログラムを変更せずに済む。ま
た、ＥＣＵ内ＣＰＵ２０１がＥＣＵ内ＲＡＭ２０３に書
き込んだデータを詳細に解析する必要がある場合には、
そのデータをＰＣインタフェース部１０を介してパソコ
ン９に伝送できるため、パソコン９のディスプレイに波
形を表示したり、パソコン９で複雑高度なデータ解析を
行なったり、またパソコン９のハードディスクにデータ
を格納したりできる。

【００３３】−第２の実施例− 以下に説明する第２の実施例は、デュアルポートＲＡＭ
１が有する２つのポートから同一アドレスに同時に読み
書きを行なったことをハードウェアによって検出するも
のである。

【００３４】図５はデータバスモニタ装置１００Ｂの第
２の実施例のブロック図である。第２の実施例のデータ
バスモニタ装置１００Ｂは、ＥＣＵインタフェース部２
とモニタ内ＣＰＵ３との間に新たに読み書き重複判定部
１１が設けられる点を除いて、図１の構成と共通する。

【００３５】図６は読み書き重複判定部１１の詳細を示
す回路図である。図示のように、読み書き重複判定部１
１は、アドレス一致信号出力部１２、Ｄフリップフロッ
プ１３（以下、ＤＦ／Ｆと呼ぶ）、アドレスセレクタ１
４、バッファ１５およびＯＲゲート１６からなる。この
うち、アドレス一致信号出力部１２は、デュアルポート
ＲＡＭ１の２つのポートに同一のアドレス値が入力され
るとローレベルの信号を出力する。ＤＦ／Ｆ１３のクロ
ック端子ＣＬＫには、ＥＣＵインタフェース部２から出
力された書き込みイネーブル信号ＮＷＥが入力される。
また、ＤＦ／Ｆ１３のＤ端子は、アドレス一致信号出力
部１２の出力がローレベルでかつモニタ内ＣＰＵ３から
出力されたリードイネーブル信号ＮＲＤがローレベルの
ときにローレベルに変化する。ＤＦ／Ｆ１３のＱ端子か
ら出力される割り込み信号ＮＤＡＲ信号はモニタ内ＣＰ
Ｕ３の割り込み端子に接続されており、この割り込み信
号ＮＤＡＲ信号がローレベルになるとモニタ内ＣＰＵ３
に割り込みが入る。

【００３６】アドレスセレクタ１４は、モニタ内ＣＰＵ
３の主記憶上にマッピングされており、モニタ内ＣＰＵ
３がマッピングされたアドレスを出力すると、アドレス
セレクタ１４はローレベルの信号を出力する。アドレス
セレクタ１４がローレベルの信号を出力すると、バッフ
ァ１５がイネーブル状態となり、ＤＦ／Ｆ１３のＮＱ端
子から出力されるＤＡＲ信号がモニタ内ＣＰＵ３のデー
タ入力端子に入力される。

【００３７】図７はモニタ内ＣＰＵ３に割り込みが入っ
ていない場合（ＮＤＡＲ＝ハイレベル）のモニタ内ＣＰ
Ｕ３の動作を示すフローチャート、図８はモニタ内ＣＰ
Ｕ３に割り込みが入った場合（ＮＤＡＲ＝ローレベル）
の動作を示すフローチャートであり、これらのフローチ
ャートに基づいて第２の実施例の動作を説明する。な
お、モニタ内ＣＰＵ３は、割り込みが入ると即座に図８
の割り込み処理を行なうのに対し、割り込みが入ってい
ないときは、タイマ割り込みによって定まる所定時間ご
とに図７の処理を行なう。

【００３８】図７のステップＳ１０１では、変数ｍを
「１」に初期化する。この変数ｍは、図８の割り込み処
理を連続して行なった回数を計測する。すなわち、図８
の割り込み処理を行なった後、図７の処理を行なえば、
いったん変数ｍは「１」に初期化される。図７のステッ
プＳ１０２では、デュアルポートＲＡＭ１のデータを読
み出して内部レジスタＲに格納する。その後、モニタ内
ＣＰＵ３はデータの加工処理を行なう。一方、モニタ内
ＣＰＵ３に割り込み信号が入力されると、モニタ内ＣＰ
Ｕ３は図８の割り込み処理を開始する。

【００３９】まず、ステップＳ２０１では、いったん割
り込み信号ＮＤＡＲ信号による割り込みをマスクする。
すなわち、再度割り込みが入っても、その割り込みを受
け付けないようにする。ステップＳ２０２では、本当に
同一アドレスに同時に読み書きを行なうのか否かを確認
する。この確認のため、モニタ内ＣＰＵ３は主記憶にマ
ッピングされているアドレスセレクタ１４のアドレスを
出力して図６に示すアドレスセレクタ１４の出力をロー
レベルにした状態で、バッファ１５を介してＤＡＲ信号
の信号レベルを検出する。そして、ＤＡＲ信号がハイレ
ベルであれば、同一アドレスに同時に読み書きを行なう
ものと判断する。

【００４０】このステップＳ２０２の処理は、何らかの
理由で誤って割り込みが入った場合の保護処理であり、
誤動作のおそれが少なければ省略しても構わない。ステ
ップＳ２０３では、変数ｍを「１」加算する。ステップ
Ｓ２０４では、変数ｍがｍ_max以上か否かを判定する。
判定が肯定されるとステップＳ２０５に進み、エラー処
理を行なう。一方、ステップＳ２０４の判定が否定され
るとステップＳ２０６に進み、割り込み入力を受け付け
可能にしてリターンする。

【００４１】以上に説明した第２の実施例の動作をまと
めると、ＥＣＵ内インタフェース部２とモニタ内ＣＰＵ
３の間に読み書き重複判定部１１を設け、デュアルポー
トＲＡＭ１の同一アドレスに同時に読み書きを指示する
と、モニタ内ＣＰＵ３に割り込みをかけるようにする。
モニタ内ＣＰＵ３は、割り込みが入るとデュアルポート
ＲＡＭ１の読み出し処理にウェイトをかける。また、モ
ニタ内ＣＰＵ３では、連続して割り込みがかかった回数
を計測し、その回数が所定回数を超えれば、異常が起こ
ったと判断してデータの加工処理を中止する。

【００４２】このように、第２の実施例は、デュアルポ
ートＲＡＭ１の同一アドレスに同時に読み書きが指示さ
れたか否かをハードウェアによって判断するようにした
ため、その判断を迅速かつ正確に行なうことができる。

【００４３】−第３の実施例− 第３の実施例は第２の実施例の変形例であり、第２の実
施例の読み書き重複判定部１１の回路構成を第２の実施
例に比べて簡易化したものである。図９は第３の実施例
の読み書き重複判定部１１Ａの回路図である。図示のよ
うに、読み書き重複判定部１１Ａは、アドレス一致信号
判定部１２とＯＲゲート１６によって構成される。

【００４４】図９において、デュアルポートＲＡＭ１の
同一アドレスに同時に読み書きを指示すると、アドレス
一致信号判定部１２からローレベルの信号が出力され
る。このとき、ＥＣＵインタフェース部２がローレベル
のライトイネーブル信号ＮＷＥを出力すると、ＯＲゲー
ト１６の出力であるＮＤＡＲ信号はローレベルになる。
このＮＤＡＲ信号はモニタ内ＣＰＵ３のウェイト端子に
入力され、この信号がローレベルの期間は、モニタ内Ｃ
ＰＵ３はデュアルポートＲＡＭ１の読み出しを停止す
る。

【００４５】このように、第３の実施例はＤＦ／Ｆ１３
とアドレスセレクタ１４がない分だけ第２の実施例より
も回路構成が簡略化している。しかし、デュアルポート
ＲＡＭ１の同一アドレスに同時に読み書きが指示される
と、デュアルポートＲＡＭ１の読み出しを一時停止する
点では共通しており、第２の実施例と同様の処理を行な
える。ただし、ウェイト信号ＮＤＡＲが誤って入力され
ても確認のしようがないため、ノイズの多い箇所等で動
作させる場合等は、第２の実施例の方が望ましい。な
お、第３の実施例では、モニタ内ＣＰＵ３が読み出し処
理に入った直後にＥＣＵ内ＣＰＵ２０１が書き込み処理
に入ると、読み出し処理をウェイトさせることができな
くなる場合があるため、このような場合には、図４の処
理と同様にデュアルポートＲＡＭ１の内容を複数回読み
出すようにすればよい。

【００４６】上記各実施例のＥＣＵインタフェース部２
では、各信号のタイミングと電圧レベルの変更を行なう
例を説明したが、電圧振幅の変更等の他の電気的特性を
変更するようにしてもよい。上記第１の実施例では図４
の処理によって、また第２，３の実施例ではそれぞれ図
６，９の回路によって、デュアルポートＲＡＭ１の同一
アドレスに同時に読み書きを行なわないようにしている
が、バス裁定機能を有するデュアルポートＲＡＭを使用
してもよい。

【００４７】このように構成した実施例にあっては、Ｅ
ＣＵインタフェース部２がインタフェース手段に、ＣＰ
Ｕ３が制御手段に、７ｓｅｇＬＥＤ７およびＤ／Ａコン
バータ８が表示収集手段に、パソコン９が解析装置に、
読み書き重複判定部１１が読み書き重複検出手段に、そ
れぞれ対応する。

【００４８】

【発明の効果】以上詳細に説明したように、本発明によ
れば、コントローラがＲＡＭに書き込んだすべてのデー
タをデュアルポートＲＡＭに格納するようにしたため、
コントローラが複雑かつ高度な演算を行なっても、コン
トローラの演算結果を詳細に分析できる。また、コント
ローラから出力された各種信号のタイミング等の電気的
特性を、インタフェース部によってデュアルポートＲＡ
Ｍの種類に応じて変更するようにしたため、電気特性の
異なる多種類のコントローラのデータ分析を行なうこと
ができ、汎用性に優れる。また、請求項２に記載の発明
によれば、コントローラがＲＡＭにデータを書き込む周
期よりも短い周期でデュアルポートＲＡＭの内容を読み
出すようにしたため、コントローラがＲＡＭに書き込ん
だすべてのデータを漏れなく読み出すことができる。し
たがって、コントローラの演算結果を詳細に分析でき
る。また、請求項３に記載の発明によれば、制御手段に
よって加工されたデータを解析装置によって分析するよ
うにしたため、波形表示や複雑高度なデータ分析等が可
能となる。また、請求項４に記載の発明によれば、デュ
アルポートＲＡＭは構造上、同一アドレスのデータを同
時に読み書きすると、読み出しデータが不定になるおそ
れがあるため、デュアルポートＲＡＭの内容を読み出す
際には、同一アドレスのデータを複数回連続して読み出
し、読み出したデータが所定回数連続して一致する場合
のみデータの加工を行なうようにしている。したがっ
て、デュアルポートＲＡＭの同一アドレスを同時に読み
書きしても、誤ったデータを読み出すことはない。ま
た、請求項５に記載の発明によれば、デュアルポートＲ
ＡＭの同一アドレスに同時に読み書きしようとすると、
制御手段に割り込み信号を入力して読み出しタイミング
を遅らせるようにしたため、同一アドレスを同時に読み
書きをするおそれがなくなる。

【図面の簡単な説明】

【図１】本発明によるデータバスモニタ装置の第１の実
施例のブロック図。

【図２】ＥＣＵ内ＣＰＵとモニタ内ＣＰＵの主記憶のマ
ッピングを示す図。

【図３】ＥＣＵ内ＲＡＭとデュアルポートＲＡＭの書き
込みタイミングを示す図。

【図４】第１の実施例のデュアルポートＲＡＭの読み出
し処理を示すフローチャート。

【図５】本発明によるデータバスモニタ装置の第２の実
施例のブロック図。

【図６】読み書き重複判定部の第２の実施例の回路図。

【図７】割り込みが入らない場合のデュアルポートＲＡ
Ｍの読み出し処理を示すフローチャート。

【図８】割り込みが入った場合のデュアルポートＲＡＭ
の読み出し処理を示すフローチャート。

【図９】読み書き重複判定部の第３の実施例の回路図。

【図１０】従来のデータバスモニタ装置のブロック図。

【符号の説明】

１デュアルポートＲＡＭ２ＥＣＵインタフェース部３ＣＰＵ４タイマ５ＲＯＭ６ＲＡＭ７７ｓｅｇＬＥＤ８Ｄ／Ａコンバータ９パソコン１０ＰＣインタフェース部１００Ａデータバスモニタ装置２００ＥＣＵ

Claims

【特許請求の範囲】

【請求項１】検査対象となるコントローラがＲＡＭに
書き込んだデータをモニタして該コントローラの動作を
解析するデータバスモニタ装置において、前記ＲＡＭの記憶容量以上の記憶容量を有し、前記コン
トローラが前記ＲＡＭにデータを書き込むと、略同タイ
ミングで前記データを書き込むデュアルポートＲＡＭ
と、前記コントローラと前記デュアルポートＲＡＭとの間に
介挿され、前記コントローラから出力されるアドレス信
号、データ信号および書き込み制御信号の各タイミング
を含む電気的特性を前記デュアルポートＲＡＭの種類に
応じて変更するインタフェース手段と、前記デュアルポートＲＡＭに書き込まれたデータを所定
のタイミングで読み出し、前記書き込まれたデータの加
工を行う制御手段と、前記制御手段によって加工されたデータを表示または収
集する表示収集手段とを備えることを特徴とするデータ
バスモニタ装置。
【請求項２】請求項１に記載されたデータバスモニタ
装置において、前記制御手段は、前記コントローラが前記ＲＡＭに書き
込みを行う周期よりも短い周期で、前記デュアルポート
ＲＡＭに書き込まれたデータを読み出すことを特徴とす
るデータバスモニタ装置。
【請求項３】請求項１または２に記載されたデータバ
スモニタ装置において、前記制御手段によって加工されたデータを解析する解析
装置を備えることを特徴とするデータバスモニタ装置。
【請求項４】請求項１〜３のいずれかに記載されたデ
ータバスモニタ装置において、前記制御手段は、前記デュアルポートＲＡＭの同一アド
レスのデータを複数回連続して読み出し、読み出したデ
ータが所定回数連続して一致した場合に限り、前記読み
出したデータの加工を行うことを特徴とするデータバス
モニタ装置。
【請求項５】請求項１〜４のいずれかに記載されたデ
ータバスモニタ装置において、前記デュアルポートＲＡＭの同一アドレスに対して同時
に読み書きが指示されると、前記制御手段に割り込み信
号を送出する読み書き重複検出手段を備え、前記制御手段は、前記割り込み信号が入力されると、前
記デュアルポートＲＡＭの読み出しタイミングを遅らせ
ることを特徴とするデータバスモニタ装置。