JPH0528006A - マイクロプロセツサ監視回路 - Google Patents
マイクロプロセツサ監視回路Info
- Publication number
- JPH0528006A JPH0528006A JP3180669A JP18066991A JPH0528006A JP H0528006 A JPH0528006 A JP H0528006A JP 3180669 A JP3180669 A JP 3180669A JP 18066991 A JP18066991 A JP 18066991A JP H0528006 A JPH0528006 A JP H0528006A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data information
- information
- microprocessor
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】診断プログラムを実行させることなくデータの
書込み読出しが正常に実行されているか否かを監視でき
るようにする。 【構成】バスモニタ部３は、マイクロプロセッサ部１が
システムバス６を介して２ポートＲＡＭ部２の一方の入
出力ポートへ送出するアドレス情報Ａ１およびデータ情
報Ｄ１を受け、アドレス情報が２ポートＲＡＭ部２のメ
モリ領域を示したときのアドレス情報およびデータ情報
を選択し、アドレス情報Ａ３およびデータ情報Ｄ３とし
てデータ比較判定部４へ送出する。データ比較判定部４
は、システムバス７を介して２ポートＲＡＭ部２の他方
の入出力ポートへアドレス情報Ａ３を送出して該当する
データ情報Ｄ２を読出し、データ情報Ｄ２とデータ情報
Ｄ３とを比較し、一致しなかった場合にアラーム信号Ｓ
ａを送出する。
書込み読出しが正常に実行されているか否かを監視でき
るようにする。 【構成】バスモニタ部３は、マイクロプロセッサ部１が
システムバス６を介して２ポートＲＡＭ部２の一方の入
出力ポートへ送出するアドレス情報Ａ１およびデータ情
報Ｄ１を受け、アドレス情報が２ポートＲＡＭ部２のメ
モリ領域を示したときのアドレス情報およびデータ情報
を選択し、アドレス情報Ａ３およびデータ情報Ｄ３とし
てデータ比較判定部４へ送出する。データ比較判定部４
は、システムバス７を介して２ポートＲＡＭ部２の他方
の入出力ポートへアドレス情報Ａ３を送出して該当する
データ情報Ｄ２を読出し、データ情報Ｄ２とデータ情報
Ｄ３とを比較し、一致しなかった場合にアラーム信号Ｓ
ａを送出する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサ回路
内に設けられるマイクロプロセッサ監視回路に関し、特
に、マイクロプロセッサ部とＲＡＭ部とのデータの書込
み読出しが正常に実行されているか否かを監視し、異常
を検出したときにアラーム信号を送出するマイクロプロ
セッサ監視回路に関する。
内に設けられるマイクロプロセッサ監視回路に関し、特
に、マイクロプロセッサ部とＲＡＭ部とのデータの書込
み読出しが正常に実行されているか否かを監視し、異常
を検出したときにアラーム信号を送出するマイクロプロ
セッサ監視回路に関する。
【０００２】
【従来の技術】従来は、マイクロプロセッサ部とＲＡＭ
部とのデータの書込み読出しが正常に実行されているか
否かを監視するために、診断プログラムを予じめＲＯＭ
内に格納しておき、データ処理の段階で、適時診断プロ
グラムを実行させることにより行っている。
部とのデータの書込み読出しが正常に実行されているか
否かを監視するために、診断プログラムを予じめＲＯＭ
内に格納しておき、データ処理の段階で、適時診断プロ
グラムを実行させることにより行っている。
【０００３】この診断プログラムは、マイクロプロセッ
サ部がＲＡＭ部に書込んだデータと、その後、ＲＡＭ部
から読出したデータとを比較し、一致したときのみ次の
プログラムを実行し、不一致のときは異常処理を行うプ
ログラムである。
サ部がＲＡＭ部に書込んだデータと、その後、ＲＡＭ部
から読出したデータとを比較し、一致したときのみ次の
プログラムを実行し、不一致のときは異常処理を行うプ
ログラムである。
【０００４】
【発明が解決しようとする課題】上述したように従来
は、データの書込み読出しが正常に実行されているか否
かを監視するために、データ処理プログラムの随所に診
断プログラムを挿入して実行している。このため、プロ
グラムのメモリ領域が増加し、更に、診断プログラムが
実行される分だけ処理時間が増加するという問題点があ
る。
は、データの書込み読出しが正常に実行されているか否
かを監視するために、データ処理プログラムの随所に診
断プログラムを挿入して実行している。このため、プロ
グラムのメモリ領域が増加し、更に、診断プログラムが
実行される分だけ処理時間が増加するという問題点があ
る。
【０００５】本発明の目的は、診断プログラムを実行さ
せることなくデータの書込み読出しが正常に実行されて
いるか否かを監視できるマイクロプロセッサ監視回路を
提供することにある。
せることなくデータの書込み読出しが正常に実行されて
いるか否かを監視できるマイクロプロセッサ監視回路を
提供することにある。
【０００６】
【課題を解決するための手段】本発明のマイクロプロセ
ッサ監視回路は、マイクロプロセッサ部と、独立した２
つの入出力ポートを有してデータのリード、ライトを行
う２ポートＲＡＭ部とがシステムバスを介して互いに接
続されたマイクロプロセッサ回路であって；前記マイク
ロプロセッサ部が前記２ポートＲＡＭ部の一方の入出力
ポートへ送出するアドレス情報およびデータ情報を前記
システムバスから選択して出力するバスモニタ部と；こ
のバスモニタ部によって選択されたアドレス情報および
データ情報を受け、前記選択されたアドレス情報を前記
２ポートＲＡＭ部の他方の入出力ポートへ送出して該当
するアドレスに格納されているデータ情報を読出し、こ
の読出したデータ情報と前記選択されたデータ情報とを
比較し、一致しない場合にアラーム信号を送出するデー
タ比較判定部とを備えて構成されている。
ッサ監視回路は、マイクロプロセッサ部と、独立した２
つの入出力ポートを有してデータのリード、ライトを行
う２ポートＲＡＭ部とがシステムバスを介して互いに接
続されたマイクロプロセッサ回路であって；前記マイク
ロプロセッサ部が前記２ポートＲＡＭ部の一方の入出力
ポートへ送出するアドレス情報およびデータ情報を前記
システムバスから選択して出力するバスモニタ部と；こ
のバスモニタ部によって選択されたアドレス情報および
データ情報を受け、前記選択されたアドレス情報を前記
２ポートＲＡＭ部の他方の入出力ポートへ送出して該当
するアドレスに格納されているデータ情報を読出し、こ
の読出したデータ情報と前記選択されたデータ情報とを
比較し、一致しない場合にアラーム信号を送出するデー
タ比較判定部とを備えて構成されている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示すブロック図
であり、マイクロプロセッサとＲＡＭとのデータの書込
み読出しが正常に実行されているか否かを監視するため
の監視回路を含んだマイクロプロセッサ回路を示してい
る。
であり、マイクロプロセッサとＲＡＭとのデータの書込
み読出しが正常に実行されているか否かを監視するため
の監視回路を含んだマイクロプロセッサ回路を示してい
る。
【０００９】このマイクロプロセッサ回路では、独立し
た２つの入出力ポートを有してデータのリード，ライト
を行うことのできる２ポートＲＡＭ（Ｄｕａｌ−Ｐｏｒ
ｔＲＡＭ）が使用される。ここで、２ポートＲＡＭ部２
の一方の入出力ポートと、マイクロプロセッサ部１と、
所定のプログラムが格納されているＲＯＭ部５と、バス
モニタ部３とがシステムバス６によって互いに接続され
ている。更に、２ポートＲＡＭ部２の他方の入出力ポー
トとデータ比較判定部４とがシステムバス７により接続
されている。
た２つの入出力ポートを有してデータのリード，ライト
を行うことのできる２ポートＲＡＭ（Ｄｕａｌ−Ｐｏｒ
ｔＲＡＭ）が使用される。ここで、２ポートＲＡＭ部２
の一方の入出力ポートと、マイクロプロセッサ部１と、
所定のプログラムが格納されているＲＯＭ部５と、バス
モニタ部３とがシステムバス６によって互いに接続され
ている。更に、２ポートＲＡＭ部２の他方の入出力ポー
トとデータ比較判定部４とがシステムバス７により接続
されている。
【００１０】ところで、バスモニタ部３は、マイクロプ
ロセッサ部１がシステムバス６に送出するアドレス情報
Ａ１およびデータ情報Ｄ１を受け、アドレス情報が２ポ
ートＲＡＭ部２のメモリ領域を示すときのみ、システム
バス６に送出されているアドレス情報およびデータ情報
を選択してアドレス情報Ａ３およびデータ情報Ｄ３とし
てデータ比較判定部４へ送出する。データ比較判定部４
は、アドレス情報Ａ３を受けると、システムバス７を介
して２ポートＲＡＭ部２の他方の入出力ポートへアドレ
ス情報Ａ３を送出し、該当するアドレスに書込まれたデ
ータ情報Ｄ２を読出す。そして、読出したデータ情報Ｄ
２とデータ情報Ｄ３とを比較し、一致しなかった場合
は、データの書込み読出しが正常に実行されなかったも
のと判定してアラーム信号Ｓａを送出する。
ロセッサ部１がシステムバス６に送出するアドレス情報
Ａ１およびデータ情報Ｄ１を受け、アドレス情報が２ポ
ートＲＡＭ部２のメモリ領域を示すときのみ、システム
バス６に送出されているアドレス情報およびデータ情報
を選択してアドレス情報Ａ３およびデータ情報Ｄ３とし
てデータ比較判定部４へ送出する。データ比較判定部４
は、アドレス情報Ａ３を受けると、システムバス７を介
して２ポートＲＡＭ部２の他方の入出力ポートへアドレ
ス情報Ａ３を送出し、該当するアドレスに書込まれたデ
ータ情報Ｄ２を読出す。そして、読出したデータ情報Ｄ
２とデータ情報Ｄ３とを比較し、一致しなかった場合
は、データの書込み読出しが正常に実行されなかったも
のと判定してアラーム信号Ｓａを送出する。
【００１１】
【発明の効果】以上説明したように本発明によれば、独
立した２つの入出力ポートを有する２ポートＲＡＭ（Ｄ
ｕａｌ−Ｐｏｒｔ ＲＡＭ）を使用し、マイクロプロセ
ッサ部が２ポートＲＡＭ部の一方の入出力ポートを介し
てアクセスしたときのアドレス情報およびデータ情報を
選択し、この選択したアドレス情報により２ポートＲＡ
Ｍ部の他方の入出力ポートを介して該当するアドレスに
書込まれたデータ情報を読出し、選択したデータ情報と
読出したデータ情報とを比較して異常を検出することに
より、従来のように頻繁に診断プログラムを実行させる
ことなく、データの書込み読出しが正常に実行されてい
るか否かを監視できる。従って、データ処理時間が短縮
でき、診断プログラムによりメモリ領域が増加すること
もなく、マイクロプロセッサの信頼性を向上させること
ができる。
立した２つの入出力ポートを有する２ポートＲＡＭ（Ｄ
ｕａｌ−Ｐｏｒｔ ＲＡＭ）を使用し、マイクロプロセ
ッサ部が２ポートＲＡＭ部の一方の入出力ポートを介し
てアクセスしたときのアドレス情報およびデータ情報を
選択し、この選択したアドレス情報により２ポートＲＡ
Ｍ部の他方の入出力ポートを介して該当するアドレスに
書込まれたデータ情報を読出し、選択したデータ情報と
読出したデータ情報とを比較して異常を検出することに
より、従来のように頻繁に診断プログラムを実行させる
ことなく、データの書込み読出しが正常に実行されてい
るか否かを監視できる。従って、データ処理時間が短縮
でき、診断プログラムによりメモリ領域が増加すること
もなく、マイクロプロセッサの信頼性を向上させること
ができる。
【図１】本発明の一実施例を示すブロック図である。
１ マイクロプロセッサ部 ２ ２ポートＲＡＭ部 ３ バスモニタ部 ４ データ比較判定部 ６，７ システムバス Ａ１，Ａ３ アドレス情報 Ｄ１〜Ｄ３ データ情報 Ｓａ アラーム信号
Claims (1)
- 【特許請求の範囲】 【請求項１】 マイクロプロセッサ部と、独立した２つ
の入出力ポートを有してデータのリード、ライトを行う
２ポートＲＡＭ部とがシステムバスを介して互いに接続
されたマイクロプロセッサ回路であって；前記マイクロ
プロセッサ部が前記２ポートＲＡＭ部の一方の入出力ポ
ートへ送出するアドレス情報およびデータ情報を前記シ
ステムバスから選択して出力するバスモニタ部と；この
バスモニタ部によって選択されたアドレス情報およびデ
ータ情報を受け、前記選択されたアドレス情報を前記２
ポートＲＡＭ部の他方の入出力ポートへ送出して該当す
るアドレスに格納されているデータ情報を読出し、この
読出したデータ情報と前記選択されたデータ情報とを比
較し、一致しない場合にアラーム信号を送出するデータ
比較判定部とを備えることを特徴とするマイクロプロセ
ッサ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180669A JPH0528006A (ja) | 1991-07-22 | 1991-07-22 | マイクロプロセツサ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180669A JPH0528006A (ja) | 1991-07-22 | 1991-07-22 | マイクロプロセツサ監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528006A true JPH0528006A (ja) | 1993-02-05 |
Family
ID=16087240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180669A Pending JPH0528006A (ja) | 1991-07-22 | 1991-07-22 | マイクロプロセツサ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200385973A1 (en) * | 2016-02-15 | 2020-12-10 | Infiltrator Water Technologies, Llc | Safety grating for riser of a septic tank |
-
1991
- 1991-07-22 JP JP3180669A patent/JPH0528006A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200385973A1 (en) * | 2016-02-15 | 2020-12-10 | Infiltrator Water Technologies, Llc | Safety grating for riser of a septic tank |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528006A (ja) | マイクロプロセツサ監視回路 | |
| JP2000146765A (ja) | 車両用電子制御装置 | |
| JP2830491B2 (ja) | バスパリティエラー発生位置検出方式 | |
| JP2001306411A (ja) | 情報処理装置及び情報処理方法 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPH0324601A (ja) | 制御方法 | |
| JPH07334431A (ja) | Ｆｉｆｏメモリ装置及びその信頼性向上方法 | |
| JPH02157952A (ja) | 記憶装置 | |
| JP2576715Y2 (ja) | 特定用途向けｉｃの出力バッファ故障検出回路 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH08263394A (ja) | バス試験システム | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPS6089993A (ja) | プリント基板の異常検出方法 | |
| JPH02287744A (ja) | バスマスター装置 | |
| JPH0594325A (ja) | 監視制御装置 | |
| JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
| JPH08221282A (ja) | パリティ生成・チエック回路 | |
| JPH0415737A (ja) | メモリ装置 | |
| JPH0535652A (ja) | Ｄｍａコントローラ | |
| JPH11219323A (ja) | データパス故障検出方法及び情報処理装置 | |
| JPH0377546B2 (ja) | ||
| JPH0520131A (ja) | アドレス監視方式 | |
| JPS6042505B2 (ja) | 出力メモリ装置 | |
| JPH02142223A (ja) | パリティチェック方式 |