JPH02157952A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH02157952A JPH02157952A JP63311209A JP31120988A JPH02157952A JP H02157952 A JPH02157952 A JP H02157952A JP 63311209 A JP63311209 A JP 63311209A JP 31120988 A JP31120988 A JP 31120988A JP H02157952 A JPH02157952 A JP H02157952A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- block transfer
- basic timing
- error
- common control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のバンクを有するバンク構成の記憶装置に
関する。
関する。
それぞれ独立にアクセス可能な複数のバンクからなる多
重バンク構成を有する従来の記憶装置、では、各バンク
の動作の監視は特に行なわれていない。
重バンク構成を有する従来の記憶装置、では、各バンク
の動作の監視は特に行なわれていない。
上述した従来の記憶装置は、各バンクの誤動作監視のた
めの手段を特に持たないため、あるバンク動作しなくて
もデータのエラーチエツク等で検出されなければ、誤っ
たデータを転送してしまうという欠点がある。
めの手段を特に持たないため、あるバンク動作しなくて
もデータのエラーチエツク等で検出されなければ、誤っ
たデータを転送してしまうという欠点がある。
本発明の記憶装置は、複数のバンクにまたがるデータの
書き込みまたは読み出しを行なうブロック転送時に前記
複数のバンクのそれぞれの基本タイミング信号を監視す
る監視手段を備えている。
書き込みまたは読み出しを行なうブロック転送時に前記
複数のバンクのそれぞれの基本タイミング信号を監視す
る監視手段を備えている。
次に、本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例のブロック図である。
共通制御部１はプロセッサとのデータ転送の制御を行な
う。すなわち、プロセッサから送られてくるアドレス、
データ（書込み要求の場合）および複数のバンクにまた
がるデータの書き込みまたは読み出しくいわゆるブロッ
ク転送）であることを判断するための制御信号を受は取
る。さらに、共通制御部１は、各バンク制御部２への７
ドレス、データ転送、各バンク記憶部３へのデータの書
込み、読出しを行なうための制御信号の出力するととも
に、バンク動作監視部４に、ブロック転送が要求されて
いることを示すブロック転送通知信号の出力を行う。各
バンク制御部２は、共通制御部ｌからのアドレスおよび
制御信号に基づいて、対応する各バンク記憶部３へのデ
ータの書込みまたは読出し動作を相互に独立して行なう
。バンク動作監視部４は、共通制御部１からブロック転
送通知信号が与えられているときには、各バンク制御部
２から各バンク内の基本タイミング信号をそれぞれ入力
し、ブロック転送中にあるバンクの基本タイミング信号
が出力されていない場合に、ブロック転送エラーを共通
制御部１を介してプロセッサに報告する。
う。すなわち、プロセッサから送られてくるアドレス、
データ（書込み要求の場合）および複数のバンクにまた
がるデータの書き込みまたは読み出しくいわゆるブロッ
ク転送）であることを判断するための制御信号を受は取
る。さらに、共通制御部１は、各バンク制御部２への７
ドレス、データ転送、各バンク記憶部３へのデータの書
込み、読出しを行なうための制御信号の出力するととも
に、バンク動作監視部４に、ブロック転送が要求されて
いることを示すブロック転送通知信号の出力を行う。各
バンク制御部２は、共通制御部ｌからのアドレスおよび
制御信号に基づいて、対応する各バンク記憶部３へのデ
ータの書込みまたは読出し動作を相互に独立して行なう
。バンク動作監視部４は、共通制御部１からブロック転
送通知信号が与えられているときには、各バンク制御部
２から各バンク内の基本タイミング信号をそれぞれ入力
し、ブロック転送中にあるバンクの基本タイミング信号
が出力されていない場合に、ブロック転送エラーを共通
制御部１を介してプロセッサに報告する。
以上説明したように本発明は、各バンクの基本タイミン
グ信号により、ブロック転送中のあるバンクが動作して
いないことをチエツクすることにより、データ転送の誤
りを検出できるという効果がある。
グ信号により、ブロック転送中のあるバンクが動作して
いないことをチエツクすることにより、データ転送の誤
りを検出できるという効果がある。
図は本発明の一実施例のブロック図である。
１・・・・・・共通制御部、２・・・・・・バンク制御
部、３・・・・・・バンク記憶部、４・・・・・・バン
ク動作監視部。 代理人 弁理士 内 原 晋
部、３・・・・・・バンク記憶部、４・・・・・・バン
ク動作監視部。 代理人 弁理士 内 原 晋
Claims (1)
- それぞれ独立にアクセス可能な複数のバンクからなる多
重バンク機構を有する記憶装置において、複数のバンク
にまたがるデータの書き込みまたは読み出しを行なうブ
ロック転送時に前記複数のバンクのそれぞれの基本タイ
ミング信号を監視する監視手段を備えたことを特徴とす
る記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63311209A JPH02157952A (ja) | 1988-12-09 | 1988-12-09 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63311209A JPH02157952A (ja) | 1988-12-09 | 1988-12-09 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02157952A true JPH02157952A (ja) | 1990-06-18 |
Family
ID=18014414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63311209A Pending JPH02157952A (ja) | 1988-12-09 | 1988-12-09 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02157952A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935232A (en) * | 1983-08-16 | 1990-06-19 | Interface Research Corporation | Microbiocidal composition and method of preparation thereof |
| JPH04153814A (ja) * | 1990-10-18 | 1992-05-27 | Kubota Corp | 無線式データ伝送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203300A (en) * | 1981-06-10 | 1982-12-13 | Nec Corp | Timing check system |
-
1988
- 1988-12-09 JP JP63311209A patent/JPH02157952A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203300A (en) * | 1981-06-10 | 1982-12-13 | Nec Corp | Timing check system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935232A (en) * | 1983-08-16 | 1990-06-19 | Interface Research Corporation | Microbiocidal composition and method of preparation thereof |
| JPH04153814A (ja) * | 1990-10-18 | 1992-05-27 | Kubota Corp | 無線式データ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPH05274223A (ja) | キャッシュメモリ | |
| JPH0561777A (ja) | 記憶制御回路 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH0216658A (ja) | 記憶装置 | |
| JPS61134857A (ja) | 多重化記憶装置 | |
| JPH01233642A (ja) | メモリプリント板 | |
| JPH02105228A (ja) | マイクロプロセッサの動作確認方式 | |
| JPH02199565A (ja) | 主記憶装置 | |
| JPH01306929A (ja) | マイクロプロセッサ | |
| JP2000155699A (ja) | Ｄｍａ診断装置 | |
| JPS62205456A (ja) | 記憶装置 | |
| JPH0528006A (ja) | マイクロプロセツサ監視回路 | |
| JPS6042505B2 (ja) | 出力メモリ装置 | |
| JPH0398129A (ja) | パリティエラー検出方式 | |
| JPH0350652A (ja) | 電子ディスクサブシステム | |
| JPH0415737A (ja) | メモリ装置 | |
| JPH01287758A (ja) | 拡張スロット制御方式 | |
| JPH08305636A (ja) | メモリ装置 | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPS63311550A (ja) | メモリチェック方式 | |
| JPH0253169A (ja) | マルチマイクロプロセッサシステムの故障検知装置 |