JPH0216658A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0216658A JPH0216658A JP63167139A JP16713988A JPH0216658A JP H0216658 A JPH0216658 A JP H0216658A JP 63167139 A JP63167139 A JP 63167139A JP 16713988 A JP16713988 A JP 16713988A JP H0216658 A JPH0216658 A JP H0216658A
- Authority
- JP
- Japan
- Prior art keywords
- error
- parity
- circuit
- memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は記憶装置の改良に関し、特にエラーチェックお
よびその報告に関する。
よびその報告に関する。
（従来の技術）
従来、記憶装置においては書込み動作時に、動作要求元
から送られてくるパリティ付きの書込みデータのパリテ
ィチェックを行ない、同時にパリティを発生して、書込
みデータとパリティとをメモリに書込んでＬｎｆｃｎこ
の書込み時に検出され九エラー、例えば書込みデータに
対して付加されたパリティに対するエラーなどについて
も、エラーを検出した直後だ報告を行なっていた。
から送られてくるパリティ付きの書込みデータのパリテ
ィチェックを行ない、同時にパリティを発生して、書込
みデータとパリティとをメモリに書込んでＬｎｆｃｎこ
の書込み時に検出され九エラー、例えば書込みデータに
対して付加されたパリティに対するエラーなどについて
も、エラーを検出した直後だ報告を行なっていた。
（発明が解決しようとする課題）
上述した従来の記憶装置においては、書込み動作時にエ
ラーを検出しても書込まれた情報を読出して使わなけれ
ばシステムの動作には何ら影響を与えない。すなわち、
上記記憶装置では、今後、読出してデータを使うことの
ない書込み動作に対して、検出され念システムにとって
不要表エラーを報告し、システムダウンを引起し、シス
テムの信頼度を低下させるという欠点がある。
ラーを検出しても書込まれた情報を読出して使わなけれ
ばシステムの動作には何ら影響を与えない。すなわち、
上記記憶装置では、今後、読出してデータを使うことの
ない書込み動作に対して、検出され念システムにとって
不要表エラーを報告し、システムダウンを引起し、シス
テムの信頼度を低下させるという欠点がある。
本発明の目的は、要求元からの情報にエラーがあるか否
かをチエツクして、エラーがない場合には正規のパリテ
ィを発生し、エラーがある場合には正規のパリティを反
転させて出力するとともに、書込みデータとパリティと
をメモリに記憶しておき、メモリからの読出しデータを
パリティチェックしてエラー情報を要求元に報告すると
とＫより上記欠点を除去し、システムの信頼度を低下さ
せることがないように構成した記憶装置を提供すること
にある。
かをチエツクして、エラーがない場合には正規のパリテ
ィを発生し、エラーがある場合には正規のパリティを反
転させて出力するとともに、書込みデータとパリティと
をメモリに記憶しておき、メモリからの読出しデータを
パリティチェックしてエラー情報を要求元に報告すると
とＫより上記欠点を除去し、システムの信頼度を低下さ
せることがないように構成した記憶装置を提供すること
にある。
（ｌｌＪｆ！ｉｌを解決するための手段）本発明による
記憶装置は、エラーチェック回路と、パリティ発生回路
と、メモリと、パリティチェック回路と、エラー報告回
路とを具備して構成したものである。
記憶装置は、エラーチェック回路と、パリティ発生回路
と、メモリと、パリティチェック回路と、エラー報告回
路とを具備して構成したものである。
エラーチェック回路は、要求元からの情報にエラーが含
まれているか否かをチエツクする六めのものである。
まれているか否かをチエツクする六めのものである。
パリティ発生回路は、要求元からの書込みデータとエラ
ーチェック回路からのエラー情報とを入力し、エラーが
発生していない場合には正規のパリティを出力し、エラ
ーが発生している場合にはパリティの反転を出力するた
めのものである。
ーチェック回路からのエラー情報とを入力し、エラーが
発生していない場合には正規のパリティを出力し、エラ
ーが発生している場合にはパリティの反転を出力するた
めのものである。
メモリは、書込みデータとパリティ発生回路の出力とを
入力して格納するためのものである。
入力して格納するためのものである。
パリティチェック回路は、メモリからの読出しデータに
対してパリティチェックを行なうためのものである。
対してパリティチェックを行なうためのものである。
エラー報告回路は、読出し動作時にパリティチェック回
路の出力とエラーチェック回路の出力とを入力し、要求
元に対してエラーを報告するなめのものである。
路の出力とエラーチェック回路の出力とを入力し、要求
元に対してエラーを報告するなめのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による記憶装置の一実施例を示すブロ
ック図である。
ック図である。
第１図において、１は要求元（図示してない、、）から
の情報を受取り、その情報に含まれるエラーを検出する
ためのエラーチェック回路、２は書込みデータに対して
パリティを発生する九めのパリティ発生回路、３は情報
を記憶するためのメモリ、４はメモリ３からの読出しデ
ータに対してパリティチェックを行なうためのパリティ
チェック回路、５はメモリ３への書込み／読出し、およ
び記憶装置の動作を制御するための制御回路、６は記憶
装置で検出された読出し時のエラーを要求元へ報告する
ためのエラー報告回路である。
の情報を受取り、その情報に含まれるエラーを検出する
ためのエラーチェック回路、２は書込みデータに対して
パリティを発生する九めのパリティ発生回路、３は情報
を記憶するためのメモリ、４はメモリ３からの読出しデ
ータに対してパリティチェックを行なうためのパリティ
チェック回路、５はメモリ３への書込み／読出し、およ
び記憶装置の動作を制御するための制御回路、６は記憶
装置で検出された読出し時のエラーを要求元へ報告する
ためのエラー報告回路である。
以下に上記構成にりいての動作を説明する。
書込み動作時、要求元からの書込みデータを信号線１０
によりエラーチェック回路１、パリティ発生回路２、な
らびにメモリ３に入力し、要求元からの制御情報を信号
線１１によりエラーチェック回路１および制御回路Ｓに
入力すみ。
によりエラーチェック回路１、パリティ発生回路２、な
らびにメモリ３に入力し、要求元からの制御情報を信号
線１１によりエラーチェック回路１および制御回路Ｓに
入力すみ。
エラーチェック回路１では入力された清報のエラーを検
出し、システムの運用上、影響のなｈエラーの有無をパ
リティ発生回路２に報告する。パリティ発生回路２では
、入力された書込みデータに対してパリティを発生する
ときくエラーチェック回路１からエラーの報告がない場
合には発生し九パリティをそのままメモリ３へ出力し、
エラーの報告があった場合には読出し動作時にパリティ
エラーが発生するように、発生し九パリティを反転して
メモリ３へ出力する。
出し、システムの運用上、影響のなｈエラーの有無をパ
リティ発生回路２に報告する。パリティ発生回路２では
、入力された書込みデータに対してパリティを発生する
ときくエラーチェック回路１からエラーの報告がない場
合には発生し九パリティをそのままメモリ３へ出力し、
エラーの報告があった場合には読出し動作時にパリティ
エラーが発生するように、発生し九パリティを反転して
メモリ３へ出力する。
制御回路５から出力される書込み情報に従って、メモリ
３は入力された書込みデータとパリティ発生回路２の出
力とを記憶する。ここで、エラー検出回路１でシステム
運用上影響のあるエラーを検出し穴場台には、書込み動
作時に、エラー報告回路６を通って要求元へ上記エラー
が報告される。
３は入力された書込みデータとパリティ発生回路２の出
力とを記憶する。ここで、エラー検出回路１でシステム
運用上影響のあるエラーを検出し穴場台には、書込み動
作時に、エラー報告回路６を通って要求元へ上記エラー
が報告される。
次に、読出し動作時には、要求元からの読出し情報は制
御回路Ｓを通してメモリ３へ入力され、情報に従って記
憶データが読出される。このとき、読出しデータはパリ
ティチェック回路４に入力され、エラーが発生した場合
にはエラー報告回路６から信号線１３を介して要求元へ
エラーが報告される。エラーが発生していないときＫは
、読出されたデータは信号線１２を介して要求元へ出力
される。
御回路Ｓを通してメモリ３へ入力され、情報に従って記
憶データが読出される。このとき、読出しデータはパリ
ティチェック回路４に入力され、エラーが発生した場合
にはエラー報告回路６から信号線１３を介して要求元へ
エラーが報告される。エラーが発生していないときＫは
、読出されたデータは信号線１２を介して要求元へ出力
される。
（発明の効果）
以上説明したように本発明は、書込み時に発生して検出
されたエラーを当該アドレスに対する読出し時に報告す
ることにより、不要なエラー処理などのシステム性能劣
化要因を減じることができるという効果がある。また、
間欠障害に起因するシステムダウンに至るような重大な
エラーの報告も、最小限に抑えて高信ｌ１ｉ１度を得る
ことができるという効果がある。
されたエラーを当該アドレスに対する読出し時に報告す
ることにより、不要なエラー処理などのシステム性能劣
化要因を減じることができるという効果がある。また、
間欠障害に起因するシステムダウンに至るような重大な
エラーの報告も、最小限に抑えて高信ｌ１ｉ１度を得る
ことができるという効果がある。
第１図は、本発明による記憶装置の一実施例を示すブロ
ック図である。 １・・・エラーチェック回路 ２＠ｅ・パリティ発生回路 ３・・ｅメモリ ４・―・パリティチェック回路 ５・・・制御回路 ６・・・エラー報告回路 １０〜１３１１ａ１１信号線
ック図である。 １・・・エラーチェック回路 ２＠ｅ・パリティ発生回路 ３・・ｅメモリ ４・―・パリティチェック回路 ５・・・制御回路 ６・・・エラー報告回路 １０〜１３１１ａ１１信号線
Claims (1)
- 要求元からの情報にエラーが含まれているか否かをチェ
ツクするためのエラーチェック回路と、前記要求元から
の書込みデータと前記エラーチェック回路からのエラー
情報とを入力し、エラーが発生してない場合には正規の
パリテイを出力し、エラーが発生している場合には前記
パリテイの反転を出力するためのパリテイ発生回路と、
前記書込みデータと前記パリテイ発生回路の出力とを入
力して格納するためのメモリと、前記メモリからの読出
しデータに対してパリテイチェックを行うためのパリテ
イチェック回路と、読出し動作時に前記パリテイチェッ
ク回路の出力と前記エラーチェック回路の出力とを入力
し、前記要求元に対してエラーを報告するためのエラー
報告回路とを具備して構成したことを特徴とする記憶装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167139A JPH0216658A (ja) | 1988-07-05 | 1988-07-05 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167139A JPH0216658A (ja) | 1988-07-05 | 1988-07-05 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216658A true JPH0216658A (ja) | 1990-01-19 |
Family
ID=15844150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63167139A Pending JPH0216658A (ja) | 1988-07-05 | 1988-07-05 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285334A (en) * | 1991-12-27 | 1994-02-08 | Pioneer Electronic Corporation | Intermittently operating driving mechanism for record medium selecting apparatus of player |
| US5402282A (en) * | 1991-11-07 | 1995-03-28 | Kabushiki Kaisha Toshiba | Device for setting one cassette tape of a series of cassette tapes into a tape drive section |
-
1988
- 1988-07-05 JP JP63167139A patent/JPH0216658A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5402282A (en) * | 1991-11-07 | 1995-03-28 | Kabushiki Kaisha Toshiba | Device for setting one cassette tape of a series of cassette tapes into a tape drive section |
| US5285334A (en) * | 1991-12-27 | 1994-02-08 | Pioneer Electronic Corporation | Intermittently operating driving mechanism for record medium selecting apparatus of player |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926426A (en) | Error correction check during write cycles | |
| KR950033824A (ko) | 하드웨어에 의해 메모리의 ecc에러를 자동적으로 스크러빙하는 방법 및 장치 | |
| US5177747A (en) | Personal computer memory bank parity error indicator | |
| JPH0216658A (ja) | 記憶装置 | |
| JPH0316655B2 (ja) | ||
| JPH06309185A (ja) | 情報処理装置 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JPH0287240A (ja) | 実行履歴記憶装置 | |
| JP2715740B2 (ja) | 情報処理装置のバス監視回路 | |
| JPH01282657A (ja) | 記憶装置 | |
| JPH0553924A (ja) | 記憶装置の試験方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPH04329444A (ja) | 情報処理装置のエラー訂正検出方式 | |
| JPH0612273A (ja) | データメモリ監視方式 | |
| JPH0192857A (ja) | 記憶装置 | |
| JPH0854988A (ja) | 磁気ディスク処理装置 | |
| JPH05181757A (ja) | アドレス不一致検出回路 | |
| JPH0561778A (ja) | エラー検出システム | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPH04170655A (ja) | 二重化メモリ装置 | |
| JPH06119193A (ja) | データ処理システム | |
| JPH04153757A (ja) | 記憶装置 |