JP2715740B2 - 情報処理装置のバス監視回路 - Google Patents
情報処理装置のバス監視回路Info
- Publication number
- JP2715740B2 JP2715740B2 JP3252670A JP25267091A JP2715740B2 JP 2715740 B2 JP2715740 B2 JP 2715740B2 JP 3252670 A JP3252670 A JP 3252670A JP 25267091 A JP25267091 A JP 25267091A JP 2715740 B2 JP2715740 B2 JP 2715740B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- failure
- register
- fault
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置のバス監
視回路に関するものである。
視回路に関するものである。
【０００２】
【従来の技術】従来のこの種のバス監視回路は、バス上
で障害が発生するとそのことを割り込みにより中央処理
装置に報告するようになっていた。また、バス監視回路
は、発生した障害の種別を表す情報を所定のレジスタに
保持するようになっており、中央処理装置はそのレジス
タの内容を読み取ることにより、発生した障害の種別を
認識していた。
で障害が発生するとそのことを割り込みにより中央処理
装置に報告するようになっていた。また、バス監視回路
は、発生した障害の種別を表す情報を所定のレジスタに
保持するようになっており、中央処理装置はそのレジス
タの内容を読み取ることにより、発生した障害の種別を
認識していた。
【０００３】
【発明が解決しようとする課題】しかしこのような従来
のバス監視回路は、バス障害を発生させた装置のＩＤお
よびその装置によるアクセスの種類などの情報は保持せ
ず、また障害発生以前にバスをアクセスした装置のＩＤ
およびアクセスの種類などの情報も保持しない。すなわ
ち、従来のバス監視回路では、障害発生の原因を究明す
るために必要な上述のようなＩＤや情報が得られないた
め、原因究明のためには、外部の測定器を接続し、バス
の監視を行える環境を整えた上で障害を再現させ、バス
障害に関する詳細な情報を取得する必要があった。また
障害の再現は稼働中の装置で行うことは困難であるた
め、障害再現用の装置を別に用意する必要があった。従
って、障害が発生してから対策を実施するまでに長時間
を要していた。加えて障害を再現することが困難である
場合も多く、そのような場合には対策を実施することは
不可能であった。
のバス監視回路は、バス障害を発生させた装置のＩＤお
よびその装置によるアクセスの種類などの情報は保持せ
ず、また障害発生以前にバスをアクセスした装置のＩＤ
およびアクセスの種類などの情報も保持しない。すなわ
ち、従来のバス監視回路では、障害発生の原因を究明す
るために必要な上述のようなＩＤや情報が得られないた
め、原因究明のためには、外部の測定器を接続し、バス
の監視を行える環境を整えた上で障害を再現させ、バス
障害に関する詳細な情報を取得する必要があった。また
障害の再現は稼働中の装置で行うことは困難であるた
め、障害再現用の装置を別に用意する必要があった。従
って、障害が発生してから対策を実施するまでに長時間
を要していた。加えて障害を再現することが困難である
場合も多く、そのような場合には対策を実施することは
不可能であった。
【０００４】本発明の目的は、このような問題を解決
し、障害の原因究明に必要な情報が容易に得られ、短時
間で対策を実施できるようにする情報処理装置のバス監
視回路を提供することにある。
し、障害の原因究明に必要な情報が容易に得られ、短時
間で対策を実施できるようにする情報処理装置のバス監
視回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明による情報処理装
置のバス監視回路は、バスの障害を検出する障害検出回
路と、前記バスに伝送される信号を随時取り込んで記憶
し、停止信号が与えられたとき、前記バスからの前記信
号の取り込みを停止するメモリと、前記障害検出回路が
検出した前記障害を表す情報を保持する第１のレジスタ
と、 特定の１つまたは複数のバス障害を表す情報を保持
する第２のレジスタと、 前記障害検出回路により検出さ
れた前記障害が、前記第２のレジスタに保持された情報
が表す障害に含まれているとき、前記停止信号を生成
し、前記メモリに出力する信号生成手段と、 前記第１の
レジスタの、前記障害検出回路により検出された前記障
害の内、前記第２のレジスタに保持された情報が表す障
害に含まれている障害の情報を保持する第３のレジスタ
と、を備えることを特徴とする。
置のバス監視回路は、バスの障害を検出する障害検出回
路と、前記バスに伝送される信号を随時取り込んで記憶
し、停止信号が与えられたとき、前記バスからの前記信
号の取り込みを停止するメモリと、前記障害検出回路が
検出した前記障害を表す情報を保持する第１のレジスタ
と、 特定の１つまたは複数のバス障害を表す情報を保持
する第２のレジスタと、 前記障害検出回路により検出さ
れた前記障害が、前記第２のレジスタに保持された情報
が表す障害に含まれているとき、前記停止信号を生成
し、前記メモリに出力する信号生成手段と、 前記第１の
レジスタの、前記障害検出回路により検出された前記障
害の内、前記第２のレジスタに保持された情報が表す障
害に含まれている障害の情報を保持する第３のレジスタ
と、を備えることを特徴とする。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明による情報処理装置のバス監視
回路の一例を示す。障害検出回路Ｄ３は入出力バスＢ２
で障害が発生するとそれを検出し、発生した障害の種別
を表す障害検出データを出力する。この検出回路Ｄ３は
最大３２種類の障害を検出する。検出回路Ｄ３が出力す
る障害検出データは３２ビットのデータであり、データ
の各ビットが障害の種別に対応している。そして検出回
路Ｄ３は検出した障害に対応するビットを論理“１”と
する。
説明する。図１に本発明による情報処理装置のバス監視
回路の一例を示す。障害検出回路Ｄ３は入出力バスＢ２
で障害が発生するとそれを検出し、発生した障害の種別
を表す障害検出データを出力する。この検出回路Ｄ３は
最大３２種類の障害を検出する。検出回路Ｄ３が出力す
る障害検出データは３２ビットのデータであり、データ
の各ビットが障害の種別に対応している。そして検出回
路Ｄ３は検出した障害に対応するビットを論理“１”と
する。
【０００７】エラーレジスタＲ４は３２ビットのレジス
タであり、障害検出回路Ｄ３から障害検出データを受け
取り、それを保持する。中央処理装置（図示せず）はこ
のレジスタＲ４の内容をメモリバスＢ１を通じて読み取
ることができ、また逆にデータを書き込むことができ
る。停止条件レジスタＲ５は３２ビットのレジスタであ
り、メモリバスＢ１を通じて中央処理装置によりデータ
が書き込まれる。そのデータの各ビットは障害検出回路
Ｄ３が出力するデータと同様、バス障害の種別に対応し
ている。
タであり、障害検出回路Ｄ３から障害検出データを受け
取り、それを保持する。中央処理装置（図示せず）はこ
のレジスタＲ４の内容をメモリバスＢ１を通じて読み取
ることができ、また逆にデータを書き込むことができ
る。停止条件レジスタＲ５は３２ビットのレジスタであ
り、メモリバスＢ１を通じて中央処理装置によりデータ
が書き込まれる。そのデータの各ビットは障害検出回路
Ｄ３が出力するデータと同様、バス障害の種別に対応し
ている。
【０００８】アンド回路Ａ８は、障害検出回路Ｄ３から
の障害検出データと、レジスタＲ５が保持するデータと
のビットごとの論理積を求め、結果を３２本の信号線に
それぞれ出力する。停止レジスタＲ６はアンド回路Ａ８
が出力する３２ビットのデータを取り込んで保持し、中
央処理装置はそのデータをメモリバスＢ１を通じて読み
取ることができる。オア回路Ｏ９は３２入力のオア回路
であり、アンド回路Ａ８からの３２ビットのデータ論理
和を求め、結果を停止信号として出力する。
の障害検出データと、レジスタＲ５が保持するデータと
のビットごとの論理積を求め、結果を３２本の信号線に
それぞれ出力する。停止レジスタＲ６はアンド回路Ａ８
が出力する３２ビットのデータを取り込んで保持し、中
央処理装置はそのデータをメモリバスＢ１を通じて読み
取ることができる。オア回路Ｏ９は３２入力のオア回路
であり、アンド回路Ａ８からの３２ビットのデータ論理
和を求め、結果を停止信号として出力する。
【０００９】メモリ制御回路Ｍ７は、入出力バスＢ２か
ら、アドレス、データ、ならびに制御信号を随時取り込
んで記憶し、停止信号が与えられた場合には、バスＢ２
からの信号の取り込みを停止する。中央処理装置はメモ
リバスＢ１を通じてこのメモリ制御回路Ｍ７の内容を読
み取ることができる。なお、メモリ制御回路Ｍ７は、全
記憶領域に信号を書き込んだ場合には、アドレスを初期
化し、新たに取り込んだ信号を０番地から上書きする。
ら、アドレス、データ、ならびに制御信号を随時取り込
んで記憶し、停止信号が与えられた場合には、バスＢ２
からの信号の取り込みを停止する。中央処理装置はメモ
リバスＢ１を通じてこのメモリ制御回路Ｍ７の内容を読
み取ることができる。なお、メモリ制御回路Ｍ７は、全
記憶領域に信号を書き込んだ場合には、アドレスを初期
化し、新たに取り込んだ信号を０番地から上書きする。
【００１０】次に動作を説明する。中央処理装置はま
ず、レジスタＲ４にオール“０”のデータを書き込み、
初期化する。また、レジスタＲ５には、どの種類の障害
が発生したときメモリ制御回路Ｍ７におけるデータの書
き込みを停止させるかを示すデータを書き込む。例え
ば、書き込みを停止させるべき障害が複数ある場合、上
記複数の障害に対応する各ビットを論理“１”としたデ
ータを書き込む。
ず、レジスタＲ４にオール“０”のデータを書き込み、
初期化する。また、レジスタＲ５には、どの種類の障害
が発生したときメモリ制御回路Ｍ７におけるデータの書
き込みを停止させるかを示すデータを書き込む。例え
ば、書き込みを停止させるべき障害が複数ある場合、上
記複数の障害に対応する各ビットを論理“１”としたデ
ータを書き込む。
【００１１】このような状態で、入出力バスＢ２で障害
が発生し、障害検出回路Ｄ３がそれを検出すると、その
障害に対応するビットを論理“１”とした障害検出デー
タを出力する。レジスタＲ４はそのデータを受け取って
保持し、一方、アンド回路Ａ８は、障害検出回路Ｄ３か
らの障害検出データと、レジスタＲ５が保持するデータ
とのビットごとの論理積を求め、結果を３２ビットのデ
ータとして出力する。そして、オア回路Ｏ９は、この３
２ビットのデータの各ビットの論理輪を求め、一つでも
論理“１”のビットが含まれている場合には、論理
“１”の信号を停止信号としてメモリ制御回路Ｍ７に出
力する。また、アンド回路Ａ８が出力するデータはレジ
スタＲ６に保持される。
が発生し、障害検出回路Ｄ３がそれを検出すると、その
障害に対応するビットを論理“１”とした障害検出デー
タを出力する。レジスタＲ４はそのデータを受け取って
保持し、一方、アンド回路Ａ８は、障害検出回路Ｄ３か
らの障害検出データと、レジスタＲ５が保持するデータ
とのビットごとの論理積を求め、結果を３２ビットのデ
ータとして出力する。そして、オア回路Ｏ９は、この３
２ビットのデータの各ビットの論理輪を求め、一つでも
論理“１”のビットが含まれている場合には、論理
“１”の信号を停止信号としてメモリ制御回路Ｍ７に出
力する。また、アンド回路Ａ８が出力するデータはレジ
スタＲ６に保持される。
【００１２】メモリ制御回路Ｍ７は常時、入出力バスか
ら、アドレス、データ、ならびに制御信号を取り込んで
記憶しているが、オア回路Ｏ９から停止信号が入力され
ると、信号の取り込みを停止する。その結果、バスで障
害が発生する前の一定の期間中に、入出力バスＢ２を通
じて伝送された情報がメモリ制御回路Ｍ７に保持され
る。
ら、アドレス、データ、ならびに制御信号を取り込んで
記憶しているが、オア回路Ｏ９から停止信号が入力され
ると、信号の取り込みを停止する。その結果、バスで障
害が発生する前の一定の期間中に、入出力バスＢ２を通
じて伝送された情報がメモリ制御回路Ｍ７に保持され
る。
【００１３】従って、本実施例のバス監視回路では、レ
ジスタＲ４，Ｒ６に保持されたデータをメモリバスＢ１
を通じて読み出すことによりどのような障害が発生した
かを知ることができ、さらにメモリ制御回路Ｍ７に保持
された情報をメモリアドレスＢ１を通じて読み出すこと
により、障害発生前の一定期間中にバスＢ２を伝送され
たアドレス、データ、ならびに制御信号を知ることがで
きる。
ジスタＲ４，Ｒ６に保持されたデータをメモリバスＢ１
を通じて読み出すことによりどのような障害が発生した
かを知ることができ、さらにメモリ制御回路Ｍ７に保持
された情報をメモリアドレスＢ１を通じて読み出すこと
により、障害発生前の一定期間中にバスＢ２を伝送され
たアドレス、データ、ならびに制御信号を知ることがで
きる。
【００１４】
【発明の効果】以上説明したように本発発明による情報
処理装置のバス監視回路は、バスの障害を検出する障害
検出回路と、前記バスを伝送される信号を随時取り込ん
で記憶し、停止信号が与えられたときは、バスからの信
号の取り込みを停止するメモリと、障害検出回路がバス
の障害を検出したとき、停止信号を前記メモリに出力す
るトレース制御回路と、障害検出回路が検出した障害を
表す情報を保持する第１のレジスタとを備えたことを特
徴とする。従って、本発明による情報処理装置のバス監
視回路では、メモリに障害発生前の一定期間中にバスを
伝送された信号が記憶されるので、メモリの記憶内容を
調べることにより、どの装置のどのアクセスが障害発生
の原因となったかなどを知ることができる。また、発生
した障害の種別は、第１のレジスタに保持された情報に
より知ることができる。そのため、従来のように測定器
を接続し、障害を再現してバス障害に関する情報を取得
したりする必要がなく、また障害再現用の装置を別に用
意する必要もない。その結果、短時間のうちに障害に対
する対策を講じることが可能となる。さらに、稼働中の
装置でただ一度だけ発生した障害に関しても必要な情報
が得られるので、対策を講じることが可能となる。
処理装置のバス監視回路は、バスの障害を検出する障害
検出回路と、前記バスを伝送される信号を随時取り込ん
で記憶し、停止信号が与えられたときは、バスからの信
号の取り込みを停止するメモリと、障害検出回路がバス
の障害を検出したとき、停止信号を前記メモリに出力す
るトレース制御回路と、障害検出回路が検出した障害を
表す情報を保持する第１のレジスタとを備えたことを特
徴とする。従って、本発明による情報処理装置のバス監
視回路では、メモリに障害発生前の一定期間中にバスを
伝送された信号が記憶されるので、メモリの記憶内容を
調べることにより、どの装置のどのアクセスが障害発生
の原因となったかなどを知ることができる。また、発生
した障害の種別は、第１のレジスタに保持された情報に
より知ることができる。そのため、従来のように測定器
を接続し、障害を再現してバス障害に関する情報を取得
したりする必要がなく、また障害再現用の装置を別に用
意する必要もない。その結果、短時間のうちに障害に対
する対策を講じることが可能となる。さらに、稼働中の
装置でただ一度だけ発生した障害に関しても必要な情報
が得られるので、対策を講じることが可能となる。
【図１】本発明による情報処理装置のバス監視回路の一
例を示すブロック図である。
例を示すブロック図である。
Ａ８ アンド回路 Ｂ１ メモリバス Ｂ２ 入出力バス Ｄ３ 障害検出回路 Ｍ７ メモリ制御回路 Ｏ９ オア回路 Ｒ４ エラーレジスタ Ｒ５ 停止条件レジスタ Ｒ６ 停止レジスタ
Claims (2)
- 【請求項１】バスの障害を検出する障害検出回路と、 前記バスに伝送される信号を随時取り込んで記憶し、停
止信号が与えられたとき、前記バスからの前記信号の取
り込みを停止するメモリと、 前記障害検出回路が検出した前記障害を表す情報を保持
する第１のレジスタと、 特定の１つまたは複数のバス障害を表す情報を保持する
第２のレジスタと、 前記障害検出回路により検出された前記障害が、前記第
２のレジスタに保持された情報が表す障害に含まれてい
るとき、前記停止信号を生成し、前記メモリに出力する
信号生成手段と、 前記第１のレジスタの、前記障害検出回路により検出さ
れた前記障害の内、前記第２のレジスタに保持された情
報が表す障害に含まれている障害の情報を保持する第３
のレジスタと、 を備えることを特徴とする情報処理装置のバス監視回
路。 - 【請求項２】前記バスは入出力バスであることを特徴と
する請求項１記載の情報処理装置のバス監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252670A JP2715740B2 (ja) | 1991-10-01 | 1991-10-01 | 情報処理装置のバス監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252670A JP2715740B2 (ja) | 1991-10-01 | 1991-10-01 | 情報処理装置のバス監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594384A JPH0594384A (ja) | 1993-04-16 |
| JP2715740B2 true JP2715740B2 (ja) | 1998-02-18 |
Family
ID=17240602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3252670A Expired - Lifetime JP2715740B2 (ja) | 1991-10-01 | 1991-10-01 | 情報処理装置のバス監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715740B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231447A (ja) * | 1985-08-01 | 1987-02-10 | Meidensha Electric Mfg Co Ltd | バスアナライザ |
| JPS6273352A (ja) * | 1985-09-27 | 1987-04-04 | Mitsubishi Electric Corp | 複合バストレ−ス装置 |
| JPS63118964A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | 情報処理装置 |
| JPS6397146U (ja) * | 1986-12-15 | 1988-06-23 |
-
1991
- 1991-10-01 JP JP3252670A patent/JP2715740B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0594384A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009435A (ko) | 프로그램된 디바이스의 동작 조종 방법 및 장치 | |
| JPS607549A (ja) | 故障診断装置 | |
| JPH0719232B2 (ja) | メモリアレイのアドレスと中味とをチェックする装置及び方法 | |
| US4811347A (en) | Apparatus and method for monitoring memory accesses and detecting memory errors | |
| JP2715740B2 (ja) | 情報処理装置のバス監視回路 | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JP2009110284A (ja) | 信号処理装置、カード型デバイス及び障害再現方法 | |
| JP2697393B2 (ja) | リセット回路 | |
| JPH0216658A (ja) | 記憶装置 | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPS6218943B2 (ja) | ||
| JPS6029978B2 (ja) | チエツク装置 | |
| JPH04120642A (ja) | Ｒａｍ故障検出方式 | |
| JPH0612273A (ja) | データメモリ監視方式 | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPS6132153A (ja) | メモリ制御装置 | |
| JPH0520131A (ja) | アドレス監視方式 | |
| JPH04364552A (ja) | パリティ監視回路付きメモリ回路 | |
| JPH05313959A (ja) | トレース停止制御方式 | |
| JPH02151940A (ja) | トレースメモリ方式 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPH0287240A (ja) | 実行履歴記憶装置 | |
| JPH0492942A (ja) | 主記憶装置 | |
| JPH0452742A (ja) | 記憶装置異常検出回路 | |
| JPH07334431A (ja) | Ｆｉｆｏメモリ装置及びその信頼性向上方法 |