JPH0452742A - 記憶装置異常検出回路 - Google Patents
記憶装置異常検出回路Info
- Publication number
- JPH0452742A JPH0452742A JP2156155A JP15615590A JPH0452742A JP H0452742 A JPH0452742 A JP H0452742A JP 2156155 A JP2156155 A JP 2156155A JP 15615590 A JP15615590 A JP 15615590A JP H0452742 A JPH0452742 A JP H0452742A
- Authority
- JP
- Japan
- Prior art keywords
- data
- abnormality
- storage
- storage device
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 52
- 238000001514 detection method Methods 0.000 claims description 34
- 238000003745 diagnosis Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は記憶装置異常検出回路に関し、特に演算処理装
置で使用される記憶装置の異常検出方式従来、この種の
記憶装置を有する演算処理装置においては、記憶装置が
RAM (ランダムアクセスメモリ)などにより構成さ
れる場合、ライトアドレスによりライトデータが書込ま
れ、リードアドレスによりRAM内のデータが読出され
ており、この読出されたデータが不正であるときにRA
M内のデータの異常が検出されていた。
置で使用される記憶装置の異常検出方式従来、この種の
記憶装置を有する演算処理装置においては、記憶装置が
RAM (ランダムアクセスメモリ)などにより構成さ
れる場合、ライトアドレスによりライトデータが書込ま
れ、リードアドレスによりRAM内のデータが読出され
ており、この読出されたデータが不正であるときにRA
M内のデータの異常が検出されていた。
また、記憶装置への初期設定値は不定または正常値であ
り、記憶装置に誤ったライトアドレスが供給されるなど
のハードエラー障害によりデータが書込まれていない、
すなわち初期設定されたままのアドレスからデータが読
出された場合、読出されたデータが不正であるにもがか
わらす、演算処理装置では記憶装置からのデータに異常
を検出することなく動作が続行されている。
り、記憶装置に誤ったライトアドレスが供給されるなど
のハードエラー障害によりデータが書込まれていない、
すなわち初期設定されたままのアドレスからデータが読
出された場合、読出されたデータが不正であるにもがか
わらす、演算処理装置では記憶装置からのデータに異常
を検出することなく動作が続行されている。
このような従来の演算処理装置では、演算処理実行時に
RAMなとの記憶装置からデータを読出すためのリード
アドレスがたとえば常にオール“O”に固定されるよう
な故障か発生した場合、本来書込みが行われたアトし・
スからデータを読出すはずであるか、データの書込みか
行われず、初期設定されたままのアドレスからデータが
読出されてしまうことになる。
RAMなとの記憶装置からデータを読出すためのリード
アドレスがたとえば常にオール“O”に固定されるよう
な故障か発生した場合、本来書込みが行われたアトし・
スからデータを読出すはずであるか、データの書込みか
行われず、初期設定されたままのアドレスからデータが
読出されてしまうことになる。
このとき読出されたデータが不正であるためにIfL算
結果も不正となるか、読出されたデータから異常か検出
されないために、演算処理装置では異常を検出すること
なく、正常に動作してしまうという欠点がある。
結果も不正となるか、読出されたデータから異常か検出
されないために、演算処理装置では異常を検出すること
なく、正常に動作してしまうという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたしので、データの書込みか行われず、初期設定さ
れたままのアドレスから読出されたデータの異常を検出
することかでき、演算処理装置の信頼性を向」ニさせる
ことができる記憶装置異常検出回路の提供を目的とする
。
されたしので、データの書込みか行われず、初期設定さ
れたままのアドレスから読出されたデータの異常を検出
することかでき、演算処理装置の信頼性を向」ニさせる
ことができる記憶装置異常検出回路の提供を目的とする
。
発明の構成
本発明による記憶装置異常検出回路は、記憶装置の初期
設定時に異常検出可能なデータを設定する設定手段と、
前記設定手段により初期設定された前記記憶装置のデー
タ未書込み領域から読■されたデータの異常を検出する
検出手段とを設けたことを特徴とする。
設定時に異常検出可能なデータを設定する設定手段と、
前記設定手段により初期設定された前記記憶装置のデー
タ未書込み領域から読■されたデータの異常を検出する
検出手段とを設けたことを特徴とする。
また、本発明による他の記憶装置異常検出回路は、本発
明による記憶装置異常検出回路に、前記検出手段による
前記データ未書込み領域から読出されたデータの異常検
出を行うか否かを示す情報を保持する保持手段と、前記
保持手段に保持された前記情報に応して前記検出手段の
検出結果の出力を抑止する抑止手段とを設けたことを特
徴とする。
明による記憶装置異常検出回路に、前記検出手段による
前記データ未書込み領域から読出されたデータの異常検
出を行うか否かを示す情報を保持する保持手段と、前記
保持手段に保持された前記情報に応して前記検出手段の
検出結果の出力を抑止する抑止手段とを設けたことを特
徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、情報処理システム1は演算処理装置2
と、初期設定パス100を介(7て演算処理装置2に接
続された診断装置3とからなっている。
る。図において、情報処理システム1は演算処理装置2
と、初期設定パス100を介(7て演算処理装置2に接
続された診断装置3とからなっている。
演算処理装置2は記憶装置21を有しており、ライトデ
ータバス101を介して入力されたデータかライトアド
レスレジスタ22のライトアドレスにより書込まれ、リ
ードアドレスレジスタ23のリードアドレスにより読出
されたデータがリードデータレジスタ24に保持される
。
ータバス101を介して入力されたデータかライトアド
レスレジスタ22のライトアドレスにより書込まれ、リ
ードアドレスレジスタ23のリードアドレスにより読出
されたデータがリードデータレジスタ24に保持される
。
リードデータレジスタ24に保持されたデータは異常検
出回路26により異常(たとえばパリティエラー)の検
出が行われ、異常検出回路26の検出結果はアンドゲー
ト27を介して装置内に出力される。
出回路26により異常(たとえばパリティエラー)の検
出が行われ、異常検出回路26の検出結果はアンドゲー
ト27を介して装置内に出力される。
アンドゲート27では異常検出回路26の検出結果と診
断指示レジスタ25の指示内容との論理積かとられ、そ
の演算結果が異常情報として出力される。
断指示レジスタ25の指示内容との論理積かとられ、そ
の演算結果が異常情報として出力される。
診断指示レジスタ25には初期指定のときに記憶装置2
1から読出されたデータの異常検出を行うか否かを示す
指示内容か格納される。
1から読出されたデータの異常検出を行うか否かを示す
指示内容か格納される。
二の第1図を用いて本発明の一実施例の動作について説
明する。
明する。
記憶装置21の初期設定時に、診断装置3は初期設定バ
ス100を介して記憶装置21に異常検出可能なデータ
、たとえばパリティエラーとなるデータを書込んで記憶
装置21の初期設定を行う。
ス100を介して記憶装置21に異常検出可能なデータ
、たとえばパリティエラーとなるデータを書込んで記憶
装置21の初期設定を行う。
また、演算処理装置2は演算処理を実行するときに、記
憶装置21内にライトアドレスレジスタ22のライトア
ドレスによって書込まれるデータを正常な値、すなわち
パリティチエツクにより正常と判定される値にしておき
、リードアドレスレジスタ23のリードアドレスにより
記憶装置21から読出されたデータの異常、つまりパリ
ティエラーを異常検出回路26て検出するようにしてお
く。
憶装置21内にライトアドレスレジスタ22のライトア
ドレスによって書込まれるデータを正常な値、すなわち
パリティチエツクにより正常と判定される値にしておき
、リードアドレスレジスタ23のリードアドレスにより
記憶装置21から読出されたデータの異常、つまりパリ
ティエラーを異常検出回路26て検出するようにしてお
く。
これにより、たとえばライトアドレスレジスタ22で固
定障害が発生し、データを書込むときのアドレスが固定
となってしまった場合、データの書込みか行われず、初
期設定された状態のままのアドレスからデータが読出さ
れると、該データはパリティエラーとなるデータなので
、異常検出回路26でパリティエラーが検出されてアン
ドゲート27を介して通知されることになる。
定障害が発生し、データを書込むときのアドレスが固定
となってしまった場合、データの書込みか行われず、初
期設定された状態のままのアドレスからデータが読出さ
れると、該データはパリティエラーとなるデータなので
、異常検出回路26でパリティエラーが検出されてアン
ドゲート27を介して通知されることになる。
よって、データの書込みが行われず、初期設定された状
態のままのデータ未書込み領域からデータが読出されて
も、異常検出回路26によりデータ未書込み領域からの
データの読出しを検出することができる。
態のままのデータ未書込み領域からデータが読出されて
も、異常検出回路26によりデータ未書込み領域からの
データの読出しを検出することができる。
また、診断指示レジスタ25への診断モードの設定を初
期設定のときに行うことにより、演算結果が疑わしいと
きにのみ診断モードを設定することで、データ未書込み
領域からのデータの読出しを検出することができる。
期設定のときに行うことにより、演算結果が疑わしいと
きにのみ診断モードを設定することで、データ未書込み
領域からのデータの読出しを検出することができる。
このように、記憶装置21の初期設定時に異常検出可能
なデータを設定し、初期設定された記憶装置21のデー
タ未書込み領域から読出されたデータの異常を異常検出
回路26により検出するようにすることによって、デー
タの書込みか行われず、初期設定されたままのアドレス
から読出されたデータの異常を検出することかでき、演
算処理装置2の信頼性を向上させることかできる。
なデータを設定し、初期設定された記憶装置21のデー
タ未書込み領域から読出されたデータの異常を異常検出
回路26により検出するようにすることによって、デー
タの書込みか行われず、初期設定されたままのアドレス
から読出されたデータの異常を検出することかでき、演
算処理装置2の信頼性を向上させることかできる。
また、診断指示レジスタ25の指示内容に応して異常検
出回路26で異常検出を行うことにより、データの書込
みが行われず、初期設定されたままのアドレスから読出
されたデータの異常の検出を行うか否かを容易に設定す
ることができる。
出回路26で異常検出を行うことにより、データの書込
みが行われず、初期設定されたままのアドレスから読出
されたデータの異常の検出を行うか否かを容易に設定す
ることができる。
発明の詳細
な説明したように本発明の記憶装置異常検出回路によれ
ば、記憶装置の初期設定時に異常検出可能なデータを設
定し、初期設定された記憶装置のデータ未書込み領域か
ら読出されたデータの異常を検出するようにすることに
よって、データの書込みが行われず、初期設定されたま
まのアドレスから読出されたデータの異常を検出するこ
とかでき、演算処理装置の信頼性を向上させることかで
きるという効果がある。
ば、記憶装置の初期設定時に異常検出可能なデータを設
定し、初期設定された記憶装置のデータ未書込み領域か
ら読出されたデータの異常を検出するようにすることに
よって、データの書込みが行われず、初期設定されたま
まのアドレスから読出されたデータの異常を検出するこ
とかでき、演算処理装置の信頼性を向上させることかで
きるという効果がある。
また、本発明の他の記憶装置異常検出回路によれば、デ
ータ未書込み領域から読出されたデータの異常検出を行
うか否かを示す情報に応して該検出結果の出力を抑止す
るようにすることによって、データの書込みが行われず
、初期設定されたままのアドレスから読出されたデータ
の異常の検出を行うか否かを容易に設定することができ
るという効果がある。
ータ未書込み領域から読出されたデータの異常検出を行
うか否かを示す情報に応して該検出結果の出力を抑止す
るようにすることによって、データの書込みが行われず
、初期設定されたままのアドレスから読出されたデータ
の異常の検出を行うか否かを容易に設定することができ
るという効果がある。
第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 2・・・・・・演算処理装置 3・・・・・・診断装置 21・・・・・・記憶装置 25・・・・・・診断指示レジスタ 26・・・・・・異常検出回路 27・・・・・・アンドゲート 100・・・・・・初期設定バス
る。 主要部分の符号の説明 2・・・・・・演算処理装置 3・・・・・・診断装置 21・・・・・・記憶装置 25・・・・・・診断指示レジスタ 26・・・・・・異常検出回路 27・・・・・・アンドゲート 100・・・・・・初期設定バス
Claims (2)
- (1)記憶装置の初期設定時に異常検出可能なデータを
設定する設定手段と、前記設定手段により初期設定され
た前記記憶装置のデータ未書込み領域から読出されたデ
ータの異常を検出する検出手段とを設けたことを特徴と
する記憶装置異常検出回路。 - (2)前記検出手段による前記データ未書込み領域から
読出されたデータの異常検出を行うか否かを示す情報を
保持する保持手段と、前記保持手段に保持された前記情
報に応じて前記検出手段の検出結果の出力を抑止する抑
止手段とを設けたことを特徴とする請求項(1)記載の
記憶装置異常検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2156155A JPH0452742A (ja) | 1990-06-14 | 1990-06-14 | 記憶装置異常検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2156155A JPH0452742A (ja) | 1990-06-14 | 1990-06-14 | 記憶装置異常検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0452742A true JPH0452742A (ja) | 1992-02-20 |
Family
ID=15621554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2156155A Pending JPH0452742A (ja) | 1990-06-14 | 1990-06-14 | 記憶装置異常検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0452742A (ja) |
-
1990
- 1990-06-14 JP JP2156155A patent/JPH0452742A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07271403A (ja) | 非運用系メモリ更新方式 | |
JPH0452742A (ja) | 記憶装置異常検出回路 | |
JP2513615B2 (ja) | Ecc回路付記憶装置 | |
JP2697393B2 (ja) | リセット回路 | |
JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
JPS60233743A (ja) | 計算機システムの異常検出回路 | |
JPH04115339A (ja) | メモリエラー処理システム | |
JPS6325380B2 (ja) | ||
JPS59144246A (ja) | デ−タ受信制御方式 | |
JPH05233467A (ja) | スクラッチパッドメモリ制御方式 | |
JPH05289946A (ja) | メモリ制御方式 | |
JPS58186853A (ja) | 初期診断方式 | |
JPS60225941A (ja) | マイクロプログラム制御装置 | |
JP2715740B2 (ja) | 情報処理装置のバス監視回路 | |
JPH05158810A (ja) | 誤り検出回路 | |
JPH0230060B2 (ja) | ||
JPH0480860A (ja) | プログラムロード方式 | |
JPS641817B2 (ja) | ||
JPH0244432A (ja) | 電子計算機制御方式 | |
JPS63226751A (ja) | キヤツシユメモリのバスエラ−制御方式 | |
JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
JPH0486932A (ja) | メモリ障害検出方式 | |
JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
JPS6237748A (ja) | フア−ムウエアによるトリガ信号発生方式 | |
JPH01241652A (ja) | メモリのチェック装置 |