JPH01233642A - メモリプリント板 - Google Patents

メモリプリント板

Info

Publication number
JPH01233642A
JPH01233642A JP63061471A JP6147188A JPH01233642A JP H01233642 A JPH01233642 A JP H01233642A JP 63061471 A JP63061471 A JP 63061471A JP 6147188 A JP6147188 A JP 6147188A JP H01233642 A JPH01233642 A JP H01233642A
Authority
JP
Japan
Prior art keywords
memory
data
written
printed board
compare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63061471A
Other languages
English (en)
Inventor
Tomoyuki Uetsuki
植月 智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63061471A priority Critical patent/JPH01233642A/ja
Publication of JPH01233642A publication Critical patent/JPH01233642A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 内部初期診断ができるメモリプリント板に関し、レジス
タを用いずコンベアチェック部だけでメモリの内部初期
診断を行なうことにより実装効率を向上させたメモリプ
リント板を提供することを目的とし、 メモリコントロール部より与えられる所定のデータが書
き込まれるメモリと、予め設定してある所定のデータと
前記メモリより読み出した所定のデータとを比較するコ
ンベアチェック部と、で構成した。
[産業上の利用分野] 本発明は、内部初期診断ができるメモリプリント板に関
する。
情報処理装置においては、メモリが正常に動作するか否
か初期診断を行なうことが必要である。
この場合、データ幅の拡がりによるメモリ個数の増大に
対処するために、簡単でかつ早く初期診断を行なうこと
ができるような回路構成としてメモリプリント板の実装
効率を向上させる必要がある。
[従来の技術] 従来のこの種のメモリプリント板としては、例えば第4
図に示すようなものがある。
第4図において、1はメモリコントロール部、2はメモ
リプリント板であり、メモリプリント板2にはレジスタ
3と、メモリ4と、コンベアチェック部5が実装されて
いる。
まず、メモリコントロール部1より1アドレス分のデー
タをレジスタ3に書き込み、ラッチするとともに、その
データをメモリ4に書き込む。次に、同じアドレスでメ
モリ4よりデータを読み出してコンベアチェック部5に
書き込むとともに、レジスタ3にラッチされているデー
タをコンベアチェック部5に書き込む。コンベアチェッ
ク部5はメモリ4からのデータと、レジスタ3からのデ
ータを比較し、一致していないときはエラー信号(ME
M−COMP−ERR)をメモリコントロール部1へ送
る。そして、1アドレス分つづ前記動作を繰り返し、こ
れによってプリント板2のメモリ4の異常、正常を診断
するようにしていた。
[発明が解決しようとする課題] しかしながら、このような従来のメモリプリント板にあ
っては、メモリコントロール部からのデータをレジスタ
に一時ラッチするようになっていたため、レジスタをメ
モリプリント板に実装しなければならず、データ幅の拡
がりによりメモリ個数が増大すると、実装効率が悪化す
るという問題点があった。
本発明はこのような従来の問題点に鑑みてなされたもの
であって、レジスタを用いずコンベアチェック部だけで
メモリの内部初期診断を行なうことにより実装効率を向
上させたメモリプリント板を提供することを目的として
いる。
[課題を解決するための手段] 第1図において、4はメモリコントロール部1より与え
られる所定のデータが書き込まれるメモリ、5は予め設
定してある所定のデータと前記メモリ4より読み出した
所定のデータとを比較するコンベアチェック部である。
メモリ4とコンベアチェック部5はメモリプリント板2
上に実装されている。
[作用] 本発明においては、メモリコントロール部1から所定の
データを1アドレス分つづメモリ4に書き込み、同じア
ドレスでメモリ4からデータを読み出してコンベアチェ
ック部5に書き込み、この書き込んだ所定のデータと、
コンベアチェック部5に予め設定されている所定のデー
タと、をコンベアチェック部5で比較する。
データ同士がすべて一致するときは、メモリ4は正常で
あり、データ同士がすべて一致してないときは、メモリ
4は異常であると判別して、プリント板2のメモリ4の
正常、異常を検出する。
この場合、従来例のようにレジスタをプリント板2に設
ける必要がないので、プリント板2の実装効率を向上さ
せることができる。
[実施例コ 以下、本発明の実施例を図面に基づいて説明する。
第1図は本発明の一実施例を示す図である。
まず、構成を説明すると、第1図において、1はメモリ
コントロール部を、2はメモリプリント板を、それぞれ
示す。メモリプリント板2にはメモリ4と、コンベアチ
ェック部5がそれぞれ実装されている。
メモリコントロール部1はメモリ4にRAS信号、CA
S信号、WE (ライトイネーブル)信号を送るととも
に、アドレスおよび所定のデータを送り、またコンベア
チェック部5に初期診断用信号(MEM−DIAG)を
送る。
メモリ4は、例えばDRAMで構成され、メモリ4には
メモリコントロール部1により1アドレス分の所定のデ
ータが順次書き込まれる。
コンベアチェック部5にはメモリコントロール部1より
初期診断用信号(MEM−DIAG>が入力するととも
に、メモリ4から読み出されたデータが格納される。
ここで、コンベアチェック部5には、第2図に示すよう
に、外付部6より所定のデータ、例えば論理“0′′の
データが予め設定されている。コンベアチェック部5は
、この予め設定されたデータと、メモリ4より読み出さ
れたデータとを比較し、一致しないときは、メモリ4は
正常に動作しないと判断してエラー信号(MEM−CO
MP−ERR)をメモリコントロール部1へ出力する。
次に、動作を説明する。
第3図に示すタイミングチャートにおいて、まずメモリ
コントロール部1よりコンベアチェック部5に対し初期
診断用信号(MEM−DIAG>が送られ、続いてメモ
リ4に対しRAS信号、CAS信号およびWE倍信号送
られるとともに、例えばデータ幅を64ビツトとした場
合、これらをすべてO″とした1アドレス分のデータが
送られる。
次に、その同じアドレスで、メモリ4に書き込まれたす
べてl(0#lのデータをメモリ4から読み出し、コン
ベアチェック部5に書き込む。
コンベアチェック部5には予め比較されるべき、データ
“O+tが64ビツト設定されており、コンベアチェッ
ク部5はこれらの予め設定されているデータとメモリ4
から送られたデータとを比較する。コンベアチェック部
5は、データ同士がすべて一致しているときは、メモリ
4に異常はないと判別し、データ同士がすべて一致しな
いときはメモリ4に異常があると判別する。そして、コ
ンベアチェック部5はデータ同士が一致しないときはエ
ラー信号(MEM−COMP−ERR)をメモリコント
ロール部1へ出力する。次に、1アドレス分づつのデー
タを順次送り出して前記の動作を繰り返し、プリント板
2のメモリ4の正常、異常を検出する。
以上のように、本実施例においては、コンベアチェック
部5だ【プでメモリ4の正常、異常を初期診断すること
ができ、従来例で設けられていたレジスタやレジスタの
入出力信号線が不要となるので、データ幅の拡がりによ
りメモリ個数が増大してもプリント板2の実装効率を向
上させることができる。
[発明の効果] 以上説明してきたように、本発明によれば、コンベアチ
ェック部に予め所定のデータを設定しておき、メリコン
トロール部からメモリに書き込まれた所定のデータを、
メモリから読み出して、これらのデータをコンベアチェ
ック部で比較して、プリント板のメモリの正常、異常を
検出するようにしたため、従来設けられていたレジスタ
などが不要となり、プリント板の実装効率を向上させる
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路ブロック図、 第2図はコンベアチェック部を示す図、第3図はタイミ
ングチャート、 第4図は従来例を示す回路ブロック図である。 図中、 1・・・メモリコントロール部、 2・・・プリント板、 4・・・メモリ、 5・・・コンベアチェック部、 6・・・外付部。

Claims (1)

    【特許請求の範囲】
  1. メモリコントロール部(1)より与えられる所定のデー
    タが書き込まれるメモリ(4)と、予め設定してある所
    定のデータと前記メモリ(4)より読み出した所定のデ
    ータとを比較するコンベアチェック部(5)と、を備え
    たことを特徴とするメモリプリント板。
JP63061471A 1988-03-15 1988-03-15 メモリプリント板 Pending JPH01233642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63061471A JPH01233642A (ja) 1988-03-15 1988-03-15 メモリプリント板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63061471A JPH01233642A (ja) 1988-03-15 1988-03-15 メモリプリント板

Publications (1)

Publication Number Publication Date
JPH01233642A true JPH01233642A (ja) 1989-09-19

Family

ID=13172002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63061471A Pending JPH01233642A (ja) 1988-03-15 1988-03-15 メモリプリント板

Country Status (1)

Country Link
JP (1) JPH01233642A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226852A (ja) * 1990-01-24 1991-10-07 Internatl Business Mach Corp <Ibm> データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226852A (ja) * 1990-01-24 1991-10-07 Internatl Business Mach Corp <Ibm> データ処理装置

Similar Documents

Publication Publication Date Title
JP2001167005A (ja) メモリ診断方法とメモリ診断回路および半導体記憶装置
JPH01233642A (ja) メモリプリント板
JP3182834B2 (ja) メモリ装置
JP2704062B2 (ja) 情報処理装置
US5144628A (en) Microprogram controller in data processing apparatus
JP2806691B2 (ja) 半導体製造装置に於ける安全回路
JPH04369711A (ja) 電子ディスクサブシステム
JPH02157952A (ja) 記憶装置
JPH079636B2 (ja) バス診断装置
JP2567986B2 (ja) データ処理システム
JPH05274858A (ja) メモリ基板
JP2583326Y2 (ja) データ・バスの診断装置
JPH0553924A (ja) 記憶装置の試験方式
JPH0528056A (ja) メモリ装置
JPH05241868A (ja) メモリエラー訂正・検出回路の試験システム
JPH0628329A (ja) 計算機システムへの入力データ検査システム
JPH0553929A (ja) 障害情報保存機能付き中央処理装置
JPS62245453A (ja) 交替メモリの置換方法
JPH04237352A (ja) メモリ装置の障害処理方式
JPH04149643A (ja) プロセッサ
JPH09160836A (ja) メモリパリティエラー監視装置
JPH04125751A (ja) パリティチェック回路
JPH04350745A (ja) 記憶判定回路
JPH02310752A (ja) メモリ素子のアドレスチェック方式
JPS62166449A (ja) 論理装置の履歴記憶装置