JP2001167005A - メモリ診断方法とメモリ診断回路および半導体記憶装置 - Google Patents

メモリ診断方法とメモリ診断回路および半導体記憶装置

Info

Publication number
JP2001167005A
JP2001167005A JP34874499A JP34874499A JP2001167005A JP 2001167005 A JP2001167005 A JP 2001167005A JP 34874499 A JP34874499 A JP 34874499A JP 34874499 A JP34874499 A JP 34874499A JP 2001167005 A JP2001167005 A JP 2001167005A
Authority
JP
Japan
Prior art keywords
memory
memories
data
diagnostic
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34874499A
Other languages
English (en)
Inventor
Masaru Sato
勝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34874499A priority Critical patent/JP2001167005A/ja
Priority to US09/730,787 priority patent/US6501690B2/en
Publication of JP2001167005A publication Critical patent/JP2001167005A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 バンク数が増加しても診断時間が長くならな
いようにする。 【解決手段】 ローカルバス13経由でメモリ診断命令
を受けた診断制御部3は、全バンクセレクト信号16を
ロウレベルとしてメモリ4a〜4dを全てアクティブと
する。そして、同一の書き込みデータが各メモリ4a〜
4dに書込まれる。次に、診断制御部3はバス切換信号
11を制御して、メモリバス9a〜9dと診断バス10
a〜10dを接続する。そして、各メモリ4a〜4dに
格納されているデータが一括してデータ比較部7に読み
出され、データバッファ6に格納されている書き込みデ
ータと、読み出されたデータとの比較が一括して行われ
る。4つのバンクに分割された複数のメモリ4a〜4d
の診断を一括で診断するので、診断時間がバンク数に依
存せず診断時間を短縮できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数バンクに分割
されたメモリを有する半導体記憶装置に関し、特に複数
バンクに分割されたメモリの診断を行うためのメモリ診
断回路およびメモリ診断方法に関する。
【0002】
【従来の技術】DRAM等の半導体記憶装置では、記憶
容量の増加やビット線対の長さの制限等の原因によりメ
モリを互いに独立に動作することができる複数のバンク
に分割されるようになっている。
【0003】このような半導体記憶装置では、製品とし
て完成した後出荷される前に、各メモリ内に不良がない
かどうかの診断を行う必要があり、そのためメモリの診
断を行うためのメモリ診断回路が半導体記憶装置に設け
られるかまたは外部にメモリ診断回路が接続できるよう
になっている。
【0004】従来のメモリ診断回路は、メモリの診断を
各バンク毎にしか行うことができなかった。そのため従
来のメモリ診断回路を用いた場合、複数バンクに分割さ
れたメモリの診断をバンク毎に行わなければならず、バ
ンク数が増加するに比例して診断時間が長くなってい
た。
【0005】
【発明が解決しようとする課題】上述した従来のメモリ
診断回路では、複数バンクに分割されたメモリの初期診
断をバンク毎に行わなければならないため、バンク数が
増加するに比例して診断時間が長くなってしまうという
問題点があった。
【0006】本発明の目的は、バンク数が増加しても診
断時間が長くならないメモリ診断回路を提供することで
ある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、それぞれ独立に読み出し/書き込みを行
うことができる複数のバンクに分割されたメモリの診断
をするためのメモリ診断方法であって、前記各メモリの
診断を実行する際に、前記各メモリをある同一の書き込
みデータが一括して書き込まれるように設定し、前記各
メモリに書込まれたデータを一括して読み出し、前記各
メモリからそれぞれ読み出された各データと前記書き込
みデータとをそれぞれ比較し、一致した場合には前記各
メモリは正常であると判定し、一致しない場合には前記
各メモリのうちのいずれかのメモリに不良が存在すると
判定する。
【0008】本発明のメモリ診断方法は、複数バンクに
分割されたメモリの診断を行う際に、複数バンクのメモ
リを一括で診断するようにしているので、バンク毎の診
断が不要となり診断時間がバンク数に依存せず診断時間
を短縮することができる。
【0009】また、本発明は、それぞれ独立に読み出し
/書き込みを行うことができる複数のバンクに分割され
たメモリの診断をするためのメモリ診断回路であって、
ローカルバスを介して接続されたデバイスから、メモリ
診断動作の実行を指示するメモリ診断命令を受けると、
前記各メモリを同時にアクティブとすることにより前記
各メモリをある同一の書き込みデータが一括して書き込
まれるように設定し、前記デバイスから前記ローカルバ
ス経由でリード命令を受け取ると、前記各メモリに書込
まれたデータを一括して読み出す診断制御部と、前記各
メモリからそれぞれ読み出された各データと前記書き込
みデータとをそれぞれ比較し、一致した場合には前記各
メモリは正常であると判定し、一致しない場合には前記
各メモリのうちのいずれかのメモリに不良が存在すると
判定するデータ比較部とを有している。
【0010】本発明のメモリ診断回路では、複数バンク
に分割されたメモリの診断を行う際に診断制御部が各メ
モリを同時にアクティブとして一括して書き込みデータ
を各メモリに書込まれるようにし、データ比較部におい
て書き込みデータと各メモリから読み出されたデータの
比較を行うことにより複数バンクのメモリを一括で診断
するようにしているので、バンク毎の診断が不要となり
診断時間がバンク数に依存せず診断時間を短縮すること
ができる。
【0011】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0012】図1は本発明の一実施形態のメモリ診断回
路1を有する半導体記憶装置の構成を示すブロック図で
ある。
【0013】本実施形態における半導体記憶装置は、メ
モリ診断回路1と、メインコントローラ部2と、4つの
バンクに分割されているメモリ4a〜4dと、バス切換
部5a〜5dと、論理積回路17a〜17dとから構成
されている。
【0014】メモリコントローラ部2は、ローカルバス
13を介して図示せぬCPU(中央処理装置)等のデバイ
スに接続されていて、メモリ4a〜4dのうちのローカ
ルバス13により指定されたアクセス対象となるメモリ
をアクティブとするためのバンクセレクト信号12a〜
12dをアクティブであるロウレベルとし、メモリバス
9e、メモリ9a〜9dを介してアクセス対象となるメ
モリに対するアクセスを行っている。
【0015】バス切換部5a〜5dは、バス切換信号1
1がロウレベルの場合には、メモリバス9a〜9dとメ
モリバス9eとをそれぞれ接続し、バス切換信号11が
ハイレベルの場合には、メモリバス9a〜9dと診断バ
ス10a〜10dとの接続を行っている。
【0016】論理積回路17a〜17dは、バンクセレ
クト信号12a〜12dと全バンクセレクト信号16と
の間の論理積演算を行ない、その演算結果を出力してい
る。このことにより、論理積回路17a〜17dの出力
は、バンクセレクト信号12a〜12dまたは全バンク
セレクト信号16のいずれかがロウレベルの場合にロウ
レベルとなる。
【0017】メモリ4a〜4dは、論理積回路17a〜
17dの各出力を入力していて、論理積回路17a〜1
7dの各出力がアクティブであるロウレベルになるとそ
れぞれアクティブとなりアクセス対象とすることができ
るようになる。
【0018】メモリ診断回路1は、図示せぬCPU(中
央処理装置)等のデバイスとローカルバス13で接続さ
れていて、診断制御部3と、データバッファ6と、エラ
ーレジスタ8と、データ比較部7とから構成されてい
る。
【0019】診断制御部3は、通常動作時はバス切換信
号11をロウレベル、全バンクセレクト信号16をイン
アクティブであるハイレベルとしている。そして、診断
制御部3は、CPU等のデバイスからローカルバス13
経由で、メモリ診断動作の実行を指示するためのメモリ
診断命令を受けると、全バンクセレクト信号16をアク
ティブであるロウレベルとし、CPU等のデバイスから
ライト命令を受け取ると、バス切換信号11をロウレベ
ルとし、メモリバス9eとメモリバス9a〜9dとをバ
ス切換部5a〜5dによって接続させる。また診断制御
部3は、CPU等のデバイスからローカルバス13経由
でリード命令を受け取ると、バス切換信号11をハイレ
ベルとし、メモリバス9a〜9dと診断バス10a〜1
0dとをそれぞれバス切換部5a〜5dによって接続さ
せる。さらに、メモリ診断部3は、メモリ診断処理が終
了した後にエラーレジスタ8にエラー情報が格納されて
いることを確認すると、ローカルバス13経由でCPU
にメモリ4a〜4dに不良が存在しているとの通知を行
ない、エラー情報が格納されていない場合にはメモリ4
a〜4dは正常であるとローカルバス13経由でCPU
等のデバイスに通知する。
【0020】データバッファ6は、メモリ診断時におい
てメモリバス9eを介して伝達される比較期待値となる
書き込みデータを一時的に保持している。エラー情報格
納手段であるエラーレジスタ8は、データ比較部7から
エラー信号14を介して伝達されたエラー情報を格納し
ている。
【0021】データ比較部7は、メモリ診断時に各メモ
リ4a〜4dから読み出されたされたデータとデータバ
ッファ6に保持されている書き込みデータとを比較し、
各メモリ4a〜4dから読み出されたデータとデータバ
ッファ6に保持されている書き込みデータが一致しない
場合には、エラー信号14を出力して、エラー情報がエ
ラーレジスタ8に書き込まれるようにしている。
【0022】次に、本実施形態のメモリ診断回路の動作
について図1を参照して詳細に説明する。
【0023】先ず最初に、通常動作時におけるローカル
バス13に接続された各デバイスからの各メモリ4a〜
4dに対するアクセス動作について説明する。なおここ
では説明を簡略化する為に、各デバイスからのアクセス
対象となるメモリをメモリ4aとして説明する。
【0024】通常動作時においては、診断制御部3はバ
ス切換信号11をロウレベルとするため、バス切換部5
aはメモリバス9aとメモリバス9eを接続している。
メモリコントローラ部2は、ローカルバス13に接続さ
れたあるデバイスからのメモリ4aに対するアクセス要
求を受付け、バンクセレクト信号4aをアクティブであ
るロウレベルとし、メモリバス9e、メモリバス9a経
由でメモリ4aに対してアクセスを行う。
【0025】次に、本実施形態のメモリ診断回路におけ
るメモリ診断時の動作について説明する。ここでは、メ
モリ診断命令がローカルバス13に接続されているCP
Uから出されたものとして説明を行う。
【0026】先ず、図示せぬCPUは、ローカルバス1
3経由でメモリ診断回路1内の診断制御部3に対してメ
モリ診断命令を発効する。メモリ診断命令を受けた診断
制御部3は、全メモリ4a〜4dがアクティブとなる様
に全バンクセレクト信号16をアクティブであるロウレ
ベルとする。また、診断制御部3は、バス切換信号11
を通常動作時と同様のロウレベルのままにするため、メ
モリバス9eとメモリバス9a〜9dとがそれぞれ接続
されたままとなる。
【0027】次に、CPUからローカルバス13経由で
ライト命令が発効されると、メモリバス9eからデータ
バッファ6に書き込みデータが格納されデータバス15
経由でデータ比較部7に格納され、更にメモリバス9a
〜9d経由で書き込みデータがメモリ4a〜4dの全て
のメモリに対して同一時刻で書込まれる。
【0028】次に、CPUからローカルバス経由13経
由でリード命令が発効されると、診断制御部3は読み出
し動作を行うためにバス切換信号11をハイレベルとす
る。このことにより、バス切換部5a〜5dでは、診断
バス10aとメモリバス9aと、診断バス10bとメモ
リバス9bと、診断バス10cとメモリバス9cと、診
断バス10dとメモリバス9dとが接続される。そのた
め、書込まれたされたデータがメモリ4a〜4dからメ
モリバス9a〜9dに読み出され、診断バス10a〜1
0d経由でデータ比較部7に格納される。
【0029】そして、データ比較部7においてデータバ
ッファ6に格納されている書き込みデータと、各メモリ
4a〜4dから読み出されたデータとの比較が行われ
る。比較結果が一致しない場合にはデータ比較部7はエ
ラー信号14を出力し、エラー情報がエラーレジスタ8
に格納される。エラーレジスタ8にエラー情報が書込ま
れていることを確認した診断制御部3は、ローカルバス
13経由でCPUにメモリ4a〜4dのいずれかに不良
が存在することを通知する。比較結果が一致した場合に
は、データ比較部7からはエラー信号14が出力されな
いので診断制御部3はローカルバス13経由でCPUに
メモリ4a〜4dに不良が存在しないことを通知する。
【0030】本実施形態のメモリ診断回路1では、4つ
のバンクに分割された複数のメモリ4a〜4dの診断を
一括で診断することができるので、診断時間がバンク数
に依存せず診断時間を短縮することができる。
【0031】本実施形態では、バンク数が4の場合を用
いて説明したが、本発明のこのような場合に限定される
ものではなく、バンク数が4以外の場合にも同様に適用
することができるものである。
【0032】また、本実施形態では、メモリ診断回路1
は半導体記憶装置内に設けられているものとして説明し
たが、本発明はこのような構成の場合に限定されるもの
ではなく、メモリ診断回路1が半導体記憶装置の外部に
構成されるような場合でも同様に適用することができる
ものである。
【0033】
【発明の効果】以上説明したように、本発明によれば、
複数バンクに分割されたメモリの診断においてバンク毎
の診断が不要となり、複数バンクを一括で診断すること
が出来る為、診断時間がバンク数に依存せず診断時間の
短縮が可能となるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施形態のメモリ診断回路の構成を
示すブロック図である。
【符号の説明】
1 メモリ診断回路 2 メインコントローラ部 3 診断制御部 4a〜4d メモリ 5a〜5d バス切換部 6 データバッファ 7 データ比較部 8 エラーレジスタ 9a〜9e メモリバス 10a〜10d 診断バス 11 バス切換信号 12a〜12d バンクセレクト信号 13 ローカルバス 14 エラー信号 15 データバス 16 全バンクセレクト信号 17a〜17d 論理積回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 それぞれ独立に読み出し/書き込みを行
    うことができる複数のバンクに分割されたメモリの診断
    をするためのメモリ診断方法であって、 前記各メモリの診断を実行する際に、前記各メモリをあ
    る同一の書き込みデータが一括して書き込まれるように
    設定し、前記各メモリに書込まれたデータを一括して読
    み出し、前記各メモリからそれぞれ読み出された各デー
    タと前記書き込みデータとをそれぞれ比較し、一致した
    場合には前記各メモリは正常であると判定し、一致しな
    い場合には前記各メモリのうちのいずれかのメモリに不
    良が存在すると判定するメモリ診断方法。
  2. 【請求項2】 それぞれ独立に読み出し/書き込みを行
    うことができる複数のバンクに分割されたメモリの診断
    をするためのメモリ診断回路であって、 ローカルバスを介して接続されたデバイスから、メモリ
    診断動作の実行を指示するメモリ診断命令を受けると、
    前記各メモリを同時にアクティブとすることにより前記
    各メモリをある同一の書き込みデータが一括して書き込
    まれるように設定し、前記デバイスから前記ローカルバ
    ス経由でリード命令を受け取ると、前記各メモリに書込
    まれたデータを一括して読み出す診断制御部と、 前記各メモリからそれぞれ読み出された各データと前記
    書き込みデータとをそれぞれ比較し、一致した場合には
    前記各メモリは正常であると判定し、一致しない場合に
    は前記各メモリのうちのいずれかのメモリに不良が存在
    すると判定するデータ比較部とを有しているメモリ診断
    回路。
  3. 【請求項3】 メモリ診断時に前記書き込みデータを一
    時的に保持するためのデータバッファをさらに有する請
    求項2記載のメモリ診断回路。
  4. 【請求項4】 前記データ比較部が前記各メモリのうち
    のいずれかのメモリに不良が存在すると判定した場合
    に、前記各メモリのうちのいずれかのメモリに不良が存
    在することを示すエラー情報が格納されるためのエラー
    情報格納手段をさらに有する請求項2または3記載のメ
    モリ診断回路。
  5. 【請求項5】 請求項2から4のいずれか1項記載のメ
    モリ診断回路を内部に有する半導体記憶装置。
  6. 【請求項6】 請求項2から4のいずれか1項記載のメ
    モリ診断回路が外部に接続されるような構成となってい
    る半導体記憶装置。
JP34874499A 1999-12-08 1999-12-08 メモリ診断方法とメモリ診断回路および半導体記憶装置 Pending JP2001167005A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34874499A JP2001167005A (ja) 1999-12-08 1999-12-08 メモリ診断方法とメモリ診断回路および半導体記憶装置
US09/730,787 US6501690B2 (en) 1999-12-08 2000-12-07 Semiconductor memory device capable of concurrently diagnosing a plurality of memory banks and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34874499A JP2001167005A (ja) 1999-12-08 1999-12-08 メモリ診断方法とメモリ診断回路および半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2001167005A true JP2001167005A (ja) 2001-06-22

Family

ID=18399086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34874499A Pending JP2001167005A (ja) 1999-12-08 1999-12-08 メモリ診断方法とメモリ診断回路および半導体記憶装置

Country Status (2)

Country Link
US (1) US6501690B2 (ja)
JP (1) JP2001167005A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2608212A1 (en) 2011-12-21 2013-06-26 Fujitsu Limited Semiconductor integrated circuit and method of testing semiconductor integrated circuit

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374636B1 (ko) * 2000-10-18 2003-03-04 삼성전자주식회사 결함 테스트 및 분석 회로를 구비하는 반도체 장치 및 결함 분석 방법
US6678845B1 (en) * 2001-01-29 2004-01-13 Advanced Micro Devices, Inc. Arrangement for testing programmed port registers of integrated network device by reading-back values from the port registers
JP4475621B2 (ja) * 2001-04-18 2010-06-09 キヤノン株式会社 メモリ制御回路の論理検証装置及び方法
US7197677B1 (en) * 2001-08-27 2007-03-27 Cisco Technology, Inc. System and method to asynchronously test RAMs
US6839797B2 (en) * 2001-12-21 2005-01-04 Agere Systems, Inc. Multi-bank scheduling to improve performance on tree accesses in a DRAM based random access memory subsystem
DE10226585C1 (de) * 2002-06-14 2003-12-11 Infineon Technologies Ag RAM-Speicherschaltung
JP2004348627A (ja) * 2003-05-26 2004-12-09 Toshiba Lsi System Support Kk マイクロコンピュータシステム
US8060799B2 (en) * 2004-06-11 2011-11-15 Samsung Electronics Co., Ltd. Hub, memory module, memory system and methods for reading and writing to the same
JP4773791B2 (ja) * 2005-09-30 2011-09-14 富士通セミコンダクター株式会社 半導体記憶装置、およびメモリテスト回路
US20070226553A1 (en) * 2006-03-21 2007-09-27 Khaled Fekih-Romdhane Multiple banks read and data compression for back end test
US9092333B2 (en) 2013-01-04 2015-07-28 International Business Machines Corporation Fault isolation with abstracted objects
JP6503889B2 (ja) * 2015-05-25 2019-04-24 富士通株式会社 演算処理装置、情報処理装置および演算処理装置の制御方法
JP2017097633A (ja) * 2015-11-25 2017-06-01 日立オートモティブシステムズ株式会社 車両制御装置
CN113496746B (zh) * 2020-04-03 2024-05-14 澜起科技股份有限公司 用于检测存储模块缺陷的装置和方法以及存储器系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115099A (ja) 1983-11-25 1985-06-21 Fujitsu Ltd 半導体記憶装置
JPS63201858A (ja) 1987-02-18 1988-08-19 Nec Corp メモリ試験方式
JPH0217555A (ja) 1988-07-06 1990-01-22 Nec Corp メモリ診断方式
JPH04251355A (ja) 1991-01-08 1992-09-07 Toshiba Corp メモリテスト方式
KR100297709B1 (ko) * 1998-04-21 2001-08-07 윤종용 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비
US6088823A (en) * 1998-06-12 2000-07-11 Synopsys, Inc. Circuit for efficiently testing memory and shadow logic of a semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2608212A1 (en) 2011-12-21 2013-06-26 Fujitsu Limited Semiconductor integrated circuit and method of testing semiconductor integrated circuit

Also Published As

Publication number Publication date
US6501690B2 (en) 2002-12-31
US20010000449A1 (en) 2001-04-26

Similar Documents

Publication Publication Date Title
JP2001167005A (ja) メモリ診断方法とメモリ診断回路および半導体記憶装置
JP2001006395A (ja) 半導体メモリ装置及びそのテストモード時の読出方法
US7107501B2 (en) Test device, test system and method for testing a memory circuit
US6304502B1 (en) Semiconductor memory device connected to memory controller and memory system employing the same
US6301171B2 (en) Semiconductor memory device capable of reducing data test time in pipeline
KR940002904B1 (ko) 데이타 처리 시스템 및 이 시스템에 있어서의 다수 메모리 어레이 테스팅 방법
US20050102595A1 (en) Method and apparatus for testing semiconductor memory device and related testing methods
US6330198B1 (en) Semiconductor storage device
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
JPH11184761A (ja) リードモディファイライト制御システム
JP3461473B2 (ja) 主記憶装置の自己診断方式および方法
JPH07110790A (ja) メモリ診断装置
JPH079636B2 (ja) バス診断装置
JP3161532B2 (ja) Dma診断装置
JPH05210566A (ja) メモリ装置及びメモリのデータ読取り/書込み方法
JPH06119200A (ja) メモリ装置およびそのテスト方式
US20020190757A1 (en) Output control circuit and output control method
KR20010028615A (ko) 교환기의 이중화 장치
JPH09160836A (ja) メモリパリティエラー監視装置
JPH04248199A (ja) メモリ故障判定方法およびそれを用いた半導体集積回路装置
JPH01197860A (ja) メモリ故障検出回路
JPH02196356A (ja) 情報処理装置
JPH04335454A (ja) 主記憶装置の初期診断方式
JPH04106647A (ja) メモリ診断方式
JPH0469900A (ja) 診断機能付きram