JP3161532B2 - Ｄｍａ診断装置 - Google Patents
Ｄｍａ診断装置Info
- Publication number
- JP3161532B2 JP3161532B2 JP32975798A JP32975798A JP3161532B2 JP 3161532 B2 JP3161532 B2 JP 3161532B2 JP 32975798 A JP32975798 A JP 32975798A JP 32975798 A JP32975798 A JP 32975798A JP 3161532 B2 JP3161532 B2 JP 3161532B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- unit
- failure
- diagnosis
- dma controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Memory System (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ制御
システムにおけるＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ）診断装置に関する。
システムにおけるＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ）診断装置に関する。
【０００２】
【従来の技術】従来より、コンピュータ制御システムに
おけるＤＭＡ診断方式においては、ＤＲＡＭ（Ｄｉｎａ
ｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
への書き込みデータのパリティーチェックを行うことに
より、バス接続部の故障が診断されている。
おけるＤＭＡ診断方式においては、ＤＲＡＭ（Ｄｉｎａ
ｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
への書き込みデータのパリティーチェックを行うことに
より、バス接続部の故障が診断されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のＤＭＡ診断方式においては、データエラ
ーが発生した場合、制御部における故障によるエラーで
あるか、ＤＲＡＭ単体における故障によるエラーである
か判断することができないという問題点がある。
たような従来のＤＭＡ診断方式においては、データエラ
ーが発生した場合、制御部における故障によるエラーで
あるか、ＤＲＡＭ単体における故障によるエラーである
か判断することができないという問題点がある。
【０００４】また、上述した問題点を解決するために、
エラーが発生した後に各制御部の診断を実行し、制御部
における故障によるエラーであるか、ＤＲＡＭ単体にお
ける故障によるエラーであるかを内部診断により判断す
る方式が考えられているが、この方式においては、制御
部において故障が発生した場合、データエラーによるシ
ステムの暴走を事前に防ぐことができないという問題点
がある。
エラーが発生した後に各制御部の診断を実行し、制御部
における故障によるエラーであるか、ＤＲＡＭ単体にお
ける故障によるエラーであるかを内部診断により判断す
る方式が考えられているが、この方式においては、制御
部において故障が発生した場合、データエラーによるシ
ステムの暴走を事前に防ぐことができないという問題点
がある。
【０００５】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、データエラ
ーが発生した場合、制御部における故障によるエラーで
あるか、ＤＲＡＭ単体における故障によるエラーである
か判断することができるとともに、制御部において故障
が発生した場合、データエラーによるシステムの暴走を
事前に防ぐことができるＤＭＡ診断装置を提供すること
を目的とする。
する問題点に鑑みてなされたものであって、データエラ
ーが発生した場合、制御部における故障によるエラーで
あるか、ＤＲＡＭ単体における故障によるエラーである
か判断することができるとともに、制御部において故障
が発生した場合、データエラーによるシステムの暴走を
事前に防ぐことができるＤＭＡ診断装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、複数のバンク毎に設けられたＤＲＡＭと、
該複数のＤＲＡＭに対するＤＭＡ転送を制御するＤＭＡ
コントローラ部と、前記複数のＤＲＡＭと前記ＤＭＡコ
ントローラ部との接続をそれぞれ切り替える複数のバス
切り替え部と、前記ＤＭＡコントローラ部及び複数のＤ
ＲＡＭにおける故障を検出するＤＭＡ診断部とを有して
なるＤＭＡ診断装置において、前記ＤＭＡ診断部は、前
記ＤＭＡコントローラ部における故障と、前記複数のＤ
ＲＡＭにおける故障とを別々に検出することを特徴とす
る。
に本発明は、複数のバンク毎に設けられたＤＲＡＭと、
該複数のＤＲＡＭに対するＤＭＡ転送を制御するＤＭＡ
コントローラ部と、前記複数のＤＲＡＭと前記ＤＭＡコ
ントローラ部との接続をそれぞれ切り替える複数のバス
切り替え部と、前記ＤＭＡコントローラ部及び複数のＤ
ＲＡＭにおける故障を検出するＤＭＡ診断部とを有して
なるＤＭＡ診断装置において、前記ＤＭＡ診断部は、前
記ＤＭＡコントローラ部における故障と、前記複数のＤ
ＲＡＭにおける故障とを別々に検出することを特徴とす
る。
【０００７】また、前記ＤＭＡ診断部は、前記ＤＭＡコ
ントローラ部における故障を検出するＤＭＡコントロー
ラ診断部と、前記複数のＤＲＡＭにおける故障を検出す
るＤＲＡＭ診断部とを有することを特徴とする。
ントローラ部における故障を検出するＤＭＡコントロー
ラ診断部と、前記複数のＤＲＡＭにおける故障を検出す
るＤＲＡＭ診断部とを有することを特徴とする。
【０００８】また、前記ＤＭＡコントローラ診断部は、
前記ＤＭＡコントローラ部における故障を検出した場
合、前記ＤＲＡＭに対するＤＭＡ転送を中止することを
特徴とする。
前記ＤＭＡコントローラ部における故障を検出した場
合、前記ＤＲＡＭに対するＤＭＡ転送を中止することを
特徴とする。
【０００９】また、前記ＤＭＡコントローラ診断部は、
前記ＤＭＡコントローラ部における故障を検出した場
合、前記バス切り替え部に対して前記ＤＭＡコントロー
ラ部と前記ＤＲＡＭとの接続を行わない旨の信号を出力
することを特徴とする。
前記ＤＭＡコントローラ部における故障を検出した場
合、前記バス切り替え部に対して前記ＤＭＡコントロー
ラ部と前記ＤＲＡＭとの接続を行わない旨の信号を出力
することを特徴とする。
【００１０】また、前記ＤＭＡコントローラ診断部は、
前記ＤＭＡコントローラ部に入力されるデータ及びアド
レスが入力される第１の格納手段と、前記ＤＭＡコント
ローラ部から出力されるデータ及びアドレスが入力され
る第２の格納手段とを有し、前記第１の格納手段に格納
されたデータ及びアドレスと前記第２の格納手段に格納
されたデータ及びアドレスとを比較することにより、前
記ＤＭＡコントローラ部における故障を検出することを
特徴とする。
前記ＤＭＡコントローラ部に入力されるデータ及びアド
レスが入力される第１の格納手段と、前記ＤＭＡコント
ローラ部から出力されるデータ及びアドレスが入力され
る第２の格納手段とを有し、前記第１の格納手段に格納
されたデータ及びアドレスと前記第２の格納手段に格納
されたデータ及びアドレスとを比較することにより、前
記ＤＭＡコントローラ部における故障を検出することを
特徴とする。
【００１１】また、前記ＤＭＡ診断部は、前記ＤＭＡコ
ントローラ診断部あるいは前記ＤＲＡＭ診断部にて検出
された故障が格納されるエラーレジスタを有することを
特徴とする。
ントローラ診断部あるいは前記ＤＲＡＭ診断部にて検出
された故障が格納されるエラーレジスタを有することを
特徴とする。
【００１２】（作用）上記のように構成された本発明に
おいては、ＤＭＡ診断部内に設けられたＤＭＡコントロ
ーラ診断部においてＤＭＡコントローラ部における故障
が検出され、ＤＭＡ診断部内に設けられたＤＲＡＭ診断
部において複数のＤＲＡＭにおける故障が検出される。
おいては、ＤＭＡ診断部内に設けられたＤＭＡコントロ
ーラ診断部においてＤＭＡコントローラ部における故障
が検出され、ＤＭＡ診断部内に設けられたＤＲＡＭ診断
部において複数のＤＲＡＭにおける故障が検出される。
【００１３】このように、ＤＭＡコントローラ部におけ
る故障と複数のＤＲＡＭにおける故障とが別々に検出さ
れるので、ＤＭＡ診断時のエラーが制御部における故障
であるか、ＤＲＡＭ単体における故障であるかが判断可
能となる。
る故障と複数のＤＲＡＭにおける故障とが別々に検出さ
れるので、ＤＭＡ診断時のエラーが制御部における故障
であるか、ＤＲＡＭ単体における故障であるかが判断可
能となる。
【００１４】また、ＤＭＡコントローラ部における故障
が検出された場合、ＤＲＡＭに対するＤＭＡ転送が中止
されるので、データエラーによるシステムの暴走が事前
に防止される。
が検出された場合、ＤＲＡＭに対するＤＭＡ転送が中止
されるので、データエラーによるシステムの暴走が事前
に防止される。
【００１５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１６】図１は、本発明のＤＭＡ診断装置の実施の
一形態を示すブロック図である。
一形態を示すブロック図である。
【００１７】本形態は図１に示すように、複数のバンク
毎に設けられたＤＲＡＭ６ａ〜６ｄと、ＤＭＡ要求信号
１０並びにシステムバス１１を介して転送されてくるデ
ータ及びアドレスに基づいてＤＲＡＭ６ａ〜６ｄのうち
所定のＤＲＡＭに対するＤＭＡ転送を制御するＤＭＡコ
ントローラ部４と、ＤＲＡＭ６ａ〜６ｄとＤＭＡコント
ローラ部４との接続をそれぞれ切り替えるバス切り替え
部５ａ〜５ｃと、ＤＭＡコントローラ部４及びＤＲＡＭ
６ａ〜６ｄにおける故障を検出するＤＭＡ診断部１とか
ら構成されている。
毎に設けられたＤＲＡＭ６ａ〜６ｄと、ＤＭＡ要求信号
１０並びにシステムバス１１を介して転送されてくるデ
ータ及びアドレスに基づいてＤＲＡＭ６ａ〜６ｄのうち
所定のＤＲＡＭに対するＤＭＡ転送を制御するＤＭＡコ
ントローラ部４と、ＤＲＡＭ６ａ〜６ｄとＤＭＡコント
ローラ部４との接続をそれぞれ切り替えるバス切り替え
部５ａ〜５ｃと、ＤＭＡコントローラ部４及びＤＲＡＭ
６ａ〜６ｄにおける故障を検出するＤＭＡ診断部１とか
ら構成されている。
【００１８】また、ＤＭＡ診断部１は、ＤＭＡコントロ
ーラ部４における故障を検出するＤＭＡコントローラ診
断部２と、ＤＲＡＭ６ａ〜６ｄにおける故障を検出する
ＤＲＡＭ診断部７と、ＤＭＡコントローラ診断部２ある
いはＤＲＡＭ診断部７にて検出された故障が格納される
エラーレジスタ８とから構成されており、ＤＭＡコント
ローラ診断部２内には、ＤＭＡコントローラ部４に入力
されるデータ及びアドレスが入力される第１の格納手段
であるデータ用バッファ３ａと、ＤＭＡコントローラ部
４から出力されるデータ及びアドレスが入力される第２
の格納手段であるデータ用バッファ３ｂとが設けられて
いる。
ーラ部４における故障を検出するＤＭＡコントローラ診
断部２と、ＤＲＡＭ６ａ〜６ｄにおける故障を検出する
ＤＲＡＭ診断部７と、ＤＭＡコントローラ診断部２ある
いはＤＲＡＭ診断部７にて検出された故障が格納される
エラーレジスタ８とから構成されており、ＤＭＡコント
ローラ診断部２内には、ＤＭＡコントローラ部４に入力
されるデータ及びアドレスが入力される第１の格納手段
であるデータ用バッファ３ａと、ＤＭＡコントローラ部
４から出力されるデータ及びアドレスが入力される第２
の格納手段であるデータ用バッファ３ｂとが設けられて
いる。
【００１９】以下に、上記のように構成されたＤＭＡ診
断装置の動作について説明する。
断装置の動作について説明する。
【００２０】ＤＭＡ要求信号１０並びにシステムバス１
１を介してデータ及びアドレスが転送されてくると、Ｄ
ＭＡ要求信号１０並びにシステムバス１１を介して転送
されてきたデー及びアドレスがＤＭＡコントローラ４に
入力されるとともに、システムバス１１を介して転送さ
れてきたデー及びアドレスがＤＭＡコントローラ診断部
２内に設けられたデータ用バッファ３ａに格納される。
１を介してデータ及びアドレスが転送されてくると、Ｄ
ＭＡ要求信号１０並びにシステムバス１１を介して転送
されてきたデー及びアドレスがＤＭＡコントローラ４に
入力されるとともに、システムバス１１を介して転送さ
れてきたデー及びアドレスがＤＭＡコントローラ診断部
２内に設けられたデータ用バッファ３ａに格納される。
【００２１】すると、ＤＭＡコントローラ部４におい
て、アクセス要求がどのバンクに対するものかが認識さ
れ、ＤＭＡコントローラ診断部２に対してアクセス情報
信号１３が通知される。
て、アクセス要求がどのバンクに対するものかが認識さ
れ、ＤＭＡコントローラ診断部２に対してアクセス情報
信号１３が通知される。
【００２２】ＤＭＡコントローラ診断部２においては、
ＤＭＡコントローラ部４から通知されたアクセス情報信
号１３に基づいて、どのバンクに対するＤＭＡ転送であ
るかが認識される。
ＤＭＡコントローラ部４から通知されたアクセス情報信
号１３に基づいて、どのバンクに対するＤＭＡ転送であ
るかが認識される。
【００２３】ＤＭＡコントローラ部４から出力されたデ
ータ及びアドレスがメモリバス１５を介してＤＭＡコン
トローラ診断部２に転送され、ＤＭＡコントローラ診断
部２内に設けられたデータ用バッファ３ｂに格納され
る。
ータ及びアドレスがメモリバス１５を介してＤＭＡコン
トローラ診断部２に転送され、ＤＭＡコントローラ診断
部２内に設けられたデータ用バッファ３ｂに格納され
る。
【００２４】すると、ＤＭＡコントローラ診断部２にお
いて、データ用バッファ３ａに格納されたデータ及びア
ドレスとデータ用バッファ３ｂに格納されたデータ及び
アドレスとが比較され、それにより、ＤＭＡコントロー
ラ部４において故障が発生しているかどうかが判断され
る。
いて、データ用バッファ３ａに格納されたデータ及びア
ドレスとデータ用バッファ３ｂに格納されたデータ及び
アドレスとが比較され、それにより、ＤＭＡコントロー
ラ部４において故障が発生しているかどうかが判断され
る。
【００２５】ＤＭＡコントローラ部４において故障が発
生していると判断された場合、エラーレジスタ８に対し
てエラー信号１８によってエラーが通知されるととも
に、バス切り替え信号１４によってＤＭＡ転送が中止さ
れる。なお、エラーレジスタ８には、通知されたエラー
の内容が格納される。
生していると判断された場合、エラーレジスタ８に対し
てエラー信号１８によってエラーが通知されるととも
に、バス切り替え信号１４によってＤＭＡ転送が中止さ
れる。なお、エラーレジスタ８には、通知されたエラー
の内容が格納される。
【００２６】一方、ＤＭＡコントローラ部４において故
障が発生していないと判断された場合は、ＤＲＡＭ６ａ
〜６ｂに対するＤＭＡ転送が行われる。ここで、ＤＲＡ
Ｍ６ａに対してＤＭＡ転送が行われるものとする。
障が発生していないと判断された場合は、ＤＲＡＭ６ａ
〜６ｂに対するＤＭＡ転送が行われる。ここで、ＤＲＡ
Ｍ６ａに対してＤＭＡ転送が行われるものとする。
【００２７】ＤＭＡコントローラ診断部２においては、
ＤＲＡＭ６ａへのＤＭＡ転送が終了後、ＤＲＡＭ６ａ以
外のバンクへのアクセスがアクセス情報信号１３に基づ
いて認識されると、ＤＭＡコントローラ診断部２からバ
ス切り替え部５ａに対してバス切り替え信号１４が出力
され、メモリバス１５ａとＤＲＡＭ診断用バス１７の接
続が行われるとともに、ＤＲＡＭ６ａに対してＤＲＡＭ
診断制御信号１６が出力され、ＤＲＡＭ６ａへのリード
アクセスが実施される。
ＤＲＡＭ６ａへのＤＭＡ転送が終了後、ＤＲＡＭ６ａ以
外のバンクへのアクセスがアクセス情報信号１３に基づ
いて認識されると、ＤＭＡコントローラ診断部２からバ
ス切り替え部５ａに対してバス切り替え信号１４が出力
され、メモリバス１５ａとＤＲＡＭ診断用バス１７の接
続が行われるとともに、ＤＲＡＭ６ａに対してＤＲＡＭ
診断制御信号１６が出力され、ＤＲＡＭ６ａへのリード
アクセスが実施される。
【００２８】ＤＲＡＭ６ａからリードアクセスにより読
み出されたデータは、ＤＲＡＭ診断用バス１７を介して
ＤＭＡ診断部１内のＤＲＡＭ診断部７に送られ、ＤＲＡ
Ｍ診断部７において、ＤＲＡＭ６ａのデータの診断が行
われる。
み出されたデータは、ＤＲＡＭ診断用バス１７を介して
ＤＭＡ診断部１内のＤＲＡＭ診断部７に送られ、ＤＲＡ
Ｍ診断部７において、ＤＲＡＭ６ａのデータの診断が行
われる。
【００２９】診断結果がエラーの場合、エラーレジスタ
８にエラー信号１８によってエラーが通知される。
８にエラー信号１８によってエラーが通知される。
【００３０】
【発明の効果】以上説明したように本発明においては、
ＤＭＡ診断部内に、ＤＭＡコントローラ部における故障
を検出するＤＭＡコントローラ診断部と、複数のＤＲＡ
Ｍにおける故障を検出するＤＲＡＭ診断部とを設け、Ｄ
ＭＡコントローラ部における故障と複数のＤＲＡＭにお
ける故障とが別々に検出される構成としたため、ＤＭＡ
診断時のエラーが制御部における故障であるか、ＤＲＡ
Ｍ単体における故障であるかが判断可能となる。
ＤＭＡ診断部内に、ＤＭＡコントローラ部における故障
を検出するＤＭＡコントローラ診断部と、複数のＤＲＡ
Ｍにおける故障を検出するＤＲＡＭ診断部とを設け、Ｄ
ＭＡコントローラ部における故障と複数のＤＲＡＭにお
ける故障とが別々に検出される構成としたため、ＤＭＡ
診断時のエラーが制御部における故障であるか、ＤＲＡ
Ｍ単体における故障であるかが判断可能となる。
【００３１】また、ＤＭＡコントローラ部における故障
が検出された場合、ＤＲＡＭに対するＤＭＡ転送が中止
されるため、データエラーによるシステムの暴走を事前
に防止することができる。
が検出された場合、ＤＲＡＭに対するＤＭＡ転送が中止
されるため、データエラーによるシステムの暴走を事前
に防止することができる。
【００３２】また、メモリを複数のバンクに分けメモリ
アクセスをバンク単位に制御することによって、メモリ
アクセス中にその他のバンクのデータ読み出しが可能に
なり、デバイスからのメモリ転送を落とすことなくバン
ク毎のメモリ診断が常時可能となる。
アクセスをバンク単位に制御することによって、メモリ
アクセス中にその他のバンクのデータ読み出しが可能に
なり、デバイスからのメモリ転送を落とすことなくバン
ク毎のメモリ診断が常時可能となる。
【図１】本発明のＤＭＡ診断装置の実施の一形態を示す
ブロック図である。
ブロック図である。
１ ＤＭＡ診断部 ２ ＤＭＡコントローラ診断部 ３ａ，３ｂ データ用バッファ ４ ＤＭＡコントローラ部 ５ａ〜５ｃ バス切り替え部 ６ａ〜６ｃ ＤＲＡＭ ７ ＤＲＡＭ診断部 ８ エラーレジスタ １０ ＤＭＡ要求信号 １１ システムバス １３ アクセス情報信号 １４ バス切り替え信号 １５，１５ａ〜１５ｃ メモリバス １６ ＤＲＡＭ診断制御信号 １７ ＤＲＡＭ診断用バス １８ エラー信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/277 G06F 12/16 G06F 13/00 G06F 13/16 G06F 13/28
Claims (6)
- 【請求項１】 複数のバンク毎に設けられたＤＲＡＭ
と、該複数のＤＲＡＭに対するＤＭＡ転送を制御するＤ
ＭＡコントローラ部と、前記複数のＤＲＡＭと前記ＤＭ
Ａコントローラ部との接続をそれぞれ切り替える複数の
バス切り替え部と、前記ＤＭＡコントローラ部及び複数
のＤＲＡＭにおける故障を検出するＤＭＡ診断部とを有
してなるＤＭＡ診断装置において、 前記ＤＭＡ診断部は、前記ＤＭＡコントローラ部におけ
る故障と、前記複数のＤＲＡＭにおける故障とを別々に
検出することを特徴とするＤＭＡ診断装置。 - 【請求項２】 請求項１に記載のＤＭＡ診断装置におい
て、 前記ＤＭＡ診断部は、 前記ＤＭＡコントローラ部における故障を検出するＤＭ
Ａコントローラ診断部と、 前記複数のＤＲＡＭにおける故障を検出するＤＲＡＭ診
断部とを有することを特徴とするＤＭＡ診断装置。 - 【請求項３】 請求項２に記載のＤＭＡ診断装置におい
て、 前記ＤＭＡコントローラ診断部は、前記ＤＭＡコントロ
ーラ部における故障を検出した場合、前記ＤＲＡＭに対
するＤＭＡ転送を中止することを特徴とするＤＭＡ診断
装置。 - 【請求項４】 請求項３に記載のＤＭＡ診断装置におい
て、 前記ＤＭＡコントローラ診断部は、前記ＤＭＡコントロ
ーラ部における故障を検出した場合、前記バス切り替え
部に対して前記ＤＭＡコントローラ部と前記ＤＲＡＭと
の接続を行わない旨の信号を出力することを特徴とする
ＤＭＡ診断装置。 - 【請求項５】 請求項２乃至４のいずれか１項に記載の
ＤＭＡ診断装置において、 前記ＤＭＡコントローラ診断部は、 前記ＤＭＡコントローラ部に入力されるデータ及びアド
レスが入力される第１の格納手段と、 前記ＤＭＡコントローラ部から出力されるデータ及びア
ドレスが入力される第２の格納手段とを有し、 前記第１の格納手段に格納されたデータ及びアドレスと
前記第２の格納手段に格納されたデータ及びアドレスと
を比較することにより、前記ＤＭＡコントローラ部にお
ける故障を検出することを特徴とするＤＭＡ診断装置。 - 【請求項６】 請求項２乃至５のいずれか１項に記載の
ＤＭＡ診断装置において、 前記ＤＭＡ診断部は、前記ＤＭＡコントローラ診断部あ
るいは前記ＤＲＡＭ診断部にて検出された故障が格納さ
れるエラーレジスタを有することを特徴とするＤＭＡ診
断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32975798A JP3161532B2 (ja) | 1998-11-19 | 1998-11-19 | Ｄｍａ診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32975798A JP3161532B2 (ja) | 1998-11-19 | 1998-11-19 | Ｄｍａ診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000155699A JP2000155699A (ja) | 2000-06-06 |
| JP3161532B2 true JP3161532B2 (ja) | 2001-04-25 |
Family
ID=18224946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32975798A Expired - Fee Related JP3161532B2 (ja) | 1998-11-19 | 1998-11-19 | Ｄｍａ診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161532B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5803689B2 (ja) * | 2012-01-17 | 2015-11-04 | トヨタ自動車株式会社 | 情報処理装置およびｄｍａコントローラの動作確認方法 |
-
1998
- 1998-11-19 JP JP32975798A patent/JP3161532B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000155699A (ja) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JP3161532B2 (ja) | Ｄｍａ診断装置 | |
| JP2001216207A (ja) | Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JP3655768B2 (ja) | ２次キャッシュ診断機能を有する情報処理装置 | |
| JP2830491B2 (ja) | バスパリティエラー発生位置検出方式 | |
| JP3461473B2 (ja) | 主記憶装置の自己診断方式および方法 | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JP2875435B2 (ja) | メモリモジュールおよびこれを用いたコンピュータ | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH0217550A (ja) | マルチプロセッサシステムの障害処理方式 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JP3196094B2 (ja) | メモリ監視装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2998282B2 (ja) | メモリ装置 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JPH02266437A (ja) | 二重化情報処理システム | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPH11126175A (ja) | メモリ装置 | |
| JPH07334431A (ja) | Ｆｉｆｏメモリ装置及びその信頼性向上方法 | |
| JPH08305637A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |