JP2001216207A - Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法 - Google Patents
Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法Info
- Publication number
- JP2001216207A JP2001216207A JP2000024562A JP2000024562A JP2001216207A JP 2001216207 A JP2001216207 A JP 2001216207A JP 2000024562 A JP2000024562 A JP 2000024562A JP 2000024562 A JP2000024562 A JP 2000024562A JP 2001216207 A JP2001216207 A JP 2001216207A
- Authority
- JP
- Japan
- Prior art keywords
- dma controller
- dma
- data
- diagnosis
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 データエラーが発生した時に制御部の故障に
よるエラーであるかどうかを判断可能なＤＭＡ診断装置
を提供する。 【解決手段】 ＤＭＡ診断部１のデータ用バッファ１１
はＤＭＡコントローラ部２が入力するアドレス及びデー
タをシステムバスを介して保持し、データ用バッファ１
２はＤＭＡコントローラ部２が出力するアドレス及びデ
ータをメモリバスを介して保持する。ＤＭＡ診断部１は
データ用バッファ１１，１２に保持したデータを比較
し、ＤＭＡコントローラ部２の入出力データに対する診
断を実施する。ＤＭＡ診断部１は診断結果がエラーであ
れば、エラーレジスタ１３にエラー情報を保持し，バス
切替信号をバス切替部４に出力してエラーが発生したＤ
ＭＡコントローラ部２からのアクセスを切断し、予備Ｄ
ＭＡコントローラ部３からのアクセスを有効に切替え
る。
よるエラーであるかどうかを判断可能なＤＭＡ診断装置
を提供する。 【解決手段】 ＤＭＡ診断部１のデータ用バッファ１１
はＤＭＡコントローラ部２が入力するアドレス及びデー
タをシステムバスを介して保持し、データ用バッファ１
２はＤＭＡコントローラ部２が出力するアドレス及びデ
ータをメモリバスを介して保持する。ＤＭＡ診断部１は
データ用バッファ１１，１２に保持したデータを比較
し、ＤＭＡコントローラ部２の入出力データに対する診
断を実施する。ＤＭＡ診断部１は診断結果がエラーであ
れば、エラーレジスタ１３にエラー情報を保持し，バス
切替信号をバス切替部４に出力してエラーが発生したＤ
ＭＡコントローラ部２からのアクセスを切断し、予備Ｄ
ＭＡコントローラ部３からのアクセスを有効に切替え
る。
Description
【０００１】
【発明の属する技術分野】本発明はＤＭＡ診断装置及び
それに用いるＤＭＡ診断方法に関し、特にＣＰＵ（中央
処理装置）を介することなく、メモリ対メモリ、メモリ
対入出力装置の大量のデータ転送を行うためのＤＭＡ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コント
ローラの診断方式に関する。
それに用いるＤＭＡ診断方法に関し、特にＣＰＵ（中央
処理装置）を介することなく、メモリ対メモリ、メモリ
対入出力装置の大量のデータ転送を行うためのＤＭＡ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コント
ローラの診断方式に関する。
【０００２】
【従来の技術】従来、ＤＭＡコントローラにおいては、
ＤＭＡ転送要求に応じてメモリに直接アクセスすること
で、メモリ対メモリ、メモリ対入出力装置の大量のデー
タ転送をコントロールしている。
ＤＭＡ転送要求に応じてメモリに直接アクセスすること
で、メモリ対メモリ、メモリ対入出力装置の大量のデー
タ転送をコントロールしている。
【０００３】このＤＭＡコントローラに対する診断方式
としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）への書込みデータのパリ
ティチェックを実施する方式が主流となっている。この
方法以外には、エラーが発生した後に、各制御部の内部
診断を実施する方式もとられている。
としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）への書込みデータのパリ
ティチェックを実施する方式が主流となっている。この
方法以外には、エラーが発生した後に、各制御部の内部
診断を実施する方式もとられている。
【０００４】
【発明が解決しようとする課題】上述した従来のＤＭＡ
診断方式では、ＤＲＡＭへの書込みデータのパリティー
チェックを実施する方式がとられているが、本方式にお
いてデータエラーが発生した場合、制御部の故障による
エラーであるかどうかを判断することができないという
問題がある。
診断方式では、ＤＲＡＭへの書込みデータのパリティー
チェックを実施する方式がとられているが、本方式にお
いてデータエラーが発生した場合、制御部の故障による
エラーであるかどうかを判断することができないという
問題がある。
【０００５】また、エラーが発生した後に各制御部の内
部診断を実施する方式の場合には、制御部の診断を実施
する間、デバイスからのメモリ転送を停止する必要があ
り、システム性能を落してしまうという問題がある。
部診断を実施する方式の場合には、制御部の診断を実施
する間、デバイスからのメモリ転送を停止する必要があ
り、システム性能を落してしまうという問題がある。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、データエラーが発生した時に制御部の故障による
エラーであるかどうかを判断することができるＤＭＡ診
断装置及びそれに用いるＤＭＡ診断方法を提供すること
にある。
消し、データエラーが発生した時に制御部の故障による
エラーであるかどうかを判断することができるＤＭＡ診
断装置及びそれに用いるＤＭＡ診断方法を提供すること
にある。
【０００７】また、本発明の他の目的は、デバイスから
のメモリ転送を停止してシステム性能を落とすことな
く、故障個所の診断を行うことができるＤＭＡ診断装置
及びそれに用いるＤＭＡ診断方法を提供することにあ
る。
のメモリ転送を停止してシステム性能を落とすことな
く、故障個所の診断を行うことができるＤＭＡ診断装置
及びそれに用いるＤＭＡ診断方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明によるＤＭＡ診断
装置は、記憶装置に対する直接アクセスを制御するＤＭ
Ａコントローラの故障個所の内部診断を行うＤＭＡ診断
装置であって、前記ＤＭＡコントローラが処理する入出
力データを常時診断する診断手段を備えている。
装置は、記憶装置に対する直接アクセスを制御するＤＭ
Ａコントローラの故障個所の内部診断を行うＤＭＡ診断
装置であって、前記ＤＭＡコントローラが処理する入出
力データを常時診断する診断手段を備えている。
【０００９】本発明による他のＤＭＡ診断装置は、上記
の構成のほかに、前記ＤＭＡコントローラとは独立に設
けられかつ前記記憶装置に対する直接アクセスを制御す
る予備ＤＭＡコントローラと、前記診断手段の診断結果
がエラー発生デある時に前記ＤＭＡコントローラから前
記記憶装置へのアクセスを切断しかつ前記予備ＤＭＡコ
ントローラから前記記憶装置へのアクセスを有効に切替
える切替手段とを具備している。
の構成のほかに、前記ＤＭＡコントローラとは独立に設
けられかつ前記記憶装置に対する直接アクセスを制御す
る予備ＤＭＡコントローラと、前記診断手段の診断結果
がエラー発生デある時に前記ＤＭＡコントローラから前
記記憶装置へのアクセスを切断しかつ前記予備ＤＭＡコ
ントローラから前記記憶装置へのアクセスを有効に切替
える切替手段とを具備している。
【００１０】本発明によるＤＭＡ診断方法は、記憶装置
に対する直接アクセスを制御するＤＭＡコントローラの
故障個所の内部診断を行うＤＭＡ診断方法であって、前
記ＤＭＡコントローラが処理する入出力データを常時診
断するステップを備えている。
に対する直接アクセスを制御するＤＭＡコントローラの
故障個所の内部診断を行うＤＭＡ診断方法であって、前
記ＤＭＡコントローラが処理する入出力データを常時診
断するステップを備えている。
【００１１】本発明による他のＤＭＡ診断方法は、上記
のステップのほかに、前記ＤＭＡコントローラが処理す
る入出力データを常時診断するステップでエラー発生と
診断された時に前記ＤＭＡコントローラから前記記憶装
置へのアクセスを切断するとともに前記ＤＭＡコントロ
ーラとは独立に設けられかつ前記記憶装置に対する直接
アクセスを制御する予備ＤＭＡコントローラから前記記
憶装置へのアクセスを有効に切替えるステップを具備し
ている。
のステップのほかに、前記ＤＭＡコントローラが処理す
る入出力データを常時診断するステップでエラー発生と
診断された時に前記ＤＭＡコントローラから前記記憶装
置へのアクセスを切断するとともに前記ＤＭＡコントロ
ーラとは独立に設けられかつ前記記憶装置に対する直接
アクセスを制御する予備ＤＭＡコントローラから前記記
憶装置へのアクセスを有効に切替えるステップを具備し
ている。
【００１２】すなわち、本発明のＤＭＡ診断装置は、Ｄ
ＲＡＭへのデータ書込みサイクルにおいて、ＤＭＡコン
トローラ部に入出力するデータを診断することによっ
て、制御部のエラーを検出可能としている。
ＲＡＭへのデータ書込みサイクルにおいて、ＤＭＡコン
トローラ部に入出力するデータを診断することによっ
て、制御部のエラーを検出可能としている。
【００１３】また、本発明のＤＭＡ診断装置は、ＤＭＡ
コントローラ部のエラーが発生した場合、予備系のＤＭ
Ａコントローラ部でデバイスからのメモリ転送を実施す
ることによって、システム性能を落とすことなく、ＤＭ
Ａコントローラ部の故障個所の内部診断を可能としてい
る。
コントローラ部のエラーが発生した場合、予備系のＤＭ
Ａコントローラ部でデバイスからのメモリ転送を実施す
ることによって、システム性能を落とすことなく、ＤＭ
Ａコントローラ部の故障個所の内部診断を可能としてい
る。
【００１４】より具体的に、本発明のＤＭＡ診断装置
は、ＤＭＡ診断部がＤＭＡコントローラ部に入力するデ
ータ及びアドレスのシステムバスを介したデータ用バッ
ファへの書込みと、ＤＭＡコントローラ部から出力した
データ及びアドレスのメモリバスを介したデータ用バッ
ファへの書込みとを実施し、アクセス情報信号をトリガ
にＤＭＡコントローラ部の入出力データの診断を実行し
ている。
は、ＤＭＡ診断部がＤＭＡコントローラ部に入力するデ
ータ及びアドレスのシステムバスを介したデータ用バッ
ファへの書込みと、ＤＭＡコントローラ部から出力した
データ及びアドレスのメモリバスを介したデータ用バッ
ファへの書込みとを実施し、アクセス情報信号をトリガ
にＤＭＡコントローラ部の入出力データの診断を実行し
ている。
【００１５】本発明のＤＭＡ診断装置では診断結果がエ
ラーの場合、エラーレジスタでエラー情報を保持すると
ともに、バス切替え信号をバス切替部に出力し、エラー
が発生したＤＭＡコントローラ部からのアクセスを切断
し、予備系のＤＭＡコントローラ部からのアクセスを有
効に切替えるとともに、エラーが発生したＤＭＡコント
ローラ部の内部診断を診断バスを介して実行する。
ラーの場合、エラーレジスタでエラー情報を保持すると
ともに、バス切替え信号をバス切替部に出力し、エラー
が発生したＤＭＡコントローラ部からのアクセスを切断
し、予備系のＤＭＡコントローラ部からのアクセスを有
効に切替えるとともに、エラーが発生したＤＭＡコント
ローラ部の内部診断を診断バスを介して実行する。
【００１６】つまり、ＤＭＡコントローラ部が処理する
入出力データを常時診断することによって、エラーが発
生した場合、エラー原因がＤＭＡコントローラ部の故障
によるものであるかどうかを判定可能とし、エラー発生
時のシステム暴走を事前に防ぐことを可能とするととも
に、ＤＭＡコントローラ部の故障個所の内部診断をシス
テム性能を落とすことなく、実施可能としている。
入出力データを常時診断することによって、エラーが発
生した場合、エラー原因がＤＭＡコントローラ部の故障
によるものであるかどうかを判定可能とし、エラー発生
時のシステム暴走を事前に防ぐことを可能とするととも
に、ＤＭＡコントローラ部の故障個所の内部診断をシス
テム性能を落とすことなく、実施可能としている。
【００１７】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
るメモリシステムの構成を示すブロック図である。図１
において、本発明の一実施例によるメモリシステムはＤ
ＭＡ診断部１と、ＤＭＡコントローラ部２と、予備ＤＭ
Ａコントローラ部３と、バス切替部４と、ＤＲＡＭ６と
から構成されている。
図面を参照して説明する。図１は本発明の一実施例によ
るメモリシステムの構成を示すブロック図である。図１
において、本発明の一実施例によるメモリシステムはＤ
ＭＡ診断部１と、ＤＭＡコントローラ部２と、予備ＤＭ
Ａコントローラ部３と、バス切替部４と、ＤＲＡＭ６と
から構成されている。
【００１８】ＤＭＡ診断部１はデータ用バッファ１１，
１２と、エラーレジスタ１３とを備えており、データ用
バッファ１１にはＤＭＡコントローラ部２が入力するア
ドレス及びデータをシステムバス１０１を介して保持す
る。また、データ用バッファ１２にはＤＭＡコントロー
ラ部２が出力するアドレス及びデータをメモリバス１０
３を介して保持する。
１２と、エラーレジスタ１３とを備えており、データ用
バッファ１１にはＤＭＡコントローラ部２が入力するア
ドレス及びデータをシステムバス１０１を介して保持す
る。また、データ用バッファ１２にはＤＭＡコントロー
ラ部２が出力するアドレス及びデータをメモリバス１０
３を介して保持する。
【００１９】ＤＭＡ診断部１はデータ用バッファ１１，
１２にそれぞれ保持したデータを比較することによっ
て、ＤＭＡコントローラ部２の入出力データに対する診
断を実施する。
１２にそれぞれ保持したデータを比較することによっ
て、ＤＭＡコントローラ部２の入出力データに対する診
断を実施する。
【００２０】ＤＭＡ診断部１は診断結果がエラーであれ
ば、エラーレジスタ１３にエラー情報を保持するととも
に，バス切替信号１０４をバス切替部４に出力し、バス
切替部４においてエラーが発生したＤＭＡコントローラ
部２からのアクセスを切断し、予備ＤＭＡコントローラ
部３からのアクセスを有効に切替える。
ば、エラーレジスタ１３にエラー情報を保持するととも
に，バス切替信号１０４をバス切替部４に出力し、バス
切替部４においてエラーが発生したＤＭＡコントローラ
部２からのアクセスを切断し、予備ＤＭＡコントローラ
部３からのアクセスを有効に切替える。
【００２１】また、ＤＭＡ診断部１はアクセス情報信号
１０２を常に監視し，図示せぬデバイスからのメモリ転
送が要求がない時にＤＭＡコントローラ部２の内部診断
を診断バス１０６で実行する。
１０２を常に監視し，図示せぬデバイスからのメモリ転
送が要求がない時にＤＭＡコントローラ部２の内部診断
を診断バス１０６で実行する。
【００２２】ＤＭＡコントローラ部２は各デバイスから
のＤＭＡ要求信号１００を入力すると，それらＤＭＡ要
求の調停と、システムバス１０１からのアドレスの入力
とを行うことによって、ＤＲＡＭ５に対するＤＭＡ要求
であるかどうかを認識し、ＤＭＡ診断部１へアクセス情
報信号１０２を出力する。
のＤＭＡ要求信号１００を入力すると，それらＤＭＡ要
求の調停と、システムバス１０１からのアドレスの入力
とを行うことによって、ＤＲＡＭ５に対するＤＭＡ要求
であるかどうかを認識し、ＤＭＡ診断部１へアクセス情
報信号１０２を出力する。
【００２３】バス切替部４はＤＭＡ診断部１からのバス
切替信号１０４を入力すると，メモリバス１０３と予備
系メモリバス１０５との接続切替えを行う。予備ＤＭＡ
コントローラ部３はＤＭＡコントローラ部２がエラーと
なった時に動作する予備のＤＭＡコントローラである。
切替信号１０４を入力すると，メモリバス１０３と予備
系メモリバス１０５との接続切替えを行う。予備ＤＭＡ
コントローラ部３はＤＭＡコントローラ部２がエラーと
なった時に動作する予備のＤＭＡコントローラである。
【００２４】図２は本発明の一実施例によるＤＭＡ診断
処理を示すフローチャートである。これら図１及び図２
を参照して本発明の一実施例によるＤＭＡ診断処理につ
いて説明する。
処理を示すフローチャートである。これら図１及び図２
を参照して本発明の一実施例によるＤＭＡ診断処理につ
いて説明する。
【００２５】尚、図２に示す処理動作は本発明の一実施
例によるメモリシステムの各部が図示せぬ制御メモリの
プログラムを実行することで実現され、制御メモリとし
てはＲＯＭ（リードオンリメモリ）やＩＣ（集積回路）
メモリが使用可能である。以下、ＤＭＡ診断でエラーが
発生した場合について説明する。
例によるメモリシステムの各部が図示せぬ制御メモリの
プログラムを実行することで実現され、制御メモリとし
てはＲＯＭ（リードオンリメモリ）やＩＣ（集積回路）
メモリが使用可能である。以下、ＤＭＡ診断でエラーが
発生した場合について説明する。
【００２６】ＤＭＡコントローラ部２にＤＭＡ要求信号
１００及びシステムバス１０１を介してアドレスとデー
タとが入力されると（図２ステップＳ１）、ＤＭＡント
ローラ部２はアクセス要求がＤＲＡＭ５に対するものか
どうかを認識し（図２ステップＳ２）、ＤＭＡ診断部１
にアクセス情報信号１０２を通知する（図２ステップＳ
３）。
１００及びシステムバス１０１を介してアドレスとデー
タとが入力されると（図２ステップＳ１）、ＤＭＡント
ローラ部２はアクセス要求がＤＲＡＭ５に対するものか
どうかを認識し（図２ステップＳ２）、ＤＭＡ診断部１
にアクセス情報信号１０２を通知する（図２ステップＳ
３）。
【００２７】ＤＭＡ診断部１はＤＭＡコントローラ部２
が入力するデータ及びアドレスのシステムバス１０１を
介したデータ用バッファ１１への書込みと、ＤＭＡコン
トローラ部２が出力したデータ及びアドレスのメモリバ
ス１０３を介したデータ用バッファ１２への書込みとを
実施し（図２ステップＳ４，Ｓ５）、アクセス情報信号
１０２をトリガにＤＭＡコントローラ部２の入出力デー
タの診断を実行する（図２ステップＳ６）。
が入力するデータ及びアドレスのシステムバス１０１を
介したデータ用バッファ１１への書込みと、ＤＭＡコン
トローラ部２が出力したデータ及びアドレスのメモリバ
ス１０３を介したデータ用バッファ１２への書込みとを
実施し（図２ステップＳ４，Ｓ５）、アクセス情報信号
１０２をトリガにＤＭＡコントローラ部２の入出力デー
タの診断を実行する（図２ステップＳ６）。
【００２８】ＤＭＡ診断部１は診断結果がエラーの場合
（図２ステップＳ７）、エラーレジスタ１３にエラー情
報を保持するとともに（図２ステップＳ８）、バス切替
信号１０４をバス切替部４に出力し、エラーが発生した
ＤＭＡコントローラ部２からのアクセスを切断し、予備
ＤＭＡコントローラ部３からのアクセスを有効に切替え
る（図２ステップＳ９）。また、ＤＭＡ診断部１はエラ
ーが発生したＤＭＡコントローラ部２の内部診断を診断
バス１０６を介して実行する（図２ステップＳ１０）。
（図２ステップＳ７）、エラーレジスタ１３にエラー情
報を保持するとともに（図２ステップＳ８）、バス切替
信号１０４をバス切替部４に出力し、エラーが発生した
ＤＭＡコントローラ部２からのアクセスを切断し、予備
ＤＭＡコントローラ部３からのアクセスを有効に切替え
る（図２ステップＳ９）。また、ＤＭＡ診断部１はエラ
ーが発生したＤＭＡコントローラ部２の内部診断を診断
バス１０６を介して実行する（図２ステップＳ１０）。
【００２９】このように構成することで、ＤＭＡコント
ローラ部２が処理するデータをＤＭＡ診断部１で常時診
断することによって、ＤＭＡ診断のエラーが発生した
時、エラー原因がＤＭＡコントローラ部２の故障による
エラーであるか、ＤＲＡＭ５単体の故障であるかを判断
することができる。
ローラ部２が処理するデータをＤＭＡ診断部１で常時診
断することによって、ＤＭＡ診断のエラーが発生した
時、エラー原因がＤＭＡコントローラ部２の故障による
エラーであるか、ＤＲＡＭ５単体の故障であるかを判断
することができる。
【００３０】また、ＤＭＡコントローラ部２が処理する
データをＤＭＡ診断部１で常時診断し、エラーが発生し
た時にＤＭＡ転送を中止することによって、システムの
暴走を事前に防ぐことができる。
データをＤＭＡ診断部１で常時診断し、エラーが発生し
た時にＤＭＡ転送を中止することによって、システムの
暴走を事前に防ぐことができる。
【００３１】さらに、ＤＭＡコントローラ部２と予備Ｄ
ＭＡコントローラ部３とで二重化することによって、Ｄ
ＭＡコントローラ部２の故障が発生した場合であっても
デバイスからのメモリ転送を落とすことなく，故障個所
の診断を行うことができる。
ＭＡコントローラ部３とで二重化することによって、Ｄ
ＭＡコントローラ部２の故障が発生した場合であっても
デバイスからのメモリ転送を落とすことなく，故障個所
の診断を行うことができる。
【００３２】
【発明の効果】以上説明したように本発明のＤＭＡ診断
装置によれば、記憶装置に対する直接アクセスを制御す
るＤＭＡコントローラの故障個所の内部診断を行うＤＭ
Ａ診断装置において、ＤＭＡコントローラが処理する入
出力データを常時診断することによって、データエラー
が発生した時に制御部の故障によるエラーであるかどう
かを判断することができるという効果がある。
装置によれば、記憶装置に対する直接アクセスを制御す
るＤＭＡコントローラの故障個所の内部診断を行うＤＭ
Ａ診断装置において、ＤＭＡコントローラが処理する入
出力データを常時診断することによって、データエラー
が発生した時に制御部の故障によるエラーであるかどう
かを判断することができるという効果がある。
【００３３】また、本発明の他のＤＭＡ診断装置によれ
ば、ＤＭＡコントローラが処理する入出力データを常時
診断する際にエラー発生と診断された時にＤＭＡコント
ローラから記憶装置へのアクセスを切断するとともに、
ＤＭＡコントローラとは独立に設けられかつ記憶装置に
対する直接アクセスを制御する予備ＤＭＡコントローラ
から記憶装置へのアクセスを有効に切替えることによっ
て、デバイスからのメモリ転送を停止してシステム性能
を落とすことなく、故障個所の診断を行うことができる
という効果がある。
ば、ＤＭＡコントローラが処理する入出力データを常時
診断する際にエラー発生と診断された時にＤＭＡコント
ローラから記憶装置へのアクセスを切断するとともに、
ＤＭＡコントローラとは独立に設けられかつ記憶装置に
対する直接アクセスを制御する予備ＤＭＡコントローラ
から記憶装置へのアクセスを有効に切替えることによっ
て、デバイスからのメモリ転送を停止してシステム性能
を落とすことなく、故障個所の診断を行うことができる
という効果がある。
【図１】本発明の一実施例によるメモリシステムの構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の一実施例によるＤＭＡ診断処理を示す
フローチャートである。
フローチャートである。
１ ＤＭＡ診断部 ２ ＤＭＡコントローラ部 ３ 予備ＤＭＡコントローラ部 ４ バス切替部 ５ ＤＲＡＭ １１，１２ データ用バッファ １３ エラーレジスタ １００ ＤＭＡ要求信号 １０１ システムバス １０２ アクセス情報信号 １０３ メモリバス １０４ バス切替信号 １０５ 予備系メモリバス １０６ 診断バス １０７ メモリバス
フロントページの続き Ｆターム(参考） 5B018 GA03 HA21 KA01 MA35 MA36 QA01 5B034 BB02 5B048 AA05 CC02 5B083 AA00 AA03 BB03 BB08 CC06 CD11 CE01 DD09 DD13 EE10 GG04
Claims (12)
- 【請求項１】 記憶装置に対する直接アクセスを制御す
るＤＭＡコントローラの故障個所の内部診断を行うＤＭ
Ａ診断装置であって、前記ＤＭＡコントローラが処理す
る入出力データを常時診断する診断手段を有することを
特徴とするＤＭＡ診断装置。 - 【請求項２】 前記診断手段は、前記記憶装置へのデー
タ書込みサイクルにおいて前記ＤＭＡコントローラに入
出力するデータを診断するよう構成したことを特徴とす
る請求項１記載のＤＭＡ診断装置。 - 【請求項３】 システムバスを介して入力される前記Ｄ
ＭＡコントローラに入力するデータ及びアドレスを保持
する第１のデータ用バッファと、前記記憶装置との間の
メモリバスを介して入力される前記ＤＭＡコントローラ
から出力したデータ及びアドレスを保持する第２のデー
タ用バッファとを含み、前記第１及び第２のデータ用バ
ッファ各々の保持内容を比較して前記ＤＭＡコントロー
ラに入出力するデータを診断するよう構成したことを特
徴とする請求項１または請求項２記載のＤＭＡ診断装
置。 - 【請求項４】 前記診断手段が検出したエラー情報を保
持するエラーレジスタを含むことを特徴とする請求項１
から請求項３のいずれか記載のＤＭＡ診断装置。 - 【請求項５】 前記ＤＭＡコントローラとは独立に設け
られかつ前記記憶装置に対する直接アクセスを制御する
予備ＤＭＡコントローラと、前記診断手段の診断結果が
エラー発生デある時に前記ＤＭＡコントローラから前記
記憶装置へのアクセスを切断しかつ前記予備ＤＭＡコン
トローラから前記記憶装置へのアクセスを有効に切替え
る切替手段とを含むことを特徴とする請求項１から請求
項４のいずれか記載のＤＭＡ診断装置。 - 【請求項６】 前記切替手段の前記ＤＭＡコントローラ
から前記予備ＤＭＡコントローラへの切替時に前記ＤＭ
Ａコントローラの内部診断を診断バスを介して実行する
手段を含むことを特徴とする請求項５記載のＤＭＡ診断
装置。 - 【請求項７】 記憶装置に対する直接アクセスを制御す
るＤＭＡコントローラの故障個所の内部診断を行うＤＭ
Ａ診断方法であって、前記ＤＭＡコントローラが処理す
る入出力データを常時診断するステップを有することを
特徴とするＤＭＡ診断方法。 - 【請求項８】 前記ＤＭＡコントローラが処理する入出
力データを常時診断するステップは、前記記憶装置への
データ書込みサイクルにおいて前記ＤＭＡコントローラ
に入出力するデータを診断するようにしたことを特徴と
する請求項７記載のＤＭＡ診断方法。 - 【請求項９】 システムバスを介して入力される前記Ｄ
ＭＡコントローラに入力するデータ及びアドレスを第１
のデータ用バッファに保持するステップと、前記記憶装
置との間のメモリバスを介して入力される前記ＤＭＡコ
ントローラから出力したデータ及びアドレスを第２のデ
ータ用バッファに保持するステップとを含み、前記第１
及び第２のデータ用バッファ各々の保持内容を比較して
前記ＤＭＡコントローラに入出力するデータを診断する
ようにしたことを特徴とする請求項７または請求項８記
載のＤＭＡ診断方法。 - 【請求項１０】 前記ＤＭＡコントローラが処理する入
出力データを常時診断するステップで検出されたエラー
情報をエラーレジスタに保持するステップを含むことを
特徴とする請求項７から請求項９のいずれか記載のＤＭ
Ａ診断方法。 - 【請求項１１】 前記ＤＭＡコントローラが処理する入
出力データを常時診断するステップでエラー発生と診断
された時に前記ＤＭＡコントローラから前記記憶装置へ
のアクセスを切断するとともに前記ＤＭＡコントローラ
とは独立に設けられかつ前記記憶装置に対する直接アク
セスを制御する予備ＤＭＡコントローラから前記記憶装
置へのアクセスを有効に切替えるステップを含むことを
特徴とする請求項７から請求項１０のいずれか記載のＤ
ＭＡ診断方法。 - 【請求項１２】 前記ＤＭＡコントローラから前記予備
ＤＭＡコントローラへの切替時に前記ＤＭＡコントロー
ラの内部診断を診断バスを介して実行するステップを含
むことを特徴とする請求項１１記載のＤＭＡ診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024562A JP2001216207A (ja) | 2000-02-02 | 2000-02-02 | Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024562A JP2001216207A (ja) | 2000-02-02 | 2000-02-02 | Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001216207A true JP2001216207A (ja) | 2001-08-10 |
Family
ID=18550526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024562A Pending JP2001216207A (ja) | 2000-02-02 | 2000-02-02 | Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001216207A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012113466A (ja) * | 2010-11-24 | 2012-06-14 | Fujitsu Ltd | メモリコントローラ及び情報処理システム |
| JP2013148956A (ja) * | 2012-01-17 | 2013-08-01 | Toyota Motor Corp | 情報処理装置およびｄｍａコントローラの動作確認方法 |
| WO2017051449A1 (ja) * | 2015-09-24 | 2017-03-30 | 株式会社日立製作所 | 計算機システム、テスト方法、および転送デバイス |
| CN114756489A (zh) * | 2021-01-10 | 2022-07-15 | 迈络思科技有限公司 | 用于诊断数据的直接存储器访问（dma）引擎 |
-
2000
- 2000-02-02 JP JP2000024562A patent/JP2001216207A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012113466A (ja) * | 2010-11-24 | 2012-06-14 | Fujitsu Ltd | メモリコントローラ及び情報処理システム |
| JP2013148956A (ja) * | 2012-01-17 | 2013-08-01 | Toyota Motor Corp | 情報処理装置およびｄｍａコントローラの動作確認方法 |
| WO2017051449A1 (ja) * | 2015-09-24 | 2017-03-30 | 株式会社日立製作所 | 計算機システム、テスト方法、および転送デバイス |
| CN114756489A (zh) * | 2021-01-10 | 2022-07-15 | 迈络思科技有限公司 | 用于诊断数据的直接存储器访问（dma）引擎 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JP2001216207A (ja) | Ｄｍａ診断装置及びそれに用いるｄｍａ診断方法 | |
| JP3161532B2 (ja) | Ｄｍａ診断装置 | |
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| US11455248B2 (en) | Semiconductor device capable of performing software lock-step | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JPH09213072A (ja) | Ｄｒａｍリフレッシュ制御方式 | |
| JP2006260393A (ja) | Ｃｐｕシステム | |
| JPH079636B2 (ja) | バス診断装置 | |
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2003256232A (ja) | メモリインタフェースバスの障害検出装置及び方法 | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JP4110838B2 (ja) | メモリバックアップ回路 | |
| JPH06348604A (ja) | メモリコピー方式 | |
| JP2002063047A (ja) | 二重化系切替装置及びその切替方法 | |
| JPH0594325A (ja) | 監視制御装置 | |
| JPS61150041A (ja) | 二重化情報処理システム | |
| JPH10187355A (ja) | ディスク制御システム | |
| JPH0981465A (ja) | 主記憶制御装置 | |
| JP2000222239A (ja) | ２次キャッシュメモリ，２次キャッシュメモリの診断方法および情報処理装置 | |
| JPH05120060A (ja) | 障害データ採取方式 | |
| JPH0936863A (ja) | 冗長システム | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JP2000330733A (ja) | ディスクアレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |