JP2001216207A - Dma診断装置及びそれに用いるdma診断方法 - Google Patents
Dma診断装置及びそれに用いるdma診断方法Info
- Publication number
- JP2001216207A JP2001216207A JP2000024562A JP2000024562A JP2001216207A JP 2001216207 A JP2001216207 A JP 2001216207A JP 2000024562 A JP2000024562 A JP 2000024562A JP 2000024562 A JP2000024562 A JP 2000024562A JP 2001216207 A JP2001216207 A JP 2001216207A
- Authority
- JP
- Japan
- Prior art keywords
- dma controller
- dma
- data
- diagnosis
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 データエラーが発生した時に制御部の故障に
よるエラーであるかどうかを判断可能なDMA診断装置
を提供する。 【解決手段】 DMA診断部1のデータ用バッファ11
はDMAコントローラ部2が入力するアドレス及びデー
タをシステムバスを介して保持し、データ用バッファ1
2はDMAコントローラ部2が出力するアドレス及びデ
ータをメモリバスを介して保持する。DMA診断部1は
データ用バッファ11,12に保持したデータを比較
し、DMAコントローラ部2の入出力データに対する診
断を実施する。DMA診断部1は診断結果がエラーであ
れば、エラーレジスタ13にエラー情報を保持し,バス
切替信号をバス切替部4に出力してエラーが発生したD
MAコントローラ部2からのアクセスを切断し、予備D
MAコントローラ部3からのアクセスを有効に切替え
る。
よるエラーであるかどうかを判断可能なDMA診断装置
を提供する。 【解決手段】 DMA診断部1のデータ用バッファ11
はDMAコントローラ部2が入力するアドレス及びデー
タをシステムバスを介して保持し、データ用バッファ1
2はDMAコントローラ部2が出力するアドレス及びデ
ータをメモリバスを介して保持する。DMA診断部1は
データ用バッファ11,12に保持したデータを比較
し、DMAコントローラ部2の入出力データに対する診
断を実施する。DMA診断部1は診断結果がエラーであ
れば、エラーレジスタ13にエラー情報を保持し,バス
切替信号をバス切替部4に出力してエラーが発生したD
MAコントローラ部2からのアクセスを切断し、予備D
MAコントローラ部3からのアクセスを有効に切替え
る。
Description
【0001】
【発明の属する技術分野】本発明はDMA診断装置及び
それに用いるDMA診断方法に関し、特にCPU(中央
処理装置)を介することなく、メモリ対メモリ、メモリ
対入出力装置の大量のデータ転送を行うためのDMA
(Direct Memory Access)コント
ローラの診断方式に関する。
それに用いるDMA診断方法に関し、特にCPU(中央
処理装置)を介することなく、メモリ対メモリ、メモリ
対入出力装置の大量のデータ転送を行うためのDMA
(Direct Memory Access)コント
ローラの診断方式に関する。
【0002】
【従来の技術】従来、DMAコントローラにおいては、
DMA転送要求に応じてメモリに直接アクセスすること
で、メモリ対メモリ、メモリ対入出力装置の大量のデー
タ転送をコントロールしている。
DMA転送要求に応じてメモリに直接アクセスすること
で、メモリ対メモリ、メモリ対入出力装置の大量のデー
タ転送をコントロールしている。
【0003】このDMAコントローラに対する診断方式
としては、DRAM(Dynamic Random
Access Memory)への書込みデータのパリ
ティチェックを実施する方式が主流となっている。この
方法以外には、エラーが発生した後に、各制御部の内部
診断を実施する方式もとられている。
としては、DRAM(Dynamic Random
Access Memory)への書込みデータのパリ
ティチェックを実施する方式が主流となっている。この
方法以外には、エラーが発生した後に、各制御部の内部
診断を実施する方式もとられている。
【0004】
【発明が解決しようとする課題】上述した従来のDMA
診断方式では、DRAMへの書込みデータのパリティー
チェックを実施する方式がとられているが、本方式にお
いてデータエラーが発生した場合、制御部の故障による
エラーであるかどうかを判断することができないという
問題がある。
診断方式では、DRAMへの書込みデータのパリティー
チェックを実施する方式がとられているが、本方式にお
いてデータエラーが発生した場合、制御部の故障による
エラーであるかどうかを判断することができないという
問題がある。
【0005】また、エラーが発生した後に各制御部の内
部診断を実施する方式の場合には、制御部の診断を実施
する間、デバイスからのメモリ転送を停止する必要があ
り、システム性能を落してしまうという問題がある。
部診断を実施する方式の場合には、制御部の診断を実施
する間、デバイスからのメモリ転送を停止する必要があ
り、システム性能を落してしまうという問題がある。
【0006】そこで、本発明の目的は上記の問題点を解
消し、データエラーが発生した時に制御部の故障による
エラーであるかどうかを判断することができるDMA診
断装置及びそれに用いるDMA診断方法を提供すること
にある。
消し、データエラーが発生した時に制御部の故障による
エラーであるかどうかを判断することができるDMA診
断装置及びそれに用いるDMA診断方法を提供すること
にある。
【0007】また、本発明の他の目的は、デバイスから
のメモリ転送を停止してシステム性能を落とすことな
く、故障個所の診断を行うことができるDMA診断装置
及びそれに用いるDMA診断方法を提供することにあ
る。
のメモリ転送を停止してシステム性能を落とすことな
く、故障個所の診断を行うことができるDMA診断装置
及びそれに用いるDMA診断方法を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明によるDMA診断
装置は、記憶装置に対する直接アクセスを制御するDM
Aコントローラの故障個所の内部診断を行うDMA診断
装置であって、前記DMAコントローラが処理する入出
力データを常時診断する診断手段を備えている。
装置は、記憶装置に対する直接アクセスを制御するDM
Aコントローラの故障個所の内部診断を行うDMA診断
装置であって、前記DMAコントローラが処理する入出
力データを常時診断する診断手段を備えている。
【0009】本発明による他のDMA診断装置は、上記
の構成のほかに、前記DMAコントローラとは独立に設
けられかつ前記記憶装置に対する直接アクセスを制御す
る予備DMAコントローラと、前記診断手段の診断結果
がエラー発生デある時に前記DMAコントローラから前
記記憶装置へのアクセスを切断しかつ前記予備DMAコ
ントローラから前記記憶装置へのアクセスを有効に切替
える切替手段とを具備している。
の構成のほかに、前記DMAコントローラとは独立に設
けられかつ前記記憶装置に対する直接アクセスを制御す
る予備DMAコントローラと、前記診断手段の診断結果
がエラー発生デある時に前記DMAコントローラから前
記記憶装置へのアクセスを切断しかつ前記予備DMAコ
ントローラから前記記憶装置へのアクセスを有効に切替
える切替手段とを具備している。
【0010】本発明によるDMA診断方法は、記憶装置
に対する直接アクセスを制御するDMAコントローラの
故障個所の内部診断を行うDMA診断方法であって、前
記DMAコントローラが処理する入出力データを常時診
断するステップを備えている。
に対する直接アクセスを制御するDMAコントローラの
故障個所の内部診断を行うDMA診断方法であって、前
記DMAコントローラが処理する入出力データを常時診
断するステップを備えている。
【0011】本発明による他のDMA診断方法は、上記
のステップのほかに、前記DMAコントローラが処理す
る入出力データを常時診断するステップでエラー発生と
診断された時に前記DMAコントローラから前記記憶装
置へのアクセスを切断するとともに前記DMAコントロ
ーラとは独立に設けられかつ前記記憶装置に対する直接
アクセスを制御する予備DMAコントローラから前記記
憶装置へのアクセスを有効に切替えるステップを具備し
ている。
のステップのほかに、前記DMAコントローラが処理す
る入出力データを常時診断するステップでエラー発生と
診断された時に前記DMAコントローラから前記記憶装
置へのアクセスを切断するとともに前記DMAコントロ
ーラとは独立に設けられかつ前記記憶装置に対する直接
アクセスを制御する予備DMAコントローラから前記記
憶装置へのアクセスを有効に切替えるステップを具備し
ている。
【0012】すなわち、本発明のDMA診断装置は、D
RAMへのデータ書込みサイクルにおいて、DMAコン
トローラ部に入出力するデータを診断することによっ
て、制御部のエラーを検出可能としている。
RAMへのデータ書込みサイクルにおいて、DMAコン
トローラ部に入出力するデータを診断することによっ
て、制御部のエラーを検出可能としている。
【0013】また、本発明のDMA診断装置は、DMA
コントローラ部のエラーが発生した場合、予備系のDM
Aコントローラ部でデバイスからのメモリ転送を実施す
ることによって、システム性能を落とすことなく、DM
Aコントローラ部の故障個所の内部診断を可能としてい
る。
コントローラ部のエラーが発生した場合、予備系のDM
Aコントローラ部でデバイスからのメモリ転送を実施す
ることによって、システム性能を落とすことなく、DM
Aコントローラ部の故障個所の内部診断を可能としてい
る。
【0014】より具体的に、本発明のDMA診断装置
は、DMA診断部がDMAコントローラ部に入力するデ
ータ及びアドレスのシステムバスを介したデータ用バッ
ファへの書込みと、DMAコントローラ部から出力した
データ及びアドレスのメモリバスを介したデータ用バッ
ファへの書込みとを実施し、アクセス情報信号をトリガ
にDMAコントローラ部の入出力データの診断を実行し
ている。
は、DMA診断部がDMAコントローラ部に入力するデ
ータ及びアドレスのシステムバスを介したデータ用バッ
ファへの書込みと、DMAコントローラ部から出力した
データ及びアドレスのメモリバスを介したデータ用バッ
ファへの書込みとを実施し、アクセス情報信号をトリガ
にDMAコントローラ部の入出力データの診断を実行し
ている。
【0015】本発明のDMA診断装置では診断結果がエ
ラーの場合、エラーレジスタでエラー情報を保持すると
ともに、バス切替え信号をバス切替部に出力し、エラー
が発生したDMAコントローラ部からのアクセスを切断
し、予備系のDMAコントローラ部からのアクセスを有
効に切替えるとともに、エラーが発生したDMAコント
ローラ部の内部診断を診断バスを介して実行する。
ラーの場合、エラーレジスタでエラー情報を保持すると
ともに、バス切替え信号をバス切替部に出力し、エラー
が発生したDMAコントローラ部からのアクセスを切断
し、予備系のDMAコントローラ部からのアクセスを有
効に切替えるとともに、エラーが発生したDMAコント
ローラ部の内部診断を診断バスを介して実行する。
【0016】つまり、DMAコントローラ部が処理する
入出力データを常時診断することによって、エラーが発
生した場合、エラー原因がDMAコントローラ部の故障
によるものであるかどうかを判定可能とし、エラー発生
時のシステム暴走を事前に防ぐことを可能とするととも
に、DMAコントローラ部の故障個所の内部診断をシス
テム性能を落とすことなく、実施可能としている。
入出力データを常時診断することによって、エラーが発
生した場合、エラー原因がDMAコントローラ部の故障
によるものであるかどうかを判定可能とし、エラー発生
時のシステム暴走を事前に防ぐことを可能とするととも
に、DMAコントローラ部の故障個所の内部診断をシス
テム性能を落とすことなく、実施可能としている。
【0017】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図1は本発明の一実施例によ
るメモリシステムの構成を示すブロック図である。図1
において、本発明の一実施例によるメモリシステムはD
MA診断部1と、DMAコントローラ部2と、予備DM
Aコントローラ部3と、バス切替部4と、DRAM6と
から構成されている。
図面を参照して説明する。図1は本発明の一実施例によ
るメモリシステムの構成を示すブロック図である。図1
において、本発明の一実施例によるメモリシステムはD
MA診断部1と、DMAコントローラ部2と、予備DM
Aコントローラ部3と、バス切替部4と、DRAM6と
から構成されている。
【0018】DMA診断部1はデータ用バッファ11,
12と、エラーレジスタ13とを備えており、データ用
バッファ11にはDMAコントローラ部2が入力するア
ドレス及びデータをシステムバス101を介して保持す
る。また、データ用バッファ12にはDMAコントロー
ラ部2が出力するアドレス及びデータをメモリバス10
3を介して保持する。
12と、エラーレジスタ13とを備えており、データ用
バッファ11にはDMAコントローラ部2が入力するア
ドレス及びデータをシステムバス101を介して保持す
る。また、データ用バッファ12にはDMAコントロー
ラ部2が出力するアドレス及びデータをメモリバス10
3を介して保持する。
【0019】DMA診断部1はデータ用バッファ11,
12にそれぞれ保持したデータを比較することによっ
て、DMAコントローラ部2の入出力データに対する診
断を実施する。
12にそれぞれ保持したデータを比較することによっ
て、DMAコントローラ部2の入出力データに対する診
断を実施する。
【0020】DMA診断部1は診断結果がエラーであれ
ば、エラーレジスタ13にエラー情報を保持するととも
に,バス切替信号104をバス切替部4に出力し、バス
切替部4においてエラーが発生したDMAコントローラ
部2からのアクセスを切断し、予備DMAコントローラ
部3からのアクセスを有効に切替える。
ば、エラーレジスタ13にエラー情報を保持するととも
に,バス切替信号104をバス切替部4に出力し、バス
切替部4においてエラーが発生したDMAコントローラ
部2からのアクセスを切断し、予備DMAコントローラ
部3からのアクセスを有効に切替える。
【0021】また、DMA診断部1はアクセス情報信号
102を常に監視し,図示せぬデバイスからのメモリ転
送が要求がない時にDMAコントローラ部2の内部診断
を診断バス106で実行する。
102を常に監視し,図示せぬデバイスからのメモリ転
送が要求がない時にDMAコントローラ部2の内部診断
を診断バス106で実行する。
【0022】DMAコントローラ部2は各デバイスから
のDMA要求信号100を入力すると,それらDMA要
求の調停と、システムバス101からのアドレスの入力
とを行うことによって、DRAM5に対するDMA要求
であるかどうかを認識し、DMA診断部1へアクセス情
報信号102を出力する。
のDMA要求信号100を入力すると,それらDMA要
求の調停と、システムバス101からのアドレスの入力
とを行うことによって、DRAM5に対するDMA要求
であるかどうかを認識し、DMA診断部1へアクセス情
報信号102を出力する。
【0023】バス切替部4はDMA診断部1からのバス
切替信号104を入力すると,メモリバス103と予備
系メモリバス105との接続切替えを行う。予備DMA
コントローラ部3はDMAコントローラ部2がエラーと
なった時に動作する予備のDMAコントローラである。
切替信号104を入力すると,メモリバス103と予備
系メモリバス105との接続切替えを行う。予備DMA
コントローラ部3はDMAコントローラ部2がエラーと
なった時に動作する予備のDMAコントローラである。
【0024】図2は本発明の一実施例によるDMA診断
処理を示すフローチャートである。これら図1及び図2
を参照して本発明の一実施例によるDMA診断処理につ
いて説明する。
処理を示すフローチャートである。これら図1及び図2
を参照して本発明の一実施例によるDMA診断処理につ
いて説明する。
【0025】尚、図2に示す処理動作は本発明の一実施
例によるメモリシステムの各部が図示せぬ制御メモリの
プログラムを実行することで実現され、制御メモリとし
てはROM(リードオンリメモリ)やIC(集積回路)
メモリが使用可能である。以下、DMA診断でエラーが
発生した場合について説明する。
例によるメモリシステムの各部が図示せぬ制御メモリの
プログラムを実行することで実現され、制御メモリとし
てはROM(リードオンリメモリ)やIC(集積回路)
メモリが使用可能である。以下、DMA診断でエラーが
発生した場合について説明する。
【0026】DMAコントローラ部2にDMA要求信号
100及びシステムバス101を介してアドレスとデー
タとが入力されると(図2ステップS1)、DMAント
ローラ部2はアクセス要求がDRAM5に対するものか
どうかを認識し(図2ステップS2)、DMA診断部1
にアクセス情報信号102を通知する(図2ステップS
3)。
100及びシステムバス101を介してアドレスとデー
タとが入力されると(図2ステップS1)、DMAント
ローラ部2はアクセス要求がDRAM5に対するものか
どうかを認識し(図2ステップS2)、DMA診断部1
にアクセス情報信号102を通知する(図2ステップS
3)。
【0027】DMA診断部1はDMAコントローラ部2
が入力するデータ及びアドレスのシステムバス101を
介したデータ用バッファ11への書込みと、DMAコン
トローラ部2が出力したデータ及びアドレスのメモリバ
ス103を介したデータ用バッファ12への書込みとを
実施し(図2ステップS4,S5)、アクセス情報信号
102をトリガにDMAコントローラ部2の入出力デー
タの診断を実行する(図2ステップS6)。
が入力するデータ及びアドレスのシステムバス101を
介したデータ用バッファ11への書込みと、DMAコン
トローラ部2が出力したデータ及びアドレスのメモリバ
ス103を介したデータ用バッファ12への書込みとを
実施し(図2ステップS4,S5)、アクセス情報信号
102をトリガにDMAコントローラ部2の入出力デー
タの診断を実行する(図2ステップS6)。
【0028】DMA診断部1は診断結果がエラーの場合
(図2ステップS7)、エラーレジスタ13にエラー情
報を保持するとともに(図2ステップS8)、バス切替
信号104をバス切替部4に出力し、エラーが発生した
DMAコントローラ部2からのアクセスを切断し、予備
DMAコントローラ部3からのアクセスを有効に切替え
る(図2ステップS9)。また、DMA診断部1はエラ
ーが発生したDMAコントローラ部2の内部診断を診断
バス106を介して実行する(図2ステップS10)。
(図2ステップS7)、エラーレジスタ13にエラー情
報を保持するとともに(図2ステップS8)、バス切替
信号104をバス切替部4に出力し、エラーが発生した
DMAコントローラ部2からのアクセスを切断し、予備
DMAコントローラ部3からのアクセスを有効に切替え
る(図2ステップS9)。また、DMA診断部1はエラ
ーが発生したDMAコントローラ部2の内部診断を診断
バス106を介して実行する(図2ステップS10)。
【0029】このように構成することで、DMAコント
ローラ部2が処理するデータをDMA診断部1で常時診
断することによって、DMA診断のエラーが発生した
時、エラー原因がDMAコントローラ部2の故障による
エラーであるか、DRAM5単体の故障であるかを判断
することができる。
ローラ部2が処理するデータをDMA診断部1で常時診
断することによって、DMA診断のエラーが発生した
時、エラー原因がDMAコントローラ部2の故障による
エラーであるか、DRAM5単体の故障であるかを判断
することができる。
【0030】また、DMAコントローラ部2が処理する
データをDMA診断部1で常時診断し、エラーが発生し
た時にDMA転送を中止することによって、システムの
暴走を事前に防ぐことができる。
データをDMA診断部1で常時診断し、エラーが発生し
た時にDMA転送を中止することによって、システムの
暴走を事前に防ぐことができる。
【0031】さらに、DMAコントローラ部2と予備D
MAコントローラ部3とで二重化することによって、D
MAコントローラ部2の故障が発生した場合であっても
デバイスからのメモリ転送を落とすことなく,故障個所
の診断を行うことができる。
MAコントローラ部3とで二重化することによって、D
MAコントローラ部2の故障が発生した場合であっても
デバイスからのメモリ転送を落とすことなく,故障個所
の診断を行うことができる。
【0032】
【発明の効果】以上説明したように本発明のDMA診断
装置によれば、記憶装置に対する直接アクセスを制御す
るDMAコントローラの故障個所の内部診断を行うDM
A診断装置において、DMAコントローラが処理する入
出力データを常時診断することによって、データエラー
が発生した時に制御部の故障によるエラーであるかどう
かを判断することができるという効果がある。
装置によれば、記憶装置に対する直接アクセスを制御す
るDMAコントローラの故障個所の内部診断を行うDM
A診断装置において、DMAコントローラが処理する入
出力データを常時診断することによって、データエラー
が発生した時に制御部の故障によるエラーであるかどう
かを判断することができるという効果がある。
【0033】また、本発明の他のDMA診断装置によれ
ば、DMAコントローラが処理する入出力データを常時
診断する際にエラー発生と診断された時にDMAコント
ローラから記憶装置へのアクセスを切断するとともに、
DMAコントローラとは独立に設けられかつ記憶装置に
対する直接アクセスを制御する予備DMAコントローラ
から記憶装置へのアクセスを有効に切替えることによっ
て、デバイスからのメモリ転送を停止してシステム性能
を落とすことなく、故障個所の診断を行うことができる
という効果がある。
ば、DMAコントローラが処理する入出力データを常時
診断する際にエラー発生と診断された時にDMAコント
ローラから記憶装置へのアクセスを切断するとともに、
DMAコントローラとは独立に設けられかつ記憶装置に
対する直接アクセスを制御する予備DMAコントローラ
から記憶装置へのアクセスを有効に切替えることによっ
て、デバイスからのメモリ転送を停止してシステム性能
を落とすことなく、故障個所の診断を行うことができる
という効果がある。
【図1】本発明の一実施例によるメモリシステムの構成
を示すブロック図である。
を示すブロック図である。
【図2】本発明の一実施例によるDMA診断処理を示す
フローチャートである。
フローチャートである。
1 DMA診断部 2 DMAコントローラ部 3 予備DMAコントローラ部 4 バス切替部 5 DRAM 11,12 データ用バッファ 13 エラーレジスタ 100 DMA要求信号 101 システムバス 102 アクセス情報信号 103 メモリバス 104 バス切替信号 105 予備系メモリバス 106 診断バス 107 メモリバス
フロントページの続き Fターム(参考) 5B018 GA03 HA21 KA01 MA35 MA36 QA01 5B034 BB02 5B048 AA05 CC02 5B083 AA00 AA03 BB03 BB08 CC06 CD11 CE01 DD09 DD13 EE10 GG04
Claims (12)
- 【請求項1】 記憶装置に対する直接アクセスを制御す
るDMAコントローラの故障個所の内部診断を行うDM
A診断装置であって、前記DMAコントローラが処理す
る入出力データを常時診断する診断手段を有することを
特徴とするDMA診断装置。 - 【請求項2】 前記診断手段は、前記記憶装置へのデー
タ書込みサイクルにおいて前記DMAコントローラに入
出力するデータを診断するよう構成したことを特徴とす
る請求項1記載のDMA診断装置。 - 【請求項3】 システムバスを介して入力される前記D
MAコントローラに入力するデータ及びアドレスを保持
する第1のデータ用バッファと、前記記憶装置との間の
メモリバスを介して入力される前記DMAコントローラ
から出力したデータ及びアドレスを保持する第2のデー
タ用バッファとを含み、前記第1及び第2のデータ用バ
ッファ各々の保持内容を比較して前記DMAコントロー
ラに入出力するデータを診断するよう構成したことを特
徴とする請求項1または請求項2記載のDMA診断装
置。 - 【請求項4】 前記診断手段が検出したエラー情報を保
持するエラーレジスタを含むことを特徴とする請求項1
から請求項3のいずれか記載のDMA診断装置。 - 【請求項5】 前記DMAコントローラとは独立に設け
られかつ前記記憶装置に対する直接アクセスを制御する
予備DMAコントローラと、前記診断手段の診断結果が
エラー発生デある時に前記DMAコントローラから前記
記憶装置へのアクセスを切断しかつ前記予備DMAコン
トローラから前記記憶装置へのアクセスを有効に切替え
る切替手段とを含むことを特徴とする請求項1から請求
項4のいずれか記載のDMA診断装置。 - 【請求項6】 前記切替手段の前記DMAコントローラ
から前記予備DMAコントローラへの切替時に前記DM
Aコントローラの内部診断を診断バスを介して実行する
手段を含むことを特徴とする請求項5記載のDMA診断
装置。 - 【請求項7】 記憶装置に対する直接アクセスを制御す
るDMAコントローラの故障個所の内部診断を行うDM
A診断方法であって、前記DMAコントローラが処理す
る入出力データを常時診断するステップを有することを
特徴とするDMA診断方法。 - 【請求項8】 前記DMAコントローラが処理する入出
力データを常時診断するステップは、前記記憶装置への
データ書込みサイクルにおいて前記DMAコントローラ
に入出力するデータを診断するようにしたことを特徴と
する請求項7記載のDMA診断方法。 - 【請求項9】 システムバスを介して入力される前記D
MAコントローラに入力するデータ及びアドレスを第1
のデータ用バッファに保持するステップと、前記記憶装
置との間のメモリバスを介して入力される前記DMAコ
ントローラから出力したデータ及びアドレスを第2のデ
ータ用バッファに保持するステップとを含み、前記第1
及び第2のデータ用バッファ各々の保持内容を比較して
前記DMAコントローラに入出力するデータを診断する
ようにしたことを特徴とする請求項7または請求項8記
載のDMA診断方法。 - 【請求項10】 前記DMAコントローラが処理する入
出力データを常時診断するステップで検出されたエラー
情報をエラーレジスタに保持するステップを含むことを
特徴とする請求項7から請求項9のいずれか記載のDM
A診断方法。 - 【請求項11】 前記DMAコントローラが処理する入
出力データを常時診断するステップでエラー発生と診断
された時に前記DMAコントローラから前記記憶装置へ
のアクセスを切断するとともに前記DMAコントローラ
とは独立に設けられかつ前記記憶装置に対する直接アク
セスを制御する予備DMAコントローラから前記記憶装
置へのアクセスを有効に切替えるステップを含むことを
特徴とする請求項7から請求項10のいずれか記載のD
MA診断方法。 - 【請求項12】 前記DMAコントローラから前記予備
DMAコントローラへの切替時に前記DMAコントロー
ラの内部診断を診断バスを介して実行するステップを含
むことを特徴とする請求項11記載のDMA診断方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000024562A JP2001216207A (ja) | 2000-02-02 | 2000-02-02 | Dma診断装置及びそれに用いるdma診断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000024562A JP2001216207A (ja) | 2000-02-02 | 2000-02-02 | Dma診断装置及びそれに用いるdma診断方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001216207A true JP2001216207A (ja) | 2001-08-10 |
Family
ID=18550526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000024562A Pending JP2001216207A (ja) | 2000-02-02 | 2000-02-02 | Dma診断装置及びそれに用いるdma診断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001216207A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012113466A (ja) * | 2010-11-24 | 2012-06-14 | Fujitsu Ltd | メモリコントローラ及び情報処理システム |
JP2013148956A (ja) * | 2012-01-17 | 2013-08-01 | Toyota Motor Corp | 情報処理装置およびdmaコントローラの動作確認方法 |
WO2017051449A1 (ja) * | 2015-09-24 | 2017-03-30 | 株式会社日立製作所 | 計算機システム、テスト方法、および転送デバイス |
CN114756489A (zh) * | 2021-01-10 | 2022-07-15 | 迈络思科技有限公司 | 用于诊断数据的直接存储器访问(dma)引擎 |
-
2000
- 2000-02-02 JP JP2000024562A patent/JP2001216207A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012113466A (ja) * | 2010-11-24 | 2012-06-14 | Fujitsu Ltd | メモリコントローラ及び情報処理システム |
JP2013148956A (ja) * | 2012-01-17 | 2013-08-01 | Toyota Motor Corp | 情報処理装置およびdmaコントローラの動作確認方法 |
WO2017051449A1 (ja) * | 2015-09-24 | 2017-03-30 | 株式会社日立製作所 | 計算機システム、テスト方法、および転送デバイス |
CN114756489A (zh) * | 2021-01-10 | 2022-07-15 | 迈络思科技有限公司 | 用于诊断数据的直接存储器访问(dma)引擎 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
JP2001216207A (ja) | Dma診断装置及びそれに用いるdma診断方法 | |
JP3161532B2 (ja) | Dma診断装置 | |
JP2701739B2 (ja) | プロセッサの系切替え方式 | |
US11455248B2 (en) | Semiconductor device capable of performing software lock-step | |
JP3036449B2 (ja) | メモリ診断装置 | |
JPH09213072A (ja) | Dramリフレッシュ制御方式 | |
JP2006260393A (ja) | Cpuシステム | |
JPH079636B2 (ja) | バス診断装置 | |
JP3341738B2 (ja) | メモリのエラー検出方式 | |
JP3012402B2 (ja) | 情報処理システム | |
JP2003256232A (ja) | メモリインタフェースバスの障害検出装置及び方法 | |
JPS63282852A (ja) | 2重化処理システムにおける予備系診断方式 | |
JP4110838B2 (ja) | メモリバックアップ回路 | |
JPH06348604A (ja) | メモリコピー方式 | |
JP2002063047A (ja) | 二重化系切替装置及びその切替方法 | |
JPH0594325A (ja) | 監視制御装置 | |
JPS61150041A (ja) | 二重化情報処理システム | |
JPH10187355A (ja) | ディスク制御システム | |
JPH0981465A (ja) | 主記憶制御装置 | |
JP2000222239A (ja) | 2次キャッシュメモリ,2次キャッシュメモリの診断方法および情報処理装置 | |
JPH05120060A (ja) | 障害データ採取方式 | |
JPH0936863A (ja) | 冗長システム | |
JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
JP2000330733A (ja) | ディスクアレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |