JPS63311550A - メモリチェック方式 - Google Patents
メモリチェック方式Info
- Publication number
- JPS63311550A JPS63311550A JP62148778A JP14877887A JPS63311550A JP S63311550 A JPS63311550 A JP S63311550A JP 62148778 A JP62148778 A JP 62148778A JP 14877887 A JP14877887 A JP 14877887A JP S63311550 A JPS63311550 A JP S63311550A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- memory
- storage element
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、記憶素子に書き込まれたデータをチェックし
、データに誤りがある場合にバッグアップシステムが作
動するメモリチェック方式に関する。
、データに誤りがある場合にバッグアップシステムが作
動するメモリチェック方式に関する。
［従来の技術］
従来のメモリチェック方式は、データのチェックコード
発生回路を用いて、データのチェックコードをデータに
添付し、それを記憶素子に記憶していた。そして、チェ
ックコードを個別に判断することで、データの誤りに対
処していた。
発生回路を用いて、データのチェックコードをデータに
添付し、それを記憶素子に記憶していた。そして、チェ
ックコードを個別に判断することで、データの誤りに対
処していた。
［解決すべき問題点］
上述した従来のメモリチェック方式では、記憶素子は回
路操作に必要な数しか設けられておらず、その記憶素子
のデータを個別にチェックしていたので、数ビットの誤
りについては対処できたが、記憶素子自体の故障に対し
ては対応できないという問題点を有していた。
路操作に必要な数しか設けられておらず、その記憶素子
のデータを個別にチェックしていたので、数ビットの誤
りについては対処できたが、記憶素子自体の故障に対し
ては対応できないという問題点を有していた。
また、あらかじめ記憶素子のバックアップを用意してお
いても、データを再書き込みしなくてはならず、故障時
に早期に対応できないという問題点も有していた。
いても、データを再書き込みしなくてはならず、故障時
に早期に対応できないという問題点も有していた。
本発明は上述した問題点にかんがみてなされたもので、
バックアップ用のデータをあらかじめストアしている記
憶素子を有するバックアップシステムを用いることで、
記憶素子自体の故障に対しても対応できるメモリチェッ
ク方式の提供を目的とする。
バックアップ用のデータをあらかじめストアしている記
憶素子を有するバックアップシステムを用いることで、
記憶素子自体の故障に対しても対応できるメモリチェッ
ク方式の提供を目的とする。
［問題点の解決手段］
上記目的を達成するために本発明のメモリチェック方式
は複数の記憶素子と、これらの記憶素子に書き込まれて
いるデータを比較し、データが一致しないときにエラー
検出信号を出力するデータ比較器と、エラー検出信号を
受け、正常に動作している記憶素子を認識し、データ切
替信号を出力する外部回路と、データ切替信号を受け。
は複数の記憶素子と、これらの記憶素子に書き込まれて
いるデータを比較し、データが一致しないときにエラー
検出信号を出力するデータ比較器と、エラー検出信号を
受け、正常に動作している記憶素子を認識し、データ切
替信号を出力する外部回路と、データ切替信号を受け。
正常に動作している記憶素子を選択し、その記憶素子に
書き込まれているデータを外部へ送るデータ切替部とで
構成しである。
書き込まれているデータを外部へ送るデータ切替部とで
構成しである。
［実施例］
以下、本発明の一実施例について第１図を参照して説明
する。
する。
第１図は、本発明の一実施例に係るメモリチェック方式
の回路図である。
の回路図である。
図面において、１および２は、同一構成を有し同一デー
タを書き込むための記憶素子である。
タを書き込むための記憶素子である。
３はデータ出力時に記憶素子１．２のうちのどちらから
のデータを外部に出力するかを選択するデータ切替部、
４は記憶素子１．２より読み出されたデータを比較する
データ比較器である。データ比較器４は、データが一致
しない場合にエラー検出信号５を図示せざる外部回路に
送る。外部回路は、記憶素子１．２のデータのチェック
を行ない、正常に動作している記憶素子を認識し、その
記憶素子のデータが外部へ出力されるようにするデータ
切替信号７をデータ切替部３に送る。このデータ切替部
３は、データ゛切替信号７を受けた場合に、正常に動作
している記憶素子からデータを読み出し、外部データ信
号６として、そのデータを外部に出力する。
のデータを外部に出力するかを選択するデータ切替部、
４は記憶素子１．２より読み出されたデータを比較する
データ比較器である。データ比較器４は、データが一致
しない場合にエラー検出信号５を図示せざる外部回路に
送る。外部回路は、記憶素子１．２のデータのチェック
を行ない、正常に動作している記憶素子を認識し、その
記憶素子のデータが外部へ出力されるようにするデータ
切替信号７をデータ切替部３に送る。このデータ切替部
３は、データ゛切替信号７を受けた場合に、正常に動作
している記憶素子からデータを読み出し、外部データ信
号６として、そのデータを外部に出力する。
以上のような回路構成を有するメモリチェック方式にお
いて、まずデータを記憶素子１．２に書き込むときは、
外部よりデータ切替部３を介し。
いて、まずデータを記憶素子１．２に書き込むときは、
外部よりデータ切替部３を介し。
記憶素子１．２に同一データを書き込む、一方、データ
を読み出す際にデータ切替部３が記憶素子１．２のどち
らから優先的にデータを外部に出力するかを初期設定し
ておく、この初期設定は、外部回路からデータ切替信号
７を出力することにより行なう。
を読み出す際にデータ切替部３が記憶素子１．２のどち
らから優先的にデータを外部に出力するかを初期設定し
ておく、この初期設定は、外部回路からデータ切替信号
７を出力することにより行なう。
なお、読み出されたデータは、データ比較器４により比
較される。
較される。
データが同一の場合は、データ比較器４からエラー検出
信号５は出力されず、初期設定により選択された記憶素
子のデータがデータ切替部３を介し、外部データ信号６
として外部へ出力される。
信号５は出力されず、初期設定により選択された記憶素
子のデータがデータ切替部３を介し、外部データ信号６
として外部へ出力される。
データが同一でない場合は、データ比較器４からエラー
検出信号５が出力され、このエラー検出 ゛信号５を受
け、外部回路４は記憶素子１．２のデータチェックを行
なう、そして、正常に動作している記憶素子を認識し、
データ切替信号７を出力する。データ切替信号７を受け
たデータ切替部３は、正常な記憶素子を選択し、その記
憶素子のデータを読み出し、外部データ信号６として外
部へ出力する。
検出信号５が出力され、このエラー検出 ゛信号５を受
け、外部回路４は記憶素子１．２のデータチェックを行
なう、そして、正常に動作している記憶素子を認識し、
データ切替信号７を出力する。データ切替信号７を受け
たデータ切替部３は、正常な記憶素子を選択し、その記
憶素子のデータを読み出し、外部データ信号６として外
部へ出力する。
なお、本発明は上述した一実施例に限定されるものでは
なく、二個以上の記憶素子を設けることにより、よりデ
ータの信頼性を増すことができる。
なく、二個以上の記憶素子を設けることにより、よりデ
ータの信頼性を増すことができる。
［発明の効果］
以上説明したように本発明は、二以上の記憶素子に同一
データを記憶させたバックアップシステムを用いたので
、データの信頼性を増大させ、記憶素子自体の故障等に
おいても、連続的な操作を確保することができるという
効果がある。
データを記憶させたバックアップシステムを用いたので
、データの信頼性を増大させ、記憶素子自体の故障等に
おいても、連続的な操作を確保することができるという
効果がある。
第１図は、本発明の一実施例に係るメモリチェック方式
の回路図である。 ｌ、２：記憶素子 ３：データ切替部４：デー
タ比較器 ５：エラー検出信号７：データ初荷信号
の回路図である。 ｌ、２：記憶素子 ３：データ切替部４：デー
タ比較器 ５：エラー検出信号７：データ初荷信号
Claims (1)
- 複数の記憶素子と、これらの記憶素子に書き込まれてい
るデータを比較し、データが一致しないときにエラー検
出信号を出力するデータ比較器と、エラー検出信号を受
け、正常に動作している記憶素子を認識し、データ切替
信号を出力する外部回路と、データ切替信号を受け、正
常に動作している記憶素子を選択し、その記憶素子に書
き込まれているデータを外部へ送るデータ切替部とで構
成したことを特徴とするメモリチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148778A JPS63311550A (ja) | 1987-06-15 | 1987-06-15 | メモリチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148778A JPS63311550A (ja) | 1987-06-15 | 1987-06-15 | メモリチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63311550A true JPS63311550A (ja) | 1988-12-20 |
Family
ID=15460457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62148778A Pending JPS63311550A (ja) | 1987-06-15 | 1987-06-15 | メモリチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63311550A (ja) |
-
1987
- 1987-06-15 JP JP62148778A patent/JPS63311550A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452429A (en) | Error correction code on add-on cards for writing portions of data words | |
| JPH0430619B2 (ja) | ||
| JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
| JPH0425580B2 (ja) | ||
| US3801802A (en) | Information storage having monitored functions | |
| JPS63311550A (ja) | メモリチェック方式 | |
| JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
| JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPH01106247A (ja) | メモリカード | |
| JPS5823679B2 (ja) | 記憶装置 | |
| JPS6024493B2 (ja) | メモリ制御方式 | |
| JPH04120938A (ja) | アドレス・コントロール・メモリの自己診断回路 | |
| JPS6142304B2 (ja) | ||
| JPH04252344A (ja) | コンピュータシステム | |
| JPS6217775B2 (ja) | ||
| JPS60110047A (ja) | エラ−訂正方式 | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPH03126124A (ja) | ディスクサブシステム | |
| JPH01231151A (ja) | 記憶装置におけるアドレス分配方式 | |
| JPS6134648A (ja) | 記憶装置 | |
| JPS61253564A (ja) | 記憶装置 |