JPH03126124A - ディスクサブシステム - Google Patents

ディスクサブシステム

Info

Publication number
JPH03126124A
JPH03126124A JP1264630A JP26463089A JPH03126124A JP H03126124 A JPH03126124 A JP H03126124A JP 1264630 A JP1264630 A JP 1264630A JP 26463089 A JP26463089 A JP 26463089A JP H03126124 A JPH03126124 A JP H03126124A
Authority
JP
Japan
Prior art keywords
data
crc
disk
error
disk device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1264630A
Other languages
English (en)
Inventor
Masanori Fujimura
藤村 正典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1264630A priority Critical patent/JPH03126124A/ja
Publication of JPH03126124A publication Critical patent/JPH03126124A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はディスクサブシステムに関し、特にディスクサ
ブシステムにおけるデータチエツク方式従来、ディスク
サブシステムにおいては、第2図に示すように、ディス
ク制御装置3にCRC(cyclic redunda
ncy check )データの生成およびチエツクを
行うCRC生成チエツク回路31が設けられている場合
には、ディスク装置4のメモリ回路41へのデータの書
込み時に、該データをセレクタ32を介してディスク装
置4に送出した後に、CRC生成チエツク回路31で生
成された該データのCRCデータをセレクタ32を介し
てディスク装置4に送出している。
一方、ディスク装置4のメモリ回路41がらデータを読
出すときには、ディスク装置4から該データとともに送
られてくるCRCデータをCRC生成チエツク回路31
でチエツクしてエラーの検出を行っている。
また、第3図に示すように、ディスク装置6にCRCデ
ータの生成およびチエツクを行うCRC生成チエツク回
路61が設けられている場合には、ディスク制御装置5
からメモリ回路63へのデータの書込み時に、該データ
をセレクタ62を介してメモリ回路63に書込んだ後に
、CRC生成チエツク回路61で生成された該データの
CRCデータをセレクタ62を介してメモリ回路63に
吉込んでいる。
一方、メモリ回路63からデータを読出すときには、メ
モリ回路63から該データとともに読出されたCRCデ
ータをCRC生成チエツク回路61てチエツクしてエラ
ーの検出を行っており、CRC生成チエツク回路61で
エラーが検出されればエラー報告をディスク制御装置5
に出力し、CRC生成チエツク回路61でエラーが検出
されなければ終了報告をディスク制御装置5に出力して
いる。
このような従来のディスクサブシステムでは、ディスク
制御装置3でCRCデータの生成およびチエツクを行う
か、あるいはディスク装置6でCRCデータの生成およ
びチエツクを行うかのいずれか一方だったので、ディス
ク制御装置3のCRC生成チエツク回路31やディスク
制御装置6のCRC生成チエツク回路61が故障すると
、データ化けが発生したり、データが破壊されたりして
、データが正常であるにもかかわらず該データが読めな
くなるという欠点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、CRC生成チエツク回路の故障やデータ
の誤りなどを確実に検■することができ、信頼性の高い
システムを構築することができるディスクサブシステム
の提供を目的とする。
発明の構成 本発明によるディスクサブシステムは、ディスク装置と
、前記ディスク装置に対するデータの書込み読出しを制
御するディスク制御装置とを含むディスクサブシステム
であって、前記ディスク装置に書込むデータのCRCデ
ータを生成する生成手段と、前記ディスク装置から読出
された読出しデータに付加された前記CRCデータによ
り前記読出しデータのエラー検出を行う第1のエラー検
出手段とを前記ディスク制御装置に設け、前記ディスク
制御装置から書込みデータとともに送られてくる前記生
成手段からの前記CRCデータにより前記書込みデータ
のエラー検出を行う第2のエラー検出手段を前記ディス
ク装置に設けたことを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、ディスク制御装置1のCRC生成チエ
ツク回路11は他装置(図示せず)または自装置内のメ
モリ(図示せず)からディスク装置2への書込みデータ
に対してCRCデータを生成し、該書込みデータがセレ
クタ12を介してディスク装置2に送出された後に、該
CRCデータをセレクタ12を介してディスク装置2に
送出する。
また、CRC生成チエツク回路11はディスク装置2か
らの読出しデータおよびそれに対応するCRCデータを
受取ると、該読出しデータのエラーチエツクを行う。
一方、ディスク装置2ではディスク制御装置1からの書
込みデータおよびそのCRCデータがメモリ回路22に
書込まれるが、このとき同時に、そのCRCデータによ
りCRCチエツク回路21で該書込みデータのエラーチ
エツクが行われる。
その結果、CRCチエツク回路21でエラーが検出され
ればエラー報告がディスク制御装置1に出力され、エラ
ーが検出されなければ終了報告がディスク制御装置1に
出力される。
次に、第1図を用いて本発明の一実施例の動作について
説明する。
ディスク装置2に書込みデータを書込む場合、該書込み
データが書込みデータvA101に出力されると、該書
込みデータはセレクタ12で選択されて書込みデータ線
103を介してディスク装置2に出力される。
該書込みデータの最終データがディスク装置2に出力さ
れると、セレクタ12てはCRCデータ線102が選択
され、該書込みデータに対応してCRC生成チエツク回
路11で生成されたCRCデータがディスク装置2に送
出される。
ディスク装置2では書込みデータ線103を介してディ
スク制御装置]から送られてきた書込みデータおよびそ
のCRCデータをすべてメモリ回路22に書込む。
このとき、CRCチエツク回路21ではCRCデータが
送られてきたときに書込みデータのチエツクを行い、エ
ラーが検出されればエラー報告を信号線105を介して
ディスク制御装置1に出力し、エラーが検出されなけれ
ば終了報告を信号線106を介してディスク制御装置1
に出力する。
ディスク装置2から読出しデータを読出す場合、ディス
ク制御装置1てはCRCデータを含む該続出しデータを
読出しデータ線104を介して受取ると、CRCデータ
を除いたデータ(読出しデータ)を他装置または自装置
内のメモリに転送するとともに、CRCデータによりC
RC生成チエツク回路11でエラーチエツクを行う。
その結果、CRC生成チエツク回路11でエラーが検出
されると、他装置に対してエラー報告を行うか、あるい
はりトライ処理を行う。
尚、ディスク装置2から読出しデータを読出す場合、デ
ィスク装置2内ではCRCデータのチエツクを行ってい
ないが、メモリ回路22からの読出しデータ線104を
接続してCRCチエツク回路21にCRCデータを入力
させるようにすることによって、ディスク装置2でも容
易にCRCデータのチエツクを行うことができる。
この場合、メモリ回路22から読出されたCRCデータ
はディスク装置2のCRCチエツク回路21とディスク
制御装置1のCRC生成チエツク回路11とにより二重
にチエツクされることになる。
このように、ディスク制御装置1およびディスク装置2
を含むディスクサブシステムにおいて、書込みデータま
たは読出しデータに付加されるCRCデータをデータ受
取り側でチエツクするようにすることによって、CRC
生成チエツク回路11またはCRCチエツク回路21の
故障や、データの誤りなどを確実に検出することができ
、信頼性の高いシステムを構築することができる。
発明の詳細 な説明したように本発明によれば、ディスク装置とディ
スク制御装置とを含むディスクサブシステムにおいて、
CRCデータをデータ受取り側でチエツクするようにす
ることによって、CRC生成チエツク回路の故障やデー
タの誤りなどを確実に検出することができ、信頼性の高
いシステムをtlが築することができるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図および第3図は従来例の構成を示すブロック図であ
る。 主要部分の符号の説明 1・・・・・・ディスク制御装置 2・・・・・・ディスク装置 11・・・・・・CRC生成チエツク回路12・・・・
・・セレクタ 21・・・・・・CRCチエツク回路 22・・・・・・メモリ回路

Claims (1)

    【特許請求の範囲】
  1. (1)ディスク装置と、前記ディスク装置に対するデー
    タの書込み読出しを制御するディスク制御装置とを含む
    ディスクサブシステムであって、前記ディスク装置に書
    込むデータのCRCデータを生成する生成手段と、前記
    ディスク装置から読出された読出しデータに付加された
    前記CRCデータにより前記読出しデータのエラー検出
    を行う第1のエラー検出手段とを前記ディスク制御装置
    に設け、前記ディスク制御装置から書込みデータととも
    に送られてくる前記生成手段からの前記CRCデータに
    より前記書込みデータのエラー検出を行う第2のエラー
    検出手段を前記ディスク装置に設けたことを特徴とする
    ディスクサブシステム。
JP1264630A 1989-10-11 1989-10-11 ディスクサブシステム Pending JPH03126124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1264630A JPH03126124A (ja) 1989-10-11 1989-10-11 ディスクサブシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1264630A JPH03126124A (ja) 1989-10-11 1989-10-11 ディスクサブシステム

Publications (1)

Publication Number Publication Date
JPH03126124A true JPH03126124A (ja) 1991-05-29

Family

ID=17406013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1264630A Pending JPH03126124A (ja) 1989-10-11 1989-10-11 ディスクサブシステム

Country Status (1)

Country Link
JP (1) JPH03126124A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034427A (ja) * 1999-07-23 2001-02-09 Fujitsu Ltd デバイス制御装置及び制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034427A (ja) * 1999-07-23 2001-02-09 Fujitsu Ltd デバイス制御装置及び制御方法

Similar Documents

Publication Publication Date Title
JPS648382B2 (ja)
US4926426A (en) Error correction check during write cycles
JP2672916B2 (ja) アレイディスク装置のデータチェック方法
JPH03126124A (ja) ディスクサブシステム
JP2806856B2 (ja) 誤り検出訂正回路の診断装置
JPS61110243A (ja) 誤り訂正及び検出回路の診断方式
JPH04341998A (ja) メモリ回路
JPH04291427A (ja) 記憶サブシステム
JPH06110721A (ja) メモリ制御装置
JPH0689236A (ja) ランダムアクセスメモリ監視回路
JPS60188000A (ja) 読み出し専用メモリ
JPH05224968A (ja) データチェック方式
JPH04101253A (ja) メモリのecc回路の動作試験方式
JPH07152497A (ja) ディスク制御装置
JPS63311550A (ja) メモリチェック方式
JPH0216658A (ja) 記憶装置
JPH0242688A (ja) 磁気ディスク装置
JPH0254582B2 (ja)
JPS61253564A (ja) 記憶装置
JPS6142304B2 (ja)
JPH0296855A (ja) メモリコントロール回路における故障検出方式
JPS6155696B2 (ja)
JPS58129662A (ja) 障害検出方式
JPH03154951A (ja) データ処理装置
JPH0336634A (ja) レジスタフアイルを含む回路の故障検出方式