JPS61110243A - 誤り訂正及び検出回路の診断方式 - Google Patents
誤り訂正及び検出回路の診断方式Info
- Publication number
- JPS61110243A JPS61110243A JP59230157A JP23015784A JPS61110243A JP S61110243 A JPS61110243 A JP S61110243A JP 59230157 A JP59230157 A JP 59230157A JP 23015784 A JP23015784 A JP 23015784A JP S61110243 A JPS61110243 A JP S61110243A
- Authority
- JP
- Japan
- Prior art keywords
- error
- section
- detecting circuit
- bits
- diagnostic mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は記憶装置の誤り訂正及び検出回路の診断方式に
関する。
関する。
従来の記憶装置などの誤り訂正及び検出回路には、診断
機能がないものと、診断機能Ｖｉあるがその誤りデータ
もソフトウェアで一時記憶装置に入れるものの２種類が
ある。その前者では当該回路の診断ができないし、まだ
後者では一時記憶装置などのハードウェア量の増加およ
び＋ｍｂパターン演算のためのソフトウェアの負荷増加
などの不具合点がある。
機能がないものと、診断機能Ｖｉあるがその誤りデータ
もソフトウェアで一時記憶装置に入れるものの２種類が
ある。その前者では当該回路の診断ができないし、まだ
後者では一時記憶装置などのハードウェア量の増加およ
び＋ｍｂパターン演算のためのソフトウェアの負荷増加
などの不具合点がある。
本発明の目的は上記した従来技術の不具合点をなくシ、
ソフトウェア手続きが簡単で容易に診断可能な誤り訂正
及び検出回路の診断方式を提供するにある・ 〔発明の概要） 本発明は記憶データビットに冗長ビットを付加すること
により１ビット誤り訂正および２ビット誤り検出を行な
う誤り訂正及び検出回路を備えた記憶装置において、ソ
フトウェアの命令により上記ビットの特定のビットに誤
りを発生させる手段を設けるとともに、該手段により発
生させた誤りを上記誤り訂正及び検出回路に訂正または
検出させて該回路の動作の正常性を確認する手段を備え
たものである。
ソフトウェア手続きが簡単で容易に診断可能な誤り訂正
及び検出回路の診断方式を提供するにある・ 〔発明の概要） 本発明は記憶データビットに冗長ビットを付加すること
により１ビット誤り訂正および２ビット誤り検出を行な
う誤り訂正及び検出回路を備えた記憶装置において、ソ
フトウェアの命令により上記ビットの特定のビットに誤
りを発生させる手段を設けるとともに、該手段により発
生させた誤りを上記誤り訂正及び検出回路に訂正または
検出させて該回路の動作の正常性を確認する手段を備え
たものである。
以下に本発明の一実施例を第１図により説明する。
第１図は本発明による記憶装置の誤り訂正及び検出回路
の診断方式の一実施例を示すブロック図である。第１図
において、１は中央制御装置、２は主記憶装置のメモリ
部、３はデータ信号受信部、４は誤り訂正及び検出部（
回路）、５は診断モード判定部、６は誤りパターン発生
部、７は診断モード切替え信号、８は診断結果保持部で
ある。
の診断方式の一実施例を示すブロック図である。第１図
において、１は中央制御装置、２は主記憶装置のメモリ
部、３はデータ信号受信部、４は誤り訂正及び検出部（
回路）、５は診断モード判定部、６は誤りパターン発生
部、７は診断モード切替え信号、８は診断結果保持部で
ある。
この構成で、通常時は中央制御装置１から主記憶装置に
送出された記憶データ情報は主記憶装置のデータ信号送
受信部３で受信され、誤り訂正及び検出部４で記憶デー
タビットに誤り訂正及び検出用冗長ビットが付加された
のち、誤りパターン発生部６を経由してメモリ部２に書
き込まれる。このさい診断モード判定部５は通常モード
に設定されており、診断モード切替え信号７も通常モー
ドを指定するため、記憶データ情報が誤りパターン発生
部６を通りでも誤りデータパターンに変換されない。こ
れによりメモリ部２に書き込まれた記憶データ情報を読
み出して、誤り訂正及び検出部４により１ビット誤り訂
正及び２ビット誤り検出が行われる。
送出された記憶データ情報は主記憶装置のデータ信号送
受信部３で受信され、誤り訂正及び検出部４で記憶デー
タビットに誤り訂正及び検出用冗長ビットが付加された
のち、誤りパターン発生部６を経由してメモリ部２に書
き込まれる。このさい診断モード判定部５は通常モード
に設定されており、診断モード切替え信号７も通常モー
ドを指定するため、記憶データ情報が誤りパターン発生
部６を通りでも誤りデータパターンに変換されない。こ
れによりメモリ部２に書き込まれた記憶データ情報を読
み出して、誤り訂正及び検出部４により１ビット誤り訂
正及び２ビット誤り検出が行われる。
つぎに診断実行時は、ソフトウェアの命令により診断モ
ード判定部５が診断モードに設定され、診断モード切替
え信号７も診断モードを指定する。この状態で中央処理
装置１が主記憶装置に送出された記憶データ情報は主記
憶装置のデータ送受信部３で受信され、誤り訂正及び検
出部４で記憶データビットに誤り訂正及び検出用冗長ビ
ットが付加されたのち、誤りパターン発生部６に送られ
る。するとこのとき診断モード判定部５からの診断モー
ド切替え信号７が診断モードを指定しているため、記憶
データ情報は誤りパターン発生部６を通して特定のビッ
トに誤りを発生させた誤りデータパターンに変換され
。
ード判定部５が診断モードに設定され、診断モード切替
え信号７も診断モードを指定する。この状態で中央処理
装置１が主記憶装置に送出された記憶データ情報は主記
憶装置のデータ送受信部３で受信され、誤り訂正及び検
出部４で記憶データビットに誤り訂正及び検出用冗長ビ
ットが付加されたのち、誤りパターン発生部６に送られ
る。するとこのとき診断モード判定部５からの診断モー
ド切替え信号７が診断モードを指定しているため、記憶
データ情報は誤りパターン発生部６を通して特定のビッ
トに誤りを発生させた誤りデータパターンに変換され
。
てメモリ部２に書き込まれる。したがりてソフトウェア
によりこの書き込まれた記憶データ情報を読み出して、
誤り訂正及び検出部４により該誤りデータの１ビット誤
り訂正及び２ビット誤り検出を行ない、その結果を診断
結果保持部８に記憶する。これより診断結果記憶内容を
読み出して、誤り訂正及び検出部（回路）４の動作が正
常かどうかを判断することができる。
によりこの書き込まれた記憶データ情報を読み出して、
誤り訂正及び検出部４により該誤りデータの１ビット誤
り訂正及び２ビット誤り検出を行ない、その結果を診断
結果保持部８に記憶する。これより診断結果記憶内容を
読み出して、誤り訂正及び検出部（回路）４の動作が正
常かどうかを判断することができる。
このように本実施例によれば、誤り訂正及び検出回路の
診断命令を受けるとハードウェアでメモリの書込みデー
タを自動的に誤りデータに変換してメモリ部へ書き込む
ようＫして、ソフトウェアの処理は診断モードの設定と
記憶データ情報の書込みと読出しと診断結果の読出しの
みに簡単化し、容易に記憶装置の誤り訂正及び検出回路
の動作の正常性を確認することができる。
診断命令を受けるとハードウェアでメモリの書込みデー
タを自動的に誤りデータに変換してメモリ部へ書き込む
ようＫして、ソフトウェアの処理は診断モードの設定と
記憶データ情報の書込みと読出しと診断結果の読出しの
みに簡単化し、容易に記憶装置の誤り訂正及び検出回路
の動作の正常性を確認することができる。
以上のように本発明によれば、容易に記憶装置の誤り訂
正及び検出回路の診断が可能となりこの診断機能のソフ
トウェアおよびハードウェアの増加は１００ステツプ、
１０ＩＣ程度の比較的少量でありて、これにより誤り
訂正及び検出回路の故障の早期摘出による信頼度の向上
に効果がある。
正及び検出回路の診断が可能となりこの診断機能のソフ
トウェアおよびハードウェアの増加は１００ステツプ、
１０ＩＣ程度の比較的少量でありて、これにより誤り
訂正及び検出回路の故障の早期摘出による信頼度の向上
に効果がある。
第１図は本発明による記憶装置の誤り訂正及び検出回路
の診断方式の一実施例を示すブロック図である。 １・・・中央処理装置 ２・・・主記憶装置のメモリ部 ５・・・データ信号送受信部 ４・・・誤り訂正及び検出部（回路） ５・・・診断モード判定部 ６・・・誤りパターン発生部 ７・・・診断モード切替え信号 ８・・・診断結果保持部 手続補正書（方式） 事件の表示 昭和５９ 年特許願第 １５０１５７号発明の 名 称
誤り訂正及び検出回路の診断方式補正をする者 鱒との師 特許出願人 乙 祢 １３１０１株式会ｒｔ 日 立 製 作所
代 理 人
の診断方式の一実施例を示すブロック図である。 １・・・中央処理装置 ２・・・主記憶装置のメモリ部 ５・・・データ信号送受信部 ４・・・誤り訂正及び検出部（回路） ５・・・診断モード判定部 ６・・・誤りパターン発生部 ７・・・診断モード切替え信号 ８・・・診断結果保持部 手続補正書（方式） 事件の表示 昭和５９ 年特許願第 １５０１５７号発明の 名 称
誤り訂正及び検出回路の診断方式補正をする者 鱒との師 特許出願人 乙 祢 １３１０１株式会ｒｔ 日 立 製 作所
代 理 人
Claims (1)
- 記憶データビットに冗長ビットを付加することにより１
ビット誤り訂正および２ビット誤り検出を行なう誤り訂
正及び検出回路を備えた記憶装置において、ソフトウェ
アの命令により上記ビットの特定のビットに誤りを発生
させる手段を設けるとともに、該手段により発生させた
誤りを上記誤り訂正及び検出回路に訂正または検出させ
て該回路の動作の正常性を確認する手段を備えた誤り訂
正及び検出回路の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59230157A JPS61110243A (ja) | 1984-11-02 | 1984-11-02 | 誤り訂正及び検出回路の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59230157A JPS61110243A (ja) | 1984-11-02 | 1984-11-02 | 誤り訂正及び検出回路の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61110243A true JPS61110243A (ja) | 1986-05-28 |
Family
ID=16903485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59230157A Pending JPS61110243A (ja) | 1984-11-02 | 1984-11-02 | 誤り訂正及び検出回路の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61110243A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156834A (ja) * | 1987-12-14 | 1989-06-20 | Hitachi Ltd | チェック回路の診断装置 |
| JPH01227275A (ja) * | 1988-03-08 | 1989-09-11 | Nec Corp | 磁気ディスク制御装置 |
| JPH02150925A (ja) * | 1988-12-01 | 1990-06-11 | Fujitsu Ltd | 故障検出回路の診断方式 |
| JP2011008650A (ja) * | 2009-06-29 | 2011-01-13 | Fujitsu Ltd | エラー検証方法，エラー検証システムおよびエラー検証プログラム |
-
1984
- 1984-11-02 JP JP59230157A patent/JPS61110243A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156834A (ja) * | 1987-12-14 | 1989-06-20 | Hitachi Ltd | チェック回路の診断装置 |
| JPH01227275A (ja) * | 1988-03-08 | 1989-09-11 | Nec Corp | 磁気ディスク制御装置 |
| JPH02150925A (ja) * | 1988-12-01 | 1990-06-11 | Fujitsu Ltd | 故障検出回路の診断方式 |
| JP2011008650A (ja) * | 2009-06-29 | 2011-01-13 | Fujitsu Ltd | エラー検証方法，エラー検証システムおよびエラー検証プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639917A (en) | Fault determining apparatus for data transmission system | |
| JPS61110243A (ja) | 誤り訂正及び検出回路の診断方式 | |
| JPS6222199B2 (ja) | ||
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JPH06149685A (ja) | メモリエラー回復装置 | |
| JP3146863B2 (ja) | 単方向ループ型伝送回路 | |
| JPS60246066A (ja) | 読取回路の診断方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPH06110721A (ja) | メモリ制御装置 | |
| JPS63140342A (ja) | エラ−検出回路の試験方式 | |
| JPS6218943B2 (ja) | ||
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPS6115460B2 (ja) | ||
| JPS6398747A (ja) | マイクロプログラムテスト方式 | |
| JPH03126124A (ja) | ディスクサブシステム | |
| JPH0346047A (ja) | 検査回路 | |
| JPH0287240A (ja) | 実行履歴記憶装置 | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPH0336634A (ja) | レジスタフアイルを含む回路の故障検出方式 | |
| JPS62140152A (ja) | メモリ診断方式 | |
| JPH01187660A (ja) | 周辺装置のインタフェース診断方式 | |
| JPH0822420A (ja) | エラー自動修正機能付き記憶装置 |