JP3146863B2 - 単方向ループ型伝送回路 - Google Patents

単方向ループ型伝送回路

Info

Publication number
JP3146863B2
JP3146863B2 JP16466694A JP16466694A JP3146863B2 JP 3146863 B2 JP3146863 B2 JP 3146863B2 JP 16466694 A JP16466694 A JP 16466694A JP 16466694 A JP16466694 A JP 16466694A JP 3146863 B2 JP3146863 B2 JP 3146863B2
Authority
JP
Japan
Prior art keywords
data
tail
circuit
diagnostic
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16466694A
Other languages
English (en)
Other versions
JPH088948A (ja
Inventor
信哉 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP16466694A priority Critical patent/JP3146863B2/ja
Publication of JPH088948A publication Critical patent/JPH088948A/ja
Application granted granted Critical
Publication of JP3146863B2 publication Critical patent/JP3146863B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般産業用の分散制御
システム等に使用される単方向ループ型伝送回路に関す
る。
【0002】
【従来の技術】従来の単方向ループ型伝送回路には、パ
イパス時間を短縮して伝送速度を増すために、伝送路上
の制御信号により各局の内部回路をバイパスして中継局
のパイパス時間を極限まで短縮する方式がある。
【0003】
【発明が解決しようとする課題】しかしながら、この方
式では、中継局がバイパスされる通信データについて、
そのデータ内容が正常か否かを診断することができな
い。そのため、通信データが各局を中継されていく間
に、データの一部が変化して異常なデータになっても、
最終の受信局に到達するまでは異常発生が判らず、しか
も、どの区間で異常が発生したかを特定することができ
ないという問題があった。本発明は上記問題点を解決す
るためになされたもので、その目的とするところは、各
中継局においてバイパス処理時間を損なうことなくバイ
パス通信データの診断を可能にした単方向ループ型伝送
回路を提供することにある。
【0004】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、伝送路上に設置された局内に、伝送路を
介して入出力される通信データを一時貯留するFIFO
(first−infirst−out)メモリと、F
IFOメモリにバスを介して接続されたプロセッサとを
有し、伝送路を介して接続されている他局に対して通信
データの送・受信およびバイパス送信を行う単方向ルー
プ型伝送回路において、自局発の通信データの末尾にデ
ータの診断結果を示すテールデータを付加する手段と、
FIFOメモリ内の通信データがバイパス通信データで
あるか否かを判別するデータ判別回路と、FIFOメモ
リ内の通信データがバイパス通信データである場合に、
テールデータを読み取るテールデータ読取回路と、読取
られたテールデータの診断結果が正常である場合に、該
当するバイパス通信データの内容が正常か否かを診断す
るデータ診断回路と、読取られたテールデータの診断結
果が正常でありかつデータ診断回路の診断結果が正常で
ある場合および読取られたテールデータの診断結果が異
常である場合は受信したテールデータをそのまま送信用
のテールデータとし、読取られたテールデータの診断結
果が正常でありかつデータ診断回路の診断結果が異常で
ある場合は送信用のテールデータを自局名と診断結果か
らなるテールデータに書き換えるテールデータ書換回路
とを備えたことを特徴とする。
【0005】
【作用】本発明においては、自局発の通信データの末尾
にデータの診断結果を示すテールデータが付加され、そ
の通信データを受信した局では、データ判別回路によ
り、他局より受信されてFIFOメモリ内に格納された
通信データがバイパス通信データであるか否かが判別さ
れる。バイパス通信データが受信された場合は、テール
データ読取回路によりテールデータが読み取られ、テー
ルデータの診断結果が正常であることを示していれば、
データ診断回路により該当するバイパス通信データの内
容が正常か否かが診断される。
【0006】読取られたテールデータの診断結果が正常
でありかつデータ診断回路の診断結果が正常である場合
および読取られたテールデータの診断結果が異常である
場合は、受信したテールデータがそのまま送信用のテー
ルデータとされ、また、読取られたテールデータの診断
結果が正常でありかつデータ診断回路の診断結果が異常
である場合は、送信用のテールデータが自局名と診断結
果からなるテールデータに書き換えられる。
【0007】
【実施例】以下、図に沿って本発明の実施例を説明す
る。図1は本発明の実施例の構成を示すブロック図であ
る。図において、1は局、2,3は局1に対する他局で
あり、これら局1〜3は光ケーブル等からなる伝送路4
によりループ状に接続されている。この伝送路4は時計
回り方向に通信データが送信される。図は、他局2が送
信した通信データが局1に受信され、局1が送信した通
信データが他局3に受信されることを示している。局1
は、入力バッファ回路5、FIFOメモリ6、バス7、
出力バッファ回路8、データ判別回路およびテールデー
タ読取回路であるところのヘッド/テールデータ検出回
路9、プロセッサ11、データ診断回路12、テールデ
ータ書換回路であるところの診断データ書換回路13に
より構成されている。
【0008】図2は、局1〜3により生成・発信される
通信データのフォーマットを示し、通信データ30は三
分されて、伝送データ本体32の先頭のヘッド部に制御
ヘッドデータ31が付加され、末尾に診断テールデータ
33が付加されている。この制御ヘッドデータ31には
通信データ30の宛先が書き込まれ、診断テールデータ
33には伝送データ32についての診断結果等が書き込
まれる。このように構成された通信データ30が図1の
他局2から発信されて局1に受信されると、先ず、入力
バッファ回路5を介してFIFOメモリ6に入力され
る。
【0009】次に、FIFOメモリ6に入力された通信
データ30の制御ヘッドデータ31および診断テールデ
ータ33が、バス7を介してヘッド/テールデータ検出
回路9により読み取られる。ここで検出回路9は制御ヘ
ッドデータ31を読み取るとデータ受信割込処理起動信
号aをプロセッサ11へ送る。すると、プロセッサ11
は、FIFOメモリ6内の通信データ30について、受
信またはバイパス送信の処理を開始する。また、検出回
路9は読み取った診断テールデータ33そのものを信号
bとしてデータ診断回路12および診断データ書換回路
13へ送る。
【0010】データ診断回路12は、診断テールデータ
33の内容が診断結果の正常を示している場合に、伝送
データ32の診断を行い、診断結果cを診断データ書換
回路13へ送る。ここで行われる診断とは、パリティチ
ェック、サムチェック、CRC(冗長度符号チェック)
等である。なお、診断テールデータ33の診断結果がす
でに異常を表している場合、データ診断回路12は伝送
データ32の診断を行わない。
【0011】診断データ書換回路13は、データ異常を
表す診断結果cが入力されると、それまでの診断テール
データ33を、異常であることを表す診断テールデータ
45に書換えて伝送データ32に付加する。また、この
とき、異常の診断を下した局1自身のコードも診断テー
ルデータ45に付加される。新たに診断テールデータ4
5が付加された伝送データ32は、プロセッサ11によ
り、他局2へ送信される。また、診断データ書換回路1
3は、データ異常を表す診断結果cが入力されなけれ
ば、診断テールデータ33を書換えることはない。
【0012】図3、図4は、上述した診断テールデータ
33の書き換えに関する処理を示したタイミングチャー
トである。図3では、伝送データ32および診断テール
データ33が受信されると、診断テールデータ33がデ
ータの正常を表していれば、伝送データ32の診断が行
われる。ここで、診断結果が異常であれば、診断テール
データ33を、診断異常を表す診断テールデータ45に
書き換えた後、伝送データ32の末尾に診断テールデー
タ45を付加して送信データとする。
【0013】また、図3で伝送データ32の診断結果が
正常である場合と、受信された診断テールデータ33が
すでにデータの異常を表している場合は、図4のよう
に、診断テールデータ33を書き換えることなく、その
まま、伝送データ32の末尾に付加して送信データとす
る。なお、これら図3、図4に示されるように、データ
受信と並行してデータ診断および送信データの作成が行
われるため、局1におけるバイパス用通信データの受信
から送信までのバイパス送信に関する処理が極めて短時
間で行われる。
【0014】このように、実施例では、FIFOメモリ
6にバイパス用の通信データ30が受信されると、専用
回路であるヘッド/テールデータ検出回路9、データ診
断回路12および診断データ書換回路13により、その
伝送データ32が正常であるか否かが診断され、診断結
果が異常であれば、正常を表す診断テールデータ33が
異常を表す診断テールデータ45に書き換えられてから
他局2へ送られる。また、これらの診断処理は、専用の
回路で実行されるため極めて高速に行われるため、プロ
セッサ11へは負担が全くかからない。
【0015】また、診断テールデータ45には、異常診
断をした局のコードが付加されているため、通信データ
30を最終受信した宛先局において、通信データに異常
が発生した伝送路上の位置を特定することができる。さ
らに、実施例では診断の結果、異常が発生したことを伝
えるのに新たな故障メッセージを生成して送信するわけ
ではないので、伝送路上の通信量は一定のままであり、
故障診断のために通信タイミングが影響を受けることは
ない。なお、実施例では、局1について説明したが、他
局2,3についても局1と同様に構成されている。
【0016】
【発明の効果】以上述べたように本発明によれば、通信
データの末尾にデータの診断結果を示すテールデータを
付加して発信し、その通信データをバイパス通信データ
として受信した局ではテールデータの診断結果が正常を
表している場合のみ、データの内容を診断する。ここ
で、データ内容に異常が検出された場合のみ、テールデ
ータを書換え、診断結果が異常であることと異常発生箇
所として自局名を付加して次局へ送信する。これ以外
は、受信したテールデータをそのまま次局へ送信する。
【0017】その結果、バイパス処理時間を損なうこと
なく、バイパス送信する通信データの診断を行うことが
可能になる。また、これらの診断処理がプロセッサとは
別に設けられた専用回路により実行されるため、プロセ
ッサはデータ診断に関する処理に全く関与することがな
くなり、その分、プロセッサのスループットおよび伝送
速度が増大する。
【図面の簡単な説明】
【図1】本発明の実施例の構成を示すブロック図であ
る。
【図2】実施例で送信される通信データのフォーマット
を示す説明図である。
【図3】実施例における書き換え処理を示すタイミング
チャートである。
【図4】実施例における書き換え処理を示すタイミング
チャートである。
【符号の説明】
1 局 2,3 他局 4 伝送路 5 入力バッファ回路 6 FIFOメモリ 7 バス 8 出力バッファ回路 9 ヘッド/テールデータ検出回路 11 プロセッサ 12 データ診断回路 13 診断データ書換回路 30 通信データ 31 制御ヘッドデータ 32 伝送データ本体 33,45 診断テールデータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 12/42

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】伝送路上に設置された局内に、伝送路を介
    して入出力される通信データを一時貯留するFIFOメ
    モリと、FIFOメモリにバスを介して接続されたプロ
    セッサとを有し、伝送路を介して接続されている他局に
    対して通信データの送・受信およびバイパス送信を行う
    単方向ループ型伝送回路において、 自局発の通信データの末尾にデータの診断結果を示すテ
    ールデータを付加する手段と、 FIFOメモリ内の通信データがバイパス通信データで
    あるか否かを判別するデータ判別回路と、 FIFOメモリ内の通信データがバイパス通信データで
    ある場合に、テールデータを読み取るテールデータ読取
    回路と、 読取られたテールデータの診断結果が正常である場合
    に、該当するバイパス通信データの内容が正常か否かを
    診断するデータ診断回路と、 読取られたテールデータの診断結果が正常でありかつデ
    ータ診断回路の診断結果が正常である場合および読取ら
    れたテールデータの診断結果が異常である場合は受信し
    たテールデータをそのまま送信用のテールデータとし、
    読取られたテールデータの診断結果が正常でありかつデ
    ータ診断回路の診断結果が異常である場合は送信用のテ
    ールデータを自局名と診断結果からなるテールデータに
    書き換えるテールデータ書換回路と、 を備えたことを特徴とする単方向ループ型伝送回路。
JP16466694A 1994-06-23 1994-06-23 単方向ループ型伝送回路 Expired - Fee Related JP3146863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16466694A JP3146863B2 (ja) 1994-06-23 1994-06-23 単方向ループ型伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16466694A JP3146863B2 (ja) 1994-06-23 1994-06-23 単方向ループ型伝送回路

Publications (2)

Publication Number Publication Date
JPH088948A JPH088948A (ja) 1996-01-12
JP3146863B2 true JP3146863B2 (ja) 2001-03-19

Family

ID=15797520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16466694A Expired - Fee Related JP3146863B2 (ja) 1994-06-23 1994-06-23 単方向ループ型伝送回路

Country Status (1)

Country Link
JP (1) JP3146863B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844813B2 (ja) * 2006-01-19 2011-12-28 横河電機株式会社 二重化制御システム

Also Published As

Publication number Publication date
JPH088948A (ja) 1996-01-12

Similar Documents

Publication Publication Date Title
JP2770976B2 (ja) パリティ検査装置
EP0893019B1 (en) Multiplex communication interface circuit and method
JP3146863B2 (ja) 単方向ループ型伝送回路
JPH11313094A (ja) リング式ネットワークの監視システム
US4807231A (en) Multiplex communication method
JP3114504B2 (ja) 単方向ループ型伝送路の通信データ診断装置
JP2979814B2 (ja) シリアルデータ転送装置
JPS61110243A (ja) 誤り訂正及び検出回路の診断方式
JP2829550B2 (ja) 通信制御用lsi
JP3146862B2 (ja) 単方向ループ型伝送回路
JP3164996B2 (ja) シリアルデータ受信装置
JP3355855B2 (ja) 通信データチェック回路
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JP2000151668A (ja) リング式ネットワークの監視システム
JPS59195736A (ja) 通信制御装置
JPH02179043A (ja) 通信誤り検出方式
JPH0897803A (ja) データ伝送方式
JPS62128636A (ja) フレ−ム障害検出方式
JPS62226353A (ja) Ras回路付記憶装置
JPS61227451A (ja) シリアルデ−タ通信制御用集積回路
JPS6360941B2 (ja)
JPH07115430A (ja) 通信システム
JPS628826B2 (ja)
JPH05197640A (ja) シリアルデータ受信装置
JPH04184552A (ja) バス異常監視装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001205

LAPS Cancellation because of no payment of annual fees