JPS62128636A - フレ−ム障害検出方式 - Google Patents

フレ−ム障害検出方式

Info

Publication number
JPS62128636A
JPS62128636A JP60268523A JP26852385A JPS62128636A JP S62128636 A JPS62128636 A JP S62128636A JP 60268523 A JP60268523 A JP 60268523A JP 26852385 A JP26852385 A JP 26852385A JP S62128636 A JPS62128636 A JP S62128636A
Authority
JP
Japan
Prior art keywords
frame
data
test
error
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60268523A
Other languages
English (en)
Inventor
Tomoo Kawabuchi
川淵 朋夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60268523A priority Critical patent/JPS62128636A/ja
Publication of JPS62128636A publication Critical patent/JPS62128636A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 トークンパッシング方式による伝送システムにおいて、
伝送フレーム中にテスト用データをセントし、フレーム
の送り先のノードは受信したフレームのテスト用データ
中に発生したエラーを検出することによりフレームの障
害検出を行う。これにより従来のFe2によるフレーム
障害検出方式よりも早期にフレーム障害を検出すること
が出来ると共に、エラーが検出されたデータ位置からフ
レーム障害位置を正確に検出することが出来る。
〔産業上の利用分野〕
本発明は、トークンパッシング方式による伝送システム
のフレーム障害検出方式、特に、従来よりも早期にフレ
ームの障害検出と正確な障害発生位置の検出を行うこと
が出来るフレームの障害検出方式に関する。
〔従来の技術〕
トークンパッシング(Token passing )
方式は、ローカルエリアネットワーク(LAN)の伝送
路を複数のノードで共同利用する際に用いられる方式で
あり、トークンと呼ばれる制御情報を伝送路上を転送さ
せ、このトークンを受信したノードが制御権を獲得して
データの伝送を行うことが出来る方式である。
トークンパッシング方式の伝送システムには、伝送路が
リング形式であるトークンリング方式と伝送路がバス形
式であるトークンバス方式がある。
第4図は、ノード内に設けられたトークンパッシング制
御装置(TPC)のリピート回路を示したものである。
入力伝送路より直列形式で受信されたデータ(RXD)
は、受信側シフトレジスタ(R3R)310にバイト単
位でセントされると、バッファ (BFA)320に転
送され、更に奇数番バッファ(BFO)330と偶数番
バッファ(BFF)340に交互に書き込まれる。
一方、BFA320のデータは、TPC(7)受信回路
(図示せず)に送られる、受信回路は、当該ノード宛の
データがあった場合には、そのデータを取り入れる。
トークンが受信された場合は送信を行う制御権を獲得さ
れる。制御権を獲得するとTPCの送信回路(図示せず
)は送信データがセットされた所定フォーマットのフレ
ームを作成し、送信側シフトレジスタ(TSR)350
よりバイト単位のデータを直列形式の送信データ(TX
D)に変換して伝送路に送出する。
受信データRXDが当該ノード宛のものでない場合、又
はトークンが受信されても送信すべきデータが無い場合
は、BFO330又はBFE340にセントされたデー
タがTSR350に交互にセントされ、直列形式の送信
データTXDに変換されて次のノードに伝送される。
〔発明が解決しようとする問題点〕
トークンパッシング方式の伝送システムにおいては、ト
ークンやデータは所定のフォーマット形式をもったフレ
ームによって行われている。
フレームのフォーマット形式は、トークンリング方式や
トークンハス方式により、又これらの各方式内において
各種のものが用いられているが、フレームに存在するエ
ラーを検出するフレームチェックシーケンス(Fe2)
は、フレームの末尾に設けられている。従って、フレー
ムの全データが受信が完了した後にFe2によりフレー
ムにおける障害検出が行われていた。
この様に、従来の障害検出方式においては、フレームの
全データの受信が完了した後でなげればフレームの障害
が検出されないので、障害の早期検出が出来ないという
問題があった。特に、データの最初の部分にエラーが存
在しても、全データの受信が完了した後でなければエラ
ー検出処理が行われないという不都合があった。
本発明は、フレーム中にテスト用のデータパターンを設
けることにより、Fe2による障害検出を待たずに、フ
レームの障害を早期に検出することの出来ると共にフレ
ームの障害発生位置を正確に検出することの出来るフレ
ーム障害検出方式を提供することを目的とする。
c問題点を解決するための手段及びその作用〕従来のフ
レーム障害検出方式における前述の問題点を解決する為
に本発明が講じた手段及びその作用を、第1図を参照し
て説明する。
第1図は、本発明のフレーム障害検出方式の説明図であ
る。
第1図において、100はノード、110は入力伝送路
、120は出力伝送路である。ノード100は、リング
形式又はバス形式により入力伝送路110及び出力伝送
路に接続されており、その中の1個が例示されている。
130は、フレームで、内部にテスト用のデータDTt
estがセントされている。
ノード100は、受信した当該ノード宛てのフレーム1
30のテスト用のデータDTtest中に発生したエラ
ーを検出することにより、フレームの障害検出を行う。
この様に、フレーム130のテスト用のデータDT t
es L中に発生したエラー検出を行うことにより、従
来のFe2によるフレーム障害検出方式よりも早期にフ
レーム障害を検出することが出来る。又、エラーが検出
されたデータ位置からフレーム障害位置を正確に検出す
ることが出来る。
〔実施例〕
本発明の一実施例を、第2図及び第3図を参照して説明
する。
第2図は本発明において用いられるフレーム形式の一実
施例の説明図、第3図はフレームの障害検出を行う具体
装置として、TPCの受信回路を示したものである。
(A)構成の説明 第2図のフレーム130において、FS (フレームス
タート)はフレームの開始を指示し、MACs(メディ
アアクセスコントロールスタート)は伝送媒体に対する
アクセス制御の開始を指示する。
FF(フレームフォーマット)は、フレーム130のフ
レーム形式が通常のデータを送るときのフレーム形式で
あるか、テスト用のデータパターンがセントされたテス
ト用のフレームであるかを指示する。
DA(ディスティネーションアドレス)は送り先のアド
レスがセントされ、SA(ソースアドレス)は送り元の
アドレスがセントされる。
CC(コマンドコード)には、コマンドがセントされ、
テスト時はテストコマンドがセットされる。
DTY (データタイプ)は、データの種類、即ちデー
タが通常のデータであるかテスト用のデータであるかを
指示すると共に、各データが格納されているメモリの先
頭アドレスがセットされる。
DT(データ)には、通常のデータ又はテスト用のデー
タDTtestがセットされる。
Fe2はエラー検出を行うフレームチェックシーケンス
であり、FE(フレームエンド)は、フレームの終端を
指示する。MACe (メディアアクセスコントロール
エンド)は、伝送媒体に対するアクセス制御の終了を指
示する。
フレーム130の下側の数字は、各部分の位置をハイド
値で示したものである。データは、lバイト単位でO〜
4096ビツトの範囲で伝送される。
第3図において、200はTPCの受信回路で、テスト
時にフレーム障害の検出を行う部分が示されている。
TPCの受信回路200において、210はレシーブシ
ーケンスカウンタ(R2H)で、TPO受信回路200
において現在処理中のフレームのデータのバイト値を指
示する。例えばR3N210が“17″を示すときは、
バイト値″17″のデータ即ちCC部のデータの処理中
であることを示す。
220はCRCエラー検出部で、公知の巡回冗長検査方
式(CRC方式)で、エラー検出を行う。
230は受信要求検出部で、受信フレーム130の送り
先アドレスDAが当該ノード宛のものであることを検出
したときに、受信要求(RXRQ)を出力する。
240はデータアドレス発生部で、検出されたデータタ
イプがテスト用のデータの場合は、テスト用のデータが
格納されているメモリ (ROM)のアドレスを発生す
る。
250はデータ発生部で、受信されたフレーム130の
DT部にある通常のデータ又はテスト用のデータをバイ
ト単位(8ビツト)で出力する。
260はテスト要求発生部で、入力されたCC部のコマ
ンドコードがテストコマンドのとき、1ビツトのテスト
要求(RQT)を発生する。
270は、フレーム終端検出部で、フレームエンドFE
を検出する。
280はエラー検出部で、テスト用データDT tes
t中に発生したエラーを検出する。
次に、前記各部の構成について説明する。
CRCエラー検出部220において、221はCRC演
算部で、入力されたデータを発生多項式で割算し、得ら
れた剰余を更に発生多項式で割算する処理を繰返し実行
する。222はCRCレジスタ(RCRC)で、CRC
演算部で得られた余剰がセットされると共に、再び読み
出されてCRC演算部221に入力する。223は比較
器で、CRC演算部221の最終余剰値とデータにエラ
ーが無い場合にCRC方式で得られる最終余剰値(“定
数”で示される)と比較し、両者が一致しない時にエラ
ー信号を発生する。このCRC方式は、公知のものであ
る。
受信要求検出部230において、231はノードアドレ
スレジスタ(NAR)で、ノード100のアドレスがセ
ットされる。232はセレクタで、MAR23]よりバ
イト単位で読み出す。233は比較器(C)で、受信さ
れた送り先アドレスDAと比較器233の出力したアド
レスをバイト単位で比較し、一致したときに一致信号を
発生する。
234はフリップフロップ(F F)で、比較器233
からの一致信号が入力されると受信要求RXRQを発生
する。
データアドレス発生部240において、241はアンド
ゲートで、R3N210よりフレーム130のDTY部
のバイト値“18”が入力されたときに開いて、テスト
時は入力されたDTYのデータ即ちテスト用データを格
納しているROMの先頭アドレスを出力する。242は
アドレスレジスタで、アンドゲートの出力した先頭アド
レスがセントされる。243はデータアドレス発生回路
で、ROMからデータが1バイト読み出される毎にアド
レスを1”だけ加算して更新し、次のデータに対するア
ドレスを順次発生する。
データ発生部250において、251〜253は受信デ
ータレジスタ(RXF i+ −RXF i3)で、受
信フレーム130のDT部のデータがバイト単位でセン
トされ、RXF i+  251より受信データRXD
Tがバイト単位で出力される。RXFFI+  251
からは、パリティビットRXDTPも出力され、図示し
ないデータのパリティ検査部に送られる。
テスト要求発生部260において、261は比較器(C
)で、TPCの受信回路200内に予めセットされてい
るテストコマンドと入力されたCC部のテストコマンド
を比較し、両者が一致したときに一致信号を出力する。
262にアンドゲートで、R3N210よりフレーム1
30のCC部のハイド値“17″が入力されたときに開
いて、比較器261から入力された一致信号を出力する
263はフリップフロップで、一致信号が入力されると
1ビツトのテスト要求RQTを出力する。
フレーム終端検出部270において、271は比較器(
C)で、TPCの受信器200内に予めセットされてい
るフレームエンドパターン(FBパターン)と入力され
たFB部のパターンを比較し、両者が一致したときにF
E倍信号出力する。
エラー検出部280において、281はROMで、テス
ト時のフレーム130のDT部にセットされるテスト用
データと同じデータが格納されている。282は比較器
(CMP)で、入力されたDT部のテスト時のテスト用
データとROM28  Z ■のデータを1バイトずつ比較し、両者が一致したとき
に一致信号を出力する。283はフリップフロップ(F
 F)で、比較器282から入力された一致信号でセン
トされてオン信号を出力する。
284はインバータで、フリップフロップ283の出力
を反転して、オンはオフにオフはオンにする。従って、
インバータ284は、比較器282から一致信号が出力
されないとき、即ちデータ発生部250よりバイト単位
で入力されたテスト用データにエラーが存在するときに
オンとなる。
285はアンド回路で、テスト要求発生部260より入
力されたテスト要求RQT及びインバータ284からの
入力が共にオンのとき、即ちテスト要求時に入力された
テスト用データにエラーが発生したときにオン信号を出
力する。286はフリップフロップで、アンド回路28
5からオン信号が入力されたときにセットされて、テス
トフレームエラー信号(TFERR)を出力する。
(B)実施例の動作 各ノード間でトークンパッシング方式で通常のデータ伝
送を行う場合は、フレーム130のFF部にはフレーム
130の形式が通常のデータ伝送・ 用のフレームであ
ることを指示するデータがセットされ、CC部には通常
のデータ伝送を行うことを指示するコマンドがセントさ
れ、DTY部にはDT部にセットされる通常のデータ伝
送時のデータタイプを指示するデータがセントされ、D
T部には伝送される通常のデータがセントされる。
トークンパッシング方式により各ノード間で通常のデー
タ伝送を行う動作は、従来のトークンパッシング方式に
よるデータ伝送と同様であるのでその動作説明は省略し
、以下、本発明に係るテスト時のフレーム障害検出方式
について説明する。
テスト時は、フレーム130のFF部にはフレーム13
0の形式がテストフレーム形式であることを指示するデ
ータがセントされ、CC部にはテストコマンドがセント
され、DTY部にはDT部にセントされるデータタイプ
がテスト用データであることを指示するデータ及びテス
ト用データを格納するROM281の先頭アドレスがセ
ットされ、DT部には所定のテスト用データがセントさ
れる。このテスト用データは、エラー検出部280のR
OM281に格納されているテスト用データと同一内容
のものである。
テストフレーム130が受信されると、TPCの受信回
路200は、テストフレーム130のFF、DA、SA
、CC,DTYの各部のデータやコマンドから受信され
たフレーム130が当該ノード宛に送られたテストフレ
ームであることを認識し、各部のデータやコマンドに基
づいてテストコマンドやFEパターンのセント等、フレ
ームエラー検出に必要な処理を行う。
受信されたテストフレーム130のDA部の送り先アド
レスは、受信要求検出部230送られる。
受信要求検出部230は、先に説明した様にMAR23
1、セレクタ232、比較器233及びフリップフロッ
プ234により、DA部の送り先アドレスが当該ノード
のアドレスと一致したときに受信要求RXRQを出力し
て、テストフレーム1  G 30の受信を行わせる。
テストフレームのCC部のテストコマンドは、テスト要
求発生部260に送られる。テスト要求発生部260は
、先に説明した様に比較器261、アンドゲート262
及びフリップフロップ263により、R3N210のバ
イト値が“17”のときにCC部よりテストコマンドが
入力されたときにテスト要求RQTを発生して、エラー
検出部280のアンド回路285に送る。
テストフレーム130のDTY部のテスト用データの先
頭アドレスは、データアドレス発生部240に送られる
。データアドレス発生部240は、先に説明した様にア
ンドゲート241、アドレスレジスタ242及びデータ
アドレス発生回路243により、テスト用データが格納
されているROM281をアクセスしてテスト用データ
をバイト単位で順次読み出すアドレスを発生し、エラー
検出部280のROM281に加える。
テストフレーム130のDT部のテスト用データは、デ
ータ発生部250に送られる。データ発It) 生部250は、先に説明した様にRXF i+  25
1〜RXF i3253により、入力されたテストデー
タをバイト単位で出力し、エラー検出部280の比較器
282に送る。
エラー検出部280は、テスト要求RQT、ROM28
1よりテスト用データを読み出すアドレス及びDT部の
テストデータが入力されると、先に説明した様にROM
281、比較器282、フリップフロップ283、イン
バータ284、アンド回路285及びフリップフロップ
286により、バイト単位で順次入力されるDT部のテ
ストデータの1つのバイトにエラーが存在すると、その
時点でテストフレームエラー信号TFERRを発生し、
受信されたテストフレーム130にエラーが検出された
ことを図示しないエラー処理部に通知する。
CRCエラー検出部220は、フレームエンド終端検出
部210でフレームエンドFBが検出されたとき、即ち
Fe2を含む全テストデータが受信されたときに、先に
説明した様に公知のCRC方式によりエラー検出を行う
以上の様に、バイト単位で入力されるテスト用データの
1つのバイトにおいてエラーが検出された時点でフレー
ム障害の検出が行われるので、Fe8によるエラー検出
前に早期にフレーム障害を検出することが出来る。テス
トデータの最初のバイト部分にエラーが検出された場合
は、それだけフレーム障害を早期に検出することが出来
るので有利である。更に、エラーの発生位置を、エラー
発生時のバイト値からバイト単位で正確に検出すること
が出来る。
〔発明の効果〕
以上説明した様に、本発明によれば、フレーム中にテス
ト用のデータをセントし、受信ノードにおいてそのテス
ト用データにおけるエラーの発生によりフレーム障害を
検出する様にしたので、テスト用データ受信の途中にお
いてフレーム障害を検出することが可能となり、従来の
Fe2によるフレーム障害検出方式に比べて早期にフレ
ーム障害を検出することが出来る。又、テスト用データ
の初期においてエラーが検出された場合は、それだけフ
レーム障害を早期に検出することが出来る。
更に、エラーが検出されたデータの位置からフレーム障
害の発生位置を正確に検出することが出来る。
【図面の簡単な説明】
第1図・・・本発明のフレーム障害検出方式の説明図、 第2図・・・本発明において用いられるフレーム形式の
説明図、 第3図・・・フレームの障害検出装置の説明図、第4図
・・・トークンパッシング制御装置のリピート回路の説
明図。 第1図において、 100・・・ノード、110・・・入力伝送路、120
・・・出力伝送路、130・・・フレーム、rlTte
st・・・テスト用データ。

Claims (2)

    【特許請求の範囲】
  1. (1)トークンパッシング方式による伝送システムのフ
    レーム障害検出方式において、 (a)各ノード(100)に伝送されるフレーム(13
    0)中にテスト用のデータDTtestをセットして伝
    送し、 (b)フレームの送り先のノード(100)は、受信し
    たフレーム(130)のテスト用データDTtest中
    に発生したエラーを検出することによりフレームの障害
    検出を行う、 ことを特徴とするフレーム障害検出方式。
  2. (2)ノード(100)は、ノード内に用意されたテス
    ト用データと受信されたフレーム(130)のテスト用
    データDTtestを比較してテスト用データDTte
    st中に発生したエラーの検出を行うものであることを
    特徴とする特許請求の範囲第1項記載のフレーム障害検
    出方式。
JP60268523A 1985-11-29 1985-11-29 フレ−ム障害検出方式 Pending JPS62128636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60268523A JPS62128636A (ja) 1985-11-29 1985-11-29 フレ−ム障害検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60268523A JPS62128636A (ja) 1985-11-29 1985-11-29 フレ−ム障害検出方式

Publications (1)

Publication Number Publication Date
JPS62128636A true JPS62128636A (ja) 1987-06-10

Family

ID=17459702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60268523A Pending JPS62128636A (ja) 1985-11-29 1985-11-29 フレ−ム障害検出方式

Country Status (1)

Country Link
JP (1) JPS62128636A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151249A1 (ja) * 2014-04-02 2015-10-08 ソフトバンク株式会社 通信システム及び通信方法
WO2015151248A1 (ja) * 2014-04-02 2015-10-08 ソフトバンク株式会社 通信システム及び通信方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151249A1 (ja) * 2014-04-02 2015-10-08 ソフトバンク株式会社 通信システム及び通信方法
WO2015151248A1 (ja) * 2014-04-02 2015-10-08 ソフトバンク株式会社 通信システム及び通信方法
JP6087950B2 (ja) * 2014-04-02 2017-03-01 ソフトバンク株式会社 通信システム及び通信方法
JPWO2015151248A1 (ja) * 2014-04-02 2017-04-13 ソフトバンク株式会社 通信システム及び通信方法
US9826086B2 (en) 2014-04-02 2017-11-21 Softbank Corp. Communication system and communication method
US10104225B2 (en) 2014-04-02 2018-10-16 Softbank Corp. Communication system and communication method

Similar Documents

Publication Publication Date Title
JPS61225946A (ja) ローカル・エリア・ネツトワークにおいて第1のノードから第2のノードを診断する方法
JP4229810B2 (ja) 通信試験装置
JPS62128636A (ja) フレ−ム障害検出方式
JPH03267775A (ja) 集積回路におけるループ試験方式
JP2635691B2 (ja) 回収フレーム認識装置
JPS622744B2 (ja)
JP2001223726A (ja) 多重通信方法、多重通信装置および多重通信システム
JP2763394B2 (ja) 通信制御装置
JPH07123134A (ja) 通信処理装置およびそのデバッグ方法
JP3146863B2 (ja) 単方向ループ型伝送回路
JP3164996B2 (ja) シリアルデータ受信装置
JP2863392B2 (ja) ネットワーク装置を試験するための装置
JPH02179043A (ja) 通信誤り検出方式
JP3549702B2 (ja) バス制御回路及びその試験方法
JPH05160836A (ja) ローカルエリアネットワークの折返し試験方式
JP4864755B2 (ja) データ処理システム及び診断方法
JP2522659Y2 (ja) ファクシミリ装置用試験機
JPH01162300A (ja) Romチェック回路試験方式
JPH02112348A (ja) Lan間結合装置
JPH0324601A (ja) 制御方法
JPH03233742A (ja) データチェック方式
JPH02126352A (ja) 情報処理装置のデータ転送制御方式
JPS58172044A (ja) デ−タハイウエイ方式
JPH0621952A (ja) ループ型伝送路におけるデータ伝送方式
JPS63223916A (ja) デ−タバツフア回路