JP4229810B2 - 通信試験装置 - Google Patents

Description

本発明は通信試験装置に関し、特にネットワークに接続される中継装置の通信試験をする通信試験装置に関する。

現在、通信プロトコルは、増加するインターネットの使用者に対応するため、ＩＰｖ４（Internet Protocol version 4）からＩＰｖ６（Internet Protocol version 6）へと移行が進められている。そのため、ＩＰｖ６に対応した通信装置は、一般にＩＰｖ４にも対応できるようになっている（ＩＰｖ６、ＩＰｖ４に対応する通信装置をＩＰｖ４／ｖ６デュアルスタックという。）。この傾向は、ＩＰｖ６が普及するまで続き、ＩＰｖ４／ｖ６デュアルスタックが今後主流となってくると予想される。なお、ネットワークプロトコルのバージョン番号の切替えを容易にし、さらに、元バージョンのサービスを維持しながら、バージョン番号移行済みの計算機との通信や新規のアプリケーションの利用を可能にしたインターネットプロトコルバージョン変換用入出力同期方法がある（例えば、特許文献１参照）。

これらＩＰｖ４／ｖ６デュアルスタックの通信装置が、ＩＰｖ６またはＩＰｖ４の通信プロトコルで通信できるためには、ネットワークに接続されるルータやスイッチ、ハブの中継装置が、ＩＰｖ４、ＩＰｖ６の両方の通信プロトコルに対応して通信できることが必須となる。中継装置は、トランスレータやトンネル方式（ＩＰｖ４上にＩＰｖ６を通す方式）が採用され、ＩＰｖ６とＩＰｖ４の両方の通信プロトコルで通信できるようになっている。
特開２０００−４００４１号公報（段落番号〔００１７〕〜〔００４９〕、図３〜図５）

このように、２種類の通信プロトコルに対応した中継装置が存在するようになってきた。そして、２種類の通信プロトコルに対応した中継装置の通信試験を行うことができる通信試験装置が望まれていた。

本発明はこのような点に鑑みてなされたものであり、２種類の通信プロトコルに対応した中継装置の試験を行うことができる通信試験装置を提供することを目的とする。

本発明では上記問題を解決するために、図１に示すようなネットワークに接続される中継装置２の通信試験をする通信試験装置１において、第１の通信プロトコルに対応した第１のデータフレームと第２の通信プロトコルに対応した第２のデータフレームとをランダムに生成するデータフレーム生成手段１ａと、第１のデータフレームと第２のデータフレームとにまたがって、連続した番号を付加する連続番号付加手段１ｂと、第１のデータフレームと第２のデータフレームとに試験データを付加する試験データ付加手段１ｃと、第１のデータフレームおよび第２のデータフレームを付加された番号の順に中継装置２に送信する送信手段１ｄと、中継装置２から第１のデータフレームおよび第２のデータフレームを受信する受信手段１ｅと、第１のデータフレームおよび第２のデータフレームが番号の順に受信されたか否かを判断する連続番号判断手段１ｆと、受信された第１のデータフレームおよび第２のデータフレームに付加されている試験データと、試験データ付加手段１ｃが付加した試験データとを比較する試験データ比較手段１ｇと、を有することを特徴とする通信試験装置１が提供される。

このような通信試験装置１によれば、連続番号付加手段１ｂは、ランダムに生成される第１の通信プロトコルに対応した第１のデータフレームと、第２の通信プロトコルに対応した第２のデータフレームとにまたがって、連続した番号を付加する。試験データ付加手段１ｃは、第１のデータフレームと第２のデータフレームとに試験データを付加する。送信手段１ｄは、第１のデータフレームおよび第２のデータフレームを付加された番号の順に中継装置２に送信する。連続番号判断手段１ｆは、第１のデータフレームおよび第２のデータフレームが番号の順に中継装置２から受信されたか否かを判断する。試験データ比較手段１ｇは、受信された試験データと、試験データ付加手段１ｃが付加した試験データとを比較する。

本発明の通信試験装置では、第１の通信プロトコルに対応した第１のデータフレームと、第２の通信プロトコルに対応した第２のデータフレームとにまたがって、連続した番号を付加し、試験データを付加して中継装置に送信する。そして、中継装置から第１のデータフレームおよび第２のデータフレームが番号の順に受信されたか否かを判断し、受信された試験データと、付加した試験データとを比較するようにした。

これによって、中継装置の送受信する第１のデータフレームおよび第２のデータフレームの連続性と、第１のデータフレームおよび第２のデータフレームに付加されるデータの信頼性とが試験され、２種類の通信プロトコルに対応した中継装置の試験を行うことができる。

以下、本発明の原理を図面を参照して説明する。
図１は、本発明の通信試験装置の原理図である。
図に示すように通信試験装置１は、データフレーム生成手段１ａ、連続番号付加手段１ｂ、試験データ付加手段１ｃ、送信手段１ｄ、受信手段１ｅ、連続番号判断手段１ｆ、および試験データ比較手段１ｇを有している。中継装置２は、ネットワークに接続されて通信を行う装置で、例えば、ルータやスイッチ、ハブである。中継装置２は、第１の通信プロトコルに対応した第１のデータフレームおよび第２の通信プロトコルに対応した第２のデータフレームの両方で通信することができる。通信試験装置１と中継装置２は、光ケーブルまたは電気ケーブルで接続されている。図には通信試験装置１と中継装置２とで送受信がされる第１のデータフレーム３ａ，３ｂ，３ｄ，３ｇおよび第２のデータフレーム３ｃ，３ｆ，３ｅが示してある。

データフレーム生成手段１ａは、第１の通信プロトコルに対応した第１のデータフレームと第２の通信プロトコルに対応した第２のデータフレームとをランダムに生成する。
連続番号付加手段１ｂは、第１のデータフレームと第２のデータフレームとにまたがって、連続した番号を付加する。

試験データ付加手段１ｃは、試験データを第１のデータフレームと第２のデータフレームとに付加する。
送信手段１ｄは、第１のデータフレームおよび第２のデータフレームを、付加されている番号の順に中継装置２に送信する。なお、図１においては、番号は、第２のデータフレーム３ｅ，３ｆ、第１のデータフレーム３ｇ、…、第１のデータフレーム３ｂ、第２のデータフレーム３ｃ、第１のデータフレーム３ｄ、…第１のデータフレーム３ａの順に連続して付加されている。

受信手段１ｅは、中継装置２から第１のデータフレームおよび第２のデータフレームを受信する。
連続番号判断手段１ｆは、第１のデータフレームおよび第２のデータフレームが、付加されている番号の順に受信されたか否かを判断する。

試験データ比較手段１ｇは、受信された第１のデータフレームおよび第２のデータフレームに付加されている試験データと、試験データ付加手段１ｃによって付加された試験データとを比較する。

ネットワークに接続される中継装置２は、正常であれば通信試験装置１から送信される第１のデータフレームおよび第２のデータフレームを、受信した順に通信試験装置１に返す（送信する）はずである。また、第１のデータフレームおよび第２のデータフレームに付加されている試験データを、例えば、データ化けすることなくそのまま通信試験装置１に返すはずである。

従って、連続番号判断手段１ｆにより、第１のデータフレームおよび第２のデータフレームが、付加されている番号の順に受信されているか判断し、受信された第１のデータフレームおよび第２のデータフレームの試験データと、試験データ付加手段１ｃが付加した試験データとを比較することによって、中継装置２は正常であると判断することが可能となる。

このように、第１の通信プロトコルに対応した第１のデータフレームと、第２の通信プロトコルに対応した第２のデータフレームとにまたがって、連続した番号を付加し、試験データを付加して中継装置に送信する。そして、中継装置から第１のデータフレームおよび第２のデータフレームが番号の順に受信されたか否かを判断し、受信された試験データと、付加した試験データとを比較するようにした。これによって、中継装置の送受信する第１のデータフレームおよび第２のデータフレームの連続性と、第１のデータフレームおよび第２のデータフレームに付加されるデータの信頼性とが試験され、２種類の通信プロトコルに対応した中継装置の試験を行うことができる。

次に、本発明の通信試験装置の実施の形態を図面を参照して詳細に説明する。
図２は、本発明の通信試験装置の適用例を示した図である。
図に示すように通信試験装置は、本体１０とコンソール１１とから構成されている。通信試験装置の本体１０と中継装置１２は、光ケーブルまたは電気ケーブルで接続されている。

中継装置１２は、試験対象となる装置である。中継装置１２は、例えば、インターネット、ＬＡＮ（Local Area Network）に接続される、ＩＰｖ４およびＩＰｖ６の通信プロトコルで通信することができるＩＰｖ４／ｖ６デュアルスタックである。中継装置１２は、例えば、ルータやスイッチ、ハブである。

通信試験装置のコンソール１１は、キーボードおよびディスプレイを具備している。コンソール１１は、具備しているキーボードにより、試験者からの指示を受け付け、指示された内容を本体１０に送信する。また、コンソール１１は、本体１０から中継装置１２の試験結果を受信し、具備しているディスプレイに試験結果を表示する。コンソール１１は、例えば、パーソナルコンピュータである。

通信試験装置の本体１０は、コンソール１１からの指示に応じて、中継装置１２の通信試験をする。本体１０は、ＩＰｖ４とＩＰｖ６の混在したデータフレームに対して、中継装置１２が適正に通信するか否かの通信試験を行う。本体１０は、中継装置１２の試験結果をコンソール１１に送信する。

なお、図２において通信試験装置は本体１０とコンソール１１とに別れているが、１つにして構成するようにしてもよい。
次に、通信試験装置の本体１０のハードウェア構成について説明する。

図３は、通信試験装置の本体のハードウェア構成を示すブロック図である。
図に示すように本体１０は、ＣＰＵ１０ｂによって装置全体が制御されている。ＣＰＵ１０ｂには、バス１０ｉを介してＦＰＧＡ（Field Programmable Gate Array）１０ａ、ＲＯＭ１０ｃ、ＲＡＭ１０ｄ、ＭＡＣデバイス１０ｅ、通信Ｉ／Ｆ１０ｈが接続されている。ＭＡＣデバイス１０ｅには、ＰＨＹデバイス１０ｆが接続され、ＰＨＹデバイス１０ｆには、回線Ｉ／Ｆ１０ｇが接続されている。

ＲＡＭ１０ｄには、ＣＰＵ１０ｂに実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０ｄには、ＣＰＵ１０ｂによる処理に必要な各種データが保存される。ＲＯＭ１０ｃには、ＯＳやアプリケーションプログラム、処理に必要なデータなどが格納される。

ＦＰＧＡ１０ａには、中継装置１２を通信試験するための機能を実現する回路が構成されている。ＦＰＧＡ１０ａに構成されている回路は、通信試験の内容変更、更新に応じて、再プログラミングが可能である。ＦＰＧＡ１０ａは、ＭＡＣデバイス１０ｅと専用の送受信バスで接続されている。

ＭＡＣデバイス１０ｅは、ＩＰｖ４とＩＰｖ６の両方の通信プロトコルに対応し、データフレームのＭＡＣ層の制御を行う。ＰＨＹデバイス１０ｆは、ＩＰｖ４とＩＰｖ６の両方の通信プロトコルに対応し、データフレームの物理層の制御を行う。回線Ｉ／Ｆ１０ｇは、イーサネット（登録商標）の回線インターフェースである。

通信Ｉ／Ｆ１０ｈは、コンソール１１と接続される。通信Ｉ／Ｆ１０ｈは、例えば、ＲＳ２３２Ｃのインターフェースである。ＣＰＵ１０ｂは、通信Ｉ／Ｆ１０ｈを介して、コンソール１１とデータの送受信を行う。

以上のようなハードウェア構成によって、本発明の通信試験装置の処理機能を実現することができる。
ここで、ＩＰｖ６の通信プロトコルに対応するデータフレーム、ＩＰｖ４の通信プロトコルに対応するデータフレームについて説明する。まず、ＩＰｖ４の通信プロトコルに対応するデータフレームについて説明する。

図４は、ＩＰｖ４のデータフレームのフレームフォーマットを示した図である。
図に示すデータフレーム２１は、ＩＰｖ４の通信プロトコルに対応するデータフレームで、ＯＳＩ参照モデルの第２層から第４層の部分が示されている。データフレーム２１は、ＭＡＣ（Media Access Control）ヘッダ２１ａ、ＩＰｖ４ヘッダ２１ｂ、ＵＤＰ（User datagram protocol）ヘッダ２１ｃ、およびＵＤＰデータグラム２１ｄに分けることができる。

ＭＡＣヘッダ２１ａは、送信先のＭＡＣアドレスを示すＭＡＣ＿ＤＡ、送信元のＭＡＣアドレスを示すＭＡＣ＿ＳＡ、およびデータリンク層で処理されるデータフレームのタイプを示すＦｒａｍｅ＿Ｔｙｐｅから構成されている。ＭＡＣ＿ＤＡ、ＭＡＣ＿ＳＡは、４８ビットで表される。Ｆｒａｍｅ＿Ｔｙｐｅには、データフレーム２１がＩＰｖ４に対応することを示す０ｘ０８００が格納される。

ＩＰｖ４ヘッダ２１ｂは、ＩＰのバージョンを示すＩＰ＿Ｖｅｒ．、ＩＰｖ４ヘッダ２１ｂの長さを示すＩＰヘッダ長、データフレームの品質を示すＴＯＳ、データフレームの長さを示すＴｏｔａｌ＿Ｌｅｎｇｔｈ、分割されたデータフレームの組み立てを補助するために、送信側で割り当てられる識別値のＩｄｅｎｔｉｆｉｃａｔｉｏｎ、データフレームを分割する際に使用されるＦｌａｇ、分割されたデータフレームが元のデータのどこに位置するかを示すＦｒａｇｍｅｎｔ＿Ｏｆｆｓｅｔ、データフレームがインターネット上で生存できる最大時間を示す（ルータを経由することができる数を示す）Ｔｉｍｅ＿Ｔｏ＿Ｌｉｖｅ、上位層のプロトコル種別を示すＰｒｏｔｏｃｏｌ、ＩＰｖ４ヘッダ２１ｂのチェックサム値を示すＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍ、送信元のＩＰアドレスを示すＩＰ＿ＳＡ、および送信先のＩＰアドレスを示すＩＰ＿ＤＡから構成されている。ＩＰ＿ＳＡ、ＩＰ＿ＤＡは、３２ビットで表される。ＩＰ＿Ｖｅｒ．には、ＩＰｖ４を示す４ビットの０ｘ４が格納される。

ＵＤＰヘッダ２１ｃは、送信元のポート番号を示すＳｏｕｒｃｅ＿Ｐｏｒｔ＿Ｎｏ．、送信先のポート番号を示すＤｅｓｔｉｎａｔｉｏｎ＿Ｐｏｒｔ＿Ｎｏ．、ＵＤＰヘッダ２１ｃとＵＤＰデータグラム２１ｄの長さを示すＬｅｎｇｔｈ、ＵＤＰヘッダ２１ｃとＵＤＰデータグラム２１ｄのチェックサム値を示すＣｈｅｃｋｓｕｍから構成されている。

ＵＤＰデータグラム２１ｄは、データフレーム２１が３２ビット境界で終了することを保証するために使用されるＰＮ＿ＰＡＤＤＩＮＧ、チェックデータパターンが試験データであることを示す識別子のＰＮ＿ＩＤ、チェックデータパターンの長さを示すＰＮ＿ＬＥＮＧＴＨ、データフレーム２１の連続性を試験するために付加される連続した番号のＰＮ＿ＳＥＱ、および中継装置１２がデータを誤りなく送受信しているか否かを試験するためのチェックデータパターンから構成される。

次に、ＶＬＡＮ（Virtual Local Area Network）タグを有するＩＰｖ４のデータフレームについて説明する。
図５は、ＶＬＡＮタグを有するＩＰｖ４のデータフレームのフレームフォーマットを示した図である。

図に示すデータフレーム２２は、ＩＰｖ４の通信プロトコルに対応するデータフレームで、ＯＳＩ参照モデルの第２層から第４層の部分が示されている。データフレーム２２は、ＭＡＣヘッダ２２ａ、ＩＰｖ４ヘッダ２２ｂ、ＵＤＰヘッダ２２ｃ、およびＵＤＰデータグラム２２ｄに分けることができる。

ＭＡＣヘッダ２２ａは、ＭＡＣ＿ＳＡとＦｒａｍｅ＿Ｔｙｐｅの間に、ＶＬＡＮのタグ付きフレームであることを示すＴＰＩＤ、スイッチの優先度を示すＰｒｉｏ．、フォーマットの表示形式を示すＣＦＩ、および各ＶＬＡＮを識別するためのＶＩＤが挿入されている。

なお、ＩＰｖ４ヘッダ２２ｂ、ＵＤＰヘッダ２２ｃ、およびＵＤＰデータグラム２２ｄは、図４のＩＰｖ４ヘッダ２１ｂ、ＵＤＰヘッダ２１ｃ、およびＵＤＰデータグラム２１ｄと同じであるので、その説明を省略する。

次に、ＩＰｖ６の通信プロトコルに対応するデータフレームについて説明する。
図６は、ＩＰｖ６のデータフレームのフレームフォーマットを示した図である。
図に示すデータフレーム２３は、ＩＰｖ６の通信プロトコルに対応するデータフレームで、ＯＳＩ参照モデルの第２層から第４層の部分が示されている。データフレーム２３は、ＭＡＣヘッダ２３ａ、ＩＰｖ６ヘッダ２３ｂ、ＵＤＰヘッダ２３ｃ、およびＵＤＰデータグラム２３ｄに分けることができる。

ＩＰｖ６ヘッダ２３ｂは、ＩＰのバージョンを示すＶｅｒ．、データフレームの品質を示すＴｒａｆｆｉｃ＿Ｃｌａｓｓ、データフレームが同じフローに属しているか否かを識別するためのＦｌｏｗ＿Ｌａｂｅｌ、ヘッダ部に続くデータフレームの残りの長さを示すＰａｙｌｏａｄ＿Ｌｅｎｇｔｈ、ＩＰｖ６ヘッダ２３ｂに続く部分のヘッダ・タイプを示すＮｅｘｔ＿Ｈｅａｄｅｒ、所定の値が格納され、各ノードに転送されるごとに１減らされるＨｏｐ＿Ｌｉｍｉｔ、ＩＰｖ６ヘッダ２３ｂのチェックサム値を示すＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍ、送信元のＩＰアドレスを示すＩＰ＿ＳＡ、および送信先のＩＰアドレスを示すＩＰ＿ＤＡから構成されている。ＩＰ＿ＳＡ、ＩＰ＿ＤＡは、１２８ビットで表される。Ｖｅｒ．には、ＩＰｖ６を示す４ビットの０ｘ６が格納される。

なお、ＭＡＣヘッダ２３ａ、ＵＤＰヘッダ２３ｃ、およびＵＤＰデータグラム２３ｄは、図４のＭＡＣヘッダ２１ｂ、ＵＤＰヘッダ２１ｃ、およびＵＤＰデータグラム２１ｄと同様であるので、その説明を省略する。ただし、ＭＡＣヘッダ２３ａのＦｒａｍｅ＿Ｔｙｐｅには、データフレーム２３がＩＰｖ６に対応することを示す０ｘ８６ＤＤが格納される。

次に、ＶＬＡＮタグを有するＩＰｖ６のデータフレームについて説明する。
図７は、ＶＬＡＮタグを有するＩＰｖ６のデータフレームのフレームフォーマットを示した図である。

図に示すデータフレーム２４は、ＩＰｖ６の通信プロトコルに対応するデータフレームで、ＯＳＩ参照モデルの第２層から第４層の部分が示されている。データフレーム２４は、ＭＡＣヘッダ２４ａ、ＩＰｖ６ヘッダ２４ｂ、ＵＤＰヘッダ２４ｃ、およびＵＤＰデータグラム２４ｄに分けることができる。

ＭＡＣヘッダ２４ａは、ＭＡＣ＿ＳＡとＦｒａｍｅ＿Ｔｙｐｅの間に、ＶＬＡＮのタグ付きフレームであることを示すＴＰＩＤ、スイッチの優先度を示すＰｒｉｏ．、フォーマットの表示形式を示すＣＦＩ、および各ＶＬＡＮを識別するためのＶＩＤが挿入されている。

なお、ＩＰｖ６ヘッダ２４ｂ、ＵＤＰヘッダ２４ｃ、およびＵＤＰデータグラム２４ｄは、図６のＩＰｖ６ヘッダ２３ｂ、ＵＤＰヘッダ２３ｃ、およびＵＤＰデータグラム２３ｄと同じであるので、その説明を省略する。

次に、本体１０のＦＰＧＡ１０ａが有する機能について説明する。
図８は、ＦＰＧＡの機能ブロック図である。
図に示すようにＦＰＧＡ１０ａは、ＩＰｖ４とＩＰｖ６のデータフレームを混在して生成するＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部３０、中継装置１２から受信したデータフレームが適正か否かを検査するＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０、データフレームが適正でなかった場合、適正でなかったデータフレームの前後のデータフレームを記憶するフレーム蓄積部５０、生成されたデータフレームを、ＭＡＣデバイス１０ｅ、ＰＨＹデバイス１０ｆ、および回線Ｉ／Ｆ１０ｇを介して中継装置１２に送信する送信ＭＡＣインターフェース６０、および中継装置１２からデータフレームを、回線Ｉ／Ｆ１０ｇ、ＰＨＹデバイス１０ｆ、およびＭＡＣデバイス１０ｅを介して受信する受信ＭＡＣインターフェース７０を有している。

ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部３０は、ＭＡＣヘッダ生成部３１、ＩＰｖ４ヘッダ生成部３２、ＩＰｖ６ヘッダ生成部３３、ＵＤＰヘッダ生成部３４、ＵＤＰデータグラム生成部３５、負荷率調整部３６、フレーム長調整部３７、デュアルスタックフレーム多重部３８、およびレジスタ部３９を有している。

レジスタ部３９は、ＣＰＵ１０ｂからデータが設定される。また、レジスタ部３９は、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部３０の各部によってデータが書き込まれる。レジスタ部３９に書き込まれたデータは、ＣＰＵ１０ｂによって読み出される。レジスタ部３９は複数のレジスタからなり、複数のデータを一時記憶する。

ＭＡＣヘッダ生成部３１は、レジスタ部３９に設定されたデータに基づいて、ＭＡＣヘッダを生成する。ＩＰｖ４ヘッダ生成部３２は、レジスタ部３９に設定されたデータに基づいて、ＩＰｖ４ヘッダを生成する。ＩＰｖ６ヘッダ生成部３３は、レジスタ部３９に設定されたデータに基づいて、ＩＰｖ６ヘッダを生成する。ＵＤＰヘッダ生成部３４は、レジスタ部３９に設定されたデータに基づいて、ＵＤＰヘッダを生成する。ＵＤＰデータグラム生成部３５は、レジスタ部３９に設定されたデータに基づいて、ＵＤＰデータグラムを生成する。ＵＤＰデータグラム生成部３５は、連続した番号のシーケンシャル番号と、チェックデータパターン（試験データ）とを生成し、ＵＤＰデータグラムに挿入する。

負荷率調整部３６は、レジスタ部３９に設定されたデータに基づいて、デュアルスタックフレーム多重部３８が生成するＩＰｖ４とＩＰｖ６のデータフレーム全体の生成率（負荷率）を決定する。負荷率は、１秒間に生成するＩＰｖ４とＩＰｖ６のデータフレーム全体の数で定義される。例えば、負荷率が大きければ、多くのデータフレームが中継装置１２に送信されることになる。また、負荷率調整部３６は、レジスタ部３９に設定されたデータに基づいて、ＩＰｖ４とＩＰｖ６のデータフレームの生成比率を決定する。生成比率によって、例えば、生成される全体のデータフレームの４０％をＩＰｖ４のデータフレーム、残り６０％をＩＰｖ６のデータフレームと決定できる。

フレーム長調整部３７は、レジスタ部３９に設定されたデータに基づいて、デュアルスタックフレーム多重部３８が生成するＩＰｖ４とＩＰｖ６のデータフレームのフレーム長を決定する。例えば、ＩＰｖ４のデータフレームのフレーム長を６４バイト、ＩＰｖ６のデータフレームのフレーム長を１５１８バイトと決定できる。

デュアルスタックフレーム多重部３８は、各部から生成される各種ヘッダおよびＵＤＰデータグラムをつなぎ合わせ、ＩＰｖ４とＩＰｖ６のデータフレームを生成する。このとき、デュアルスタックフレーム多重部３８は、負荷率調整部３６、フレーム長調整部３７からの負荷率、生成比率、フレーム長の指示に基づいて、ＩＰｖ４とＩＰｖ６のデータフレームを生成する。

例えば、ＩＰｖ４のデータフレームを生成する場合、デュアルスタックフレーム多重部３８は、ＭＡＣヘッダ生成部３１より生成されるＭＡＣヘッダ、ＩＰｖ４ヘッダ生成部３２より生成されるＩＰｖ４ヘッダ、ＵＤＰヘッダ生成部３４より生成されるＵＤＰヘッダ、およびＵＤＰデータグラム生成部３５より生成されるＵＤＰデータグラムをつなぎ合わせ、ＩＰｖ４の通信プロトコルに対応したデータフレームを生成する。ＩＰｖ６のデータフレームを生成する場合、デュアルスタックフレーム多重部３８は、ＭＡＣヘッダ生成部３１より生成されるＭＡＣヘッダ、ＩＰｖ６ヘッダ生成部３３より生成されるＩＰｖ６ヘッダ、ＵＤＰヘッダ生成部３４より生成されるＵＤＰヘッダ、およびＵＤＰデータグラム生成部３５より生成されるＵＤＰデータグラムをつなぎ合わせ、ＩＰｖ６の通信プロトコルに対応したデータフレームを生成する。

ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０は、ＩＰｖ４ヘッダ検査部４１、ＩＰｖ６ヘッダ検査部４２、シーケンシャル検査部４３、データパターン検査部４４、同期処理部４５、およびレジスタ部４６を有している。

レジスタ部４６は、ＣＰＵ１０ｂからデータが設定される。また、レジスタ部４６は、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０の各部によってデータが書き込まれる。レジスタ部４６に書き込まれたデータは、ＣＰＵ１０ｂによって読み出される。レジスタ部４６は複数のレジスタからなり、複数のデータを一時記憶する。

ＩＰｖ４ヘッダ検査部４１は、受信ＭＡＣインターフェース７０より受信されるＩＰｖ４のデータフレームのＭＡＣヘッダ、ＩＰｖ４ヘッダ、およびＵＤＰヘッダを検査する。ＩＰｖ６ヘッダ検査部４２は、受信ＭＡＣインターフェース７０より受信されるＩＰｖ６のデータフレームのＭＡＣヘッダ、ＩＰｖ６ヘッダ、およびＵＤＰヘッダを検査する。

シーケンシャル検査部４３は、データフレームのＵＤＰデータグラムに挿入されているＰＮ＿ＳＥＱ（シーケンシャル番号）を検出する。シーケンシャル検査部４３は、連続した値の期待値を生成し、データフレームより検出したシーケンシャル番号と比較する。シーケンシャル検査部４３は、データフレームがシーケンシャル番号の順に受信されているか判断し、判断結果をレジスタ部４６に書き込む。

データパターン検査部４４は、受信されたデータフレームのＵＤＰデータグラムに挿入されているチェックデータパターン（試験データ）と、ＵＤＰデータグラム生成部３５で生成されたチェックデータパターンとを比較する。データパターン検査部４４は、チェックデータパターンをビット単位で比較する。データパターン検査部４４は、比較結果をレジスタ部４６に書き込む。

同期処理部４５は、受信されたデータフレームのシーケンシャル番号が期待値と異なった場合（連続性のエラーが生じた場合）、期待値をエラーの生じたシーケンシャル番号の次の値から生成するように、シーケンシャル検査部４３を制御する（再同期処理）。また、同期処理部４５は、再同期処理を行わずに、強制的にデータフレームの検査を行う（非再同期処理）。同期処理部４５は、レジスタ部４６に設定されたデータに基づいて、再同期処理または非再同期処理を行う。

なお、ＣＰＵ１０ｂは、レジスタ部４６に書き込まれた結果を読み出し、バス１０ｉ、通信Ｉ／Ｆ１０ｈを介して、コンソール１１に送信する。コンソール１１は、受信した試験結果を表示する。これによって、試験者は、中継装置１２の試験結果を知ることができる。

フレーム蓄積部５０は、エラー検出部５１、フレーム記憶部５２、およびレジスタ部５３を有している。
レジスタ部５３は、ＣＰＵ１０ｂからデータが設定される。また、レジスタ部５３は、フレーム蓄積部５０の各部によってデータが書き込まれる。レジスタ部５３に書き込まれたデータは、ＣＰＵ１０ｂによって読み出される。レジスタ部５３は複数のレジスタからなり、複数のデータを一時記憶する。

エラー検出部５１は、受信されるデータフレームを、ＦＩＦＯ（First In First Out）方式でフレーム記憶部５２に記憶する。エラー検出部５１は、シーケンシャル番号のエラー、チェックデータパターンのエラーが生じた場合、所定数のデータフレームを記憶した後、フレーム記憶部５２への記憶を終了する。また、エラー検出部５１は、受信されたデータフレームに所定のエラーが含まれている場合、所定数のデータフレームを記憶した後、フレーム記憶部５２への記憶を停止する。これによって、指定された内容のデータフレームの前後の内容、およびエラーが生じたデータフレームの前後の内容を知ることができる。なお、フレーム記憶部５２は、ＦＰＧＡ１０ａが内蔵するメモリで実現でき、また、ＲＡＭ１０ｄでも実現することができる。

次に、図８のＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部３０、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０、およびフレーム蓄積部５０の詳細について説明する。まず、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部３０の詳細について説明する。

図９は、図８のＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部の詳細な機能ブロック図である。
図に示すようにＭＡＣヘッダ生成部３１は、ＭＡＣＤＡ生成部３１ａ、ＭＡＣＳＡ生成部３１ｂ、ＶＬＡＮＴａｇ生成部３１ｃ、およびＦｒａｍｅＴｙｐｅ生成部３１ｄを有している。

ＭＡＣＤＡ生成部３１ａは、ＭＡＣヘッダのＭＡＣ＿ＤＡを生成する。ＭＡＣＤＡ生成部３１ａは、レジスタ部３９に設定されるデータに基づいて、固定値のＭＡＣ＿ＤＡまたは巡回値のＭＡＣ＿ＤＡを生成する。なお、レジスタ部３９に設定されるデータは、試験者によりコンソール１１から送られる。

図１０は、ＭＡＣ＿ＤＡの生成を説明する図である。
図には、固定値のＭＡＣ＿ＤＡの生成、および巡回値のＭＡＣ＿ＤＡの生成を説明する表８１が示してある。表８１に示すように、ＭＡＣ＿ＤＡは、固定値、巡回値ともに４８ビットで表される。

固定値の場合、ＭＡＣＤＡ生成部３１ａは、複数の固定値のＭＡＣ＿ＤＡを生成することができる。ＭＡＣＤＡ生成部３１ａは、レジスタ部３９に設定される設定値に応じて、固定値のＭＡＣ＿ＤＡを生成する。巡回値の場合、ＭＡＣＤＡ生成部３１ａは、表８１の巡回値の欄に示す範囲でＭＡＣ＿ＤＡをインクリメントし、生成する。

ＭＡＣＳＡ生成部３１ｂは、ＭＡＣヘッダのＭＡＣ＿ＳＡを生成する。ＭＡＣＳＡ生成部３１ｂは、レジスタ部３９に設定されるデータに基づいて、固定値のＭＡＣ＿ＳＡまたは巡回値のＭＡＣ＿ＳＡを生成する。なお、レジスタ部３９に設定されるデータは、試験者によりコンソール１１から送られる。

ＭＡＣ＿ＳＡは、４８ビットで表される。固定値の場合、ＭＡＣＳＡ生成部３１ｂは、複数の固定値のＭＡＣ＿ＳＡを生成することができる。ＭＡＣＳＡ生成部３１ｂは、レジスタ部３９に設定される設定値に応じて、固定値のＭＡＣ＿ＳＡを生成する。巡回値の場合、ＭＡＣＳＡ生成部３１ｂは、表８１の巡回値の欄に示す範囲と同じ範囲でＭＡＣ＿ＳＡをインクリメントし、生成する。

ＶＬＡＮＴａｇ生成部３１ｃは、レジスタ部３９に設定されるデータに基づいて、ＭＡＣヘッダのＶＬＡＮタグを生成する。ＶＬＡＮＴａｇ生成部３１ｃは、中継装置１２がＶＬＡＮに対応する装置である場合のみＶＬＡＮタグを生成する。

図１１は、ＶＬＡＮタグの生成を説明する図である。
図には、ＶＬＡＮタグの生成を説明する表８２が示してある。ＶＬＡＮタグの値は、レジスタ部３９に設定するデータで変更することができる。ＶＬＡＮタグの値は、レジスタ部３９に設定されるデータが変更されるまで可変されない固定値である。

表８２に示すように、ＶＬＡＮタグのＴＰＩＤは１６ビット、Ｐｒｉｏ．は３ビット、ＣＦＩは１ビット、ＶＩＤは１２ビットで表される。従ってトータルでは、ＶＬＡＮタグは３２ビットで表される。ＴＰＩＤ、Ｐｒｉｏ．、ＣＦＩ、およびＶＩＤは、デフォルトではすべて０で生成される。

ＦｒａｍｅＴｙｐｅ生成部３１ｄは、ＭＡＣヘッダのＦｒａｍｅ＿Ｔｙｐｅを生成する。Ｆｒａｍｅ＿Ｔｙｐｅは、ＩＰｖ４の場合とＩＰｖ６の場合で値が異なる。
図１２は、Ｆｒａｍｅ＿Ｔｙｐｅの生成を説明する図である。

図には、Ｆｒａｍｅ＿Ｔｙｐｅを説明する表８３が示してある。表８３に示すようにＦｒａｍｅ＿Ｔｙｐｅの値は、固定値である。Ｆｒａｍｅ＿Ｔｙｐｅは１６ビットで表され、Ｐｖ４の場合は０ｘ０８００、ＩＰｖ６の場合は０ｘ８６ＤＤとなる。Ｆｒａｍｅ＿Ｔｙｐｅは固定値で変更されることがなく、例えば、ハードウェアに固定値として設定される。

このようにＭＡＣヘッダ生成部３１では、ＭＡＣＤＡ生成部３１ａにより、ＭＡＣヘッダのＭＡＣ＿ＤＡが生成される。ＭＡＣＳＡ生成部３１ｂにより、ＭＡＣヘッダのＭＡＣ＿ＳＡが生成される。ＶＬＡＮＴａｇ生成部３１ｃより、ＭＡＣヘッダのＶＬＡＮタグが生成される。ＦｒａｍｅＴｙｐｅ生成部３１ｄより、ＭＡＣヘッダのＦｒａｍｅ＿Ｔｙｐｅが生成される。

図９に示すようにＩＰｖ４ヘッダ生成部３２は、ＩＰｖ４ヘッダ情報生成部３２ａ、ＩＰｖ４ＤＡ生成部３２ｂ、およびＩＰｖ４ＳＡ生成部３２ｃを有している。
ＩＰｖ４ヘッダ情報生成部３２ａは、ＩＰｖ４ヘッダのヘッダ情報を生成する。ヘッダ情報は、ＩＰ＿Ｖｅｒ．、ＩＰヘッダ長、ＴＯＳ、Ｔｏｔａｌ＿Ｌｅｎｇｔｈ、Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ、Ｆｌａｇ、Ｆｒａｇｍｅｎｔ＿Ｏｆｆｓｅｔ、Ｔｉｍｅ＿Ｔｏ＿Ｌｉｖｅ、Ｐｒｏｔｏｃｏｌ、およびＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍである。また、ＩＰｖ４ヘッダ情報生成部３２ａは、ＩＰｖ４ヘッダのＩＰ＿ＳＡ、ＩＰ＿ＤＡを生成する。

図１３は、ＩＰｖ４ヘッダ情報の生成を説明する図である。
図には、ＩＰｖ４ヘッダ情報の生成を説明する表８４が示してある。表８４に示すように、ヘッダ情報のＩＰ＿Ｖｅｒ．は４ビットで表され、ＩＰｖ４であることを示す０ｘ４となる。ＩＰヘッダ長は４ビットで表され０ｘ５となる。ＴＯＳは８ビットで表され０ｘ００となる。Ｔｏｔａｌ＿Ｌｅｎｇｔｈは１６ビットで表されるデータフレームの長さとなる。Ｉｄｅｎｔｉｆｉｃａｔｉｏｎは１６ビットで表され０ｘ００００となる。Ｆｌａｇは３ビットで表され０ｘ０となる。Ｆｒａｇｍｅｎｔ＿Ｏｆｆｓｅｔは１３ビットで表され０ｘ０００となる。Ｔｉｍｅ＿Ｔｏ＿Ｌｉｖｅは８ビットで表され０ｘ２０となる。Ｐｒｏｔｏｃｏｌは８ビットで表され０ｘ１１となる。Ｈｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍは１６ビットで表されＩＰｖ４ヘッダのチェックサム値となる。なお、Ｔｏｔａｌ＿ＬｅｎｇｔｈとＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍの値は、ハードウェアによって計算される。その他のＩＰｖ４ヘッダ情報の値は、例えば、ハードウェアに固定値として設定される。

ＩＰｖ４ＤＡ生成部３２ｂは、ＩＰｖ４ヘッダのＩＰ＿ＤＡを生成する。ＩＰｖ４ＤＡ生成部３２ｂは、レジスタ部３９に設定されるデータに基づいて、固定値のＩＰ＿ＤＡまたは巡回値のＩＰ＿ＤＡを生成する。なお、レジスタ部３９に設定されるデータは、試験者によりコンソール１１から送られる。

図１４は、ＩＰｖ４のＩＰ＿ＤＡの生成を説明する図である。
図には、固定値のＩＰ＿ＤＡの生成、および巡回値のＩＰ＿ＤＡの生成を説明する表８５が示してある。表８５に示すように、ＩＰ＿ＤＡは、固定値、巡回値ともに３２ビットで表される。

固定値の場合、ＩＰｖ４ＤＡ生成部３２ｂは、複数の固定値のＩＰ＿ＤＡを生成することができる。ＩＰｖ４ＤＡ生成部３２ｂは、レジスタ部３９に設定される設定値に応じて、固定値のＩＰ＿ＤＡを生成する。巡回値の場合、ＩＰｖ４ＤＡ生成部３２ｂは、表８５の巡回値の欄に示す範囲でＩＰ＿ＤＡをインクリメントし、生成する。

ＩＰｖ４ＳＡ生成部３２ｃは、ＩＰｖ４ヘッダのＩＰ＿ＳＡを生成する。ＩＰｖ４ＳＡ生成部３２ｃは、レジスタ部３９に設定されるデータに基づいて、固定値のＩＰ＿ＳＡまたは巡回値のＩＰ＿ＳＡを生成する。なお、レジスタ部３９に設定されるデータは、試験者によりコンソール１１から送られる。

ＩＰ＿ＳＡは、３２ビットで表される。固定値の場合、ＩＰｖ４ＳＡ生成部３２ｃは、複数の固定値のＩＰ＿ＳＡを生成することができる。ＩＰｖ４ＳＡ生成部３２ｃは、レジスタ部３９に設定される設定値に応じて、固定値のＩＰ＿ＳＡを生成する。巡回値の場合、ＩＰｖ４ＳＡ生成部３２ｃは、表８５の巡回値の欄に示す範囲と同じ範囲でＩＰ＿ＳＡをインクリメントし、生成する。

このようにＩＰｖ４ヘッダ生成部３２では、ＩＰｖ４ヘッダ情報生成部３２ａにより、ＩＰｖ４ヘッダのヘッダ情報が生成される。ＩＰｖ４ＤＡ生成部３２ｂにより、ＩＰｖ４ヘッダのＩＰ＿ＤＡが生成される。ＩＰｖ４ＳＡ生成部３２ｃにより、ＩＰｖ４ヘッダのＩＰ＿ＳＡが生成される。

図９に示すようにＩＰｖ６ヘッダ生成部３３は、ＩＰｖ６ヘッダ情報生成部３３ａ、ＩＰｖ６ＤＡ生成部３３ｂ、およびＩＰｖ６ＳＡ生成部３３ｃを有している。
ＩＰｖ６ヘッダ情報生成部３３ａは、ＩＰｖ６ヘッダのヘッダ情報を生成する。ヘッダ情報は、Ｖｅｒ．、Ｔｒａｆｆｉｃ＿Ｃｌａｓｓ、Ｆｌｏｗ＿Ｌａｂｅｌ、Ｐａｙｌｏａｄ＿Ｌｅｎｇｔｈ、Ｎｅｘｔ＿Ｈｅａｄｅｒ、Ｈｏｐ＿Ｌｉｍｉｔ、およびＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍである。また、ＩＰｖ６ヘッダ情報生成部３３ａは、ＩＰｖ６ヘッダのＩＰ＿ＳＡ、ＩＰ＿ＤＡを生成する。

図１５は、ＩＰｖ６ヘッダ情報の生成を説明する図である。
図には、ＩＰｖ６ヘッダ情報の生成を説明する表８６が示してある。表８６に示すように、Ｖｅｒ．は４ビットで表され、ＩＰｖ６であることを示す０ｘ６となる。Ｔｒａｆｆｉｃ＿Ｃｌａｓｓは８ビットで表され０ｘ００となる。Ｆｌｏｗ＿Ｌａｂｅｌは２０ビットで表され０ｘ０００００となる。ＰａｙＬｏａｄ＿Ｌｅｎｇｔｈは１６ビットで表されるペイロードの長さとなる。Ｎｅｘｔ＿Ｈｅａｄｅｒは８ビットで表され０ｘ１１となる。Ｈｏｐ＿Ｌｉｍｉｔは８ビットで表され０ｘＦＦとなる。なお、Ｐａｙｌｏａｄ＿Ｌｅｎｇｔｈの値は、ハードウェアによって計算される。その他のＩＰｖ６ヘッダ情報の値は、例えば、ハードウェアに固定値として設定される。

ＩＰｖ６ＤＡ生成部３３ｂは、ＩＰｖ６ヘッダのＩＰ＿ＤＡを生成する。ＩＰｖ６ＤＡ生成部３３ｂは、レジスタ部３９に設定されるデータに基づいて、固定値のＩＰ＿ＤＡまたは巡回値のＩＰ＿ＤＡを生成する。なお、レジスタ部３９に設定されるデータは、試験者によりコンソール１１から送られる。

図１６は、ＩＰｖ６のＩＰ＿ＤＡの生成を説明する図である。
図には、固定値のＩＰ＿ＤＡの生成、および巡回値のＩＰ＿ＤＡの生成を説明する表８７が示してある。表８７に示すように、ＩＰ＿ＤＡは、固定値、巡回値ともに１２８ビットで表される。

固定値の場合、ＩＰｖ６ＤＡ生成部３３ｂは、複数の固定値のＩＰ＿ＤＡを生成することができる。ＩＰｖ６ＤＡ生成部３３ｂは、レジスタ部３９に設定される設定値に応じて、固定値のＩＰ＿ＤＡを生成する。巡回値の場合、ＩＰｖ６ＤＡ生成部３３ｂは、表８７の巡回値の欄に示す範囲でＩＰ＿ＤＡをインクリメントし、生成する。

ＩＰｖ６ＳＡ生成部３３ｃは、ＩＰｖ６ヘッダのＩＰ＿ＳＡを生成する。ＩＰｖ６ＳＡ生成部３３ｃは、レジスタ部３９に設定されるデータに基づいて、固定値のＩＰ＿ＳＡまたは巡回値のＩＰ＿ＳＡを生成する。なお、レジスタ部３９に設定されるデータは、試験者によりコンソール１１から送られる。

ＩＰ＿ＳＡは、１２８ビットで表される。固定値の場合、ＩＰｖ６ＳＡ生成部３３ｃは、複数の固定値のＩＰ＿ＳＡを生成することができる。ＩＰｖ６ＳＡ生成部３３ｃは、レジスタ部３９に設定される設定値に応じて、固定値のＩＰ＿ＳＡを生成する。巡回値の場合、ＩＰｖ６ＳＡ生成部３３ｃは、表８７の巡回値の欄に示す範囲と同じ範囲でＩＰ＿ＳＡをインクリメントし、生成する。

図９に示すＵＤＰヘッダ生成部３４は、ＵＤＰヘッダを生成する。なお、ＩＰヘッダがＩＰｖ４、ＩＰｖ６のどちらであってもＵＤＰヘッダの情報は同じである。
図１７は、ＵＤＰヘッダの生成を説明する図である。

図には、ＵＤＰヘッダの生成を説明する表８８が示してある。表８８に示すように、ＵＤＰヘッダのＳｏｕｒｃｅ＿Ｐｏｒｔ＿Ｎｏ．は１６ビットで表され０ｘ００００となる。Ｄｅｓｔｉｎａｔｉｏｎ＿Ｐｏｒｔ＿Ｎｏ．は１６ビットで表され０ｘ００００となる。Ｌｅｎｇｔｈは８ビットで表されＵＤＰヘッダとＵＤＰデータグラムの長さとなる。Ｃｈｅｃｋｓｕｍは１６ビットで表され０ｘ００００となる。なお、Ｌｅｎｇｔｈの値は、ハードウェアによって計算される。その他のＵＤＰヘッダの値は、例えば、ハードウェアに固定値として設定される。Ｃｈｅｃｋｓｕｍの値を０ｘ００００とするのは、ＵＤＰデータグラムは試験のためのデータであり、ＵＤＰデータグラムの信頼性を保障する必要がないためである。このようにＵＤＰヘッダ生成部３４では、ＵＤＰヘッダが生成される。

図９に示すようにＵＤＰデータグラム生成部３５は、シーケンシャル番号生成部３５ａ、チェックデータパターン生成部３５ｂ、およびエラー挿入部３５ｃを有している。
シーケンシャル番号生成部３５ａは、１６ビットのすべてが０のＰＮ＿ＰＡＤＤＩＮＧ、チェックデータパターンが試験データであることを示すＰＮ＿ＩＤ、チェックデータパターンの長さを示すＰＮ＿ＬＥＮＧＴＨ、および連続した番号のＰＮ＿ＳＥＱを生成する。

図１８は、ＰＮ＿ＩＤの生成を説明する図である。
図には、ＰＮ＿ＩＤの生成を説明する表８９が示してある。表８９に示すように、ＰＮ＿ＩＤの値は３２ビットで表され、レジスタ部３９に設定されるデータが反映される。レジスタ部３９にＵＤＰデータグラムが試験データであることを示す値を書き込むことによって、ＰＮ＿ＩＤは、ＵＤＰデータグラムのチェックデータパターンが試験データであることを示すこととなる。

図１９は、ＰＮ＿ＳＥＱの生成を説明する図である。
図に示すようにＰＮ＿ＳＥＱは、３２ビットで表される。ＰＮ＿ＳＥＱは、０ｘ００００００００から１ずつインクリメントした値に１を加算した値である。ＰＮ＿ＳＥＱは、０ｘＦＦＦＦＦＦＦＦの次には０ｘ００００００００となって、再び１ずつインクリメントした値となる。

チェックデータパターン生成部３５ｂは、試験データとなるチェックデータパターンを生成する。チェックデータパターン生成部３５ｂは、レジスタ部３９に設定されるデータに基づいて、固定値のチェックデータパターン、１ずつインクリメントされたチェックデータパターン、またはランダムな値のチェックデータパターンを生成する。

図２０は、チェックデータパターンの生成を説明する図である。
図には、チェックデータパターンの生成を説明する表９０が示してある。表９０に示すように、チェックデータパターンが固定値の場合、チェックデータパターン生成部３５ｂは、レジスタ部３９で指定される３２ビットの値をチェックデータパターンとして生成する。レジスタ部３９に指定されるデータは、試験者によりコンソール１１から送られる。

チェックデータパターンをインクリメントする場合、チェックデータパターン生成部３５ｂは、レジスタ部３９に設定される範囲で繰り返しチェックデータパターンをインクリメントする。インクリメントを繰り返す範囲は、０ｘ００００００００〜０ｘＦＦＦＦＦＦＦＦの範囲で可能である。レジスタ部３９に設定されるデータは、試験者によりコンソール１１から送られる。

ランダムなチェックデータパターンを生成する場合、チェックデータパターン生成部３５ｂは、ＰＮパターンを生成する生成多項式に基づいて、ランダムなチェックデータパターン（ＰＮパターン）を生成する。生成多項式は、例えば、Ｘ３１＋Ｘ２８＋１である。初期値は０ｘＦＦＦＦＦＦＦＦである。すべて０に帰還する場合は初期値に回復させる。なお、チェックデータパターン生成部３５ｂは、３２ビットの並列処理によりランダムなチェックデータパターンを生成する。

エラー挿入部３５ｃは、生成されたチェックデータパターンに、エラーとなるためのデータを付加する。これによって、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０が適正にエラーを検出するかの確認をすることができる。

図２１は、エラー挿入を説明する図である。
図には、エラー挿入を説明する表９１が示してある。エラー挿入部３５ｃは、レジスタ部３９に設定されるデータに基づいて、生成されたチェックデータパターンにビットエラーを挿入する。エラー挿入位置は、１ワード目の最上位ビット（ビット３１）に挿入する。また、エラー挿入部３５ｃは、レジスタ部３９に設定されるデータに基づいて、シーケンシャル番号が１つ飛ばしてデータフレームに付加されるようにする。また、エラー挿入部３５ｃは、レジスタ部３９に設定されるデータに基づいて、シーケンシャル番号が２個連続してデータフレームに付加されるようにする。

このようにＵＤＰデータグラム生成部３５では、シーケンシャル番号生成部３５ａより、ＵＤＰデータグラムのＰＮ＿ＰＡＤＤＩＮＧ、ＰＮ＿ＩＤ、ＰＮ＿ＬＥＮＧＴＨ、およびＰＮ＿ＳＥＱ（シーケンシャル番号）が生成される。チェックデータパターン生成部３５ｂより、チェックデータパターンが生成される。エラー挿入部３５ｃにより、チェックデータパターンにエラーが挿入される。

図９に示すように負荷率調整部３６は、ＩＰｖ４フレーム調整部３６ａおよびＩＰｖ６フレーム調整部３６ｂを有している。
ＩＰｖ４フレーム調整部３６ａ、ＩＰｖ６フレーム調整部３６ｂは、レジスタ部３９に設定されたデータに基づいて、デュアルスタックフレーム多重部３８が生成するＩＰｖ４のデータフレームとＩＰｖ６のデータフレームの全体の負荷率を決定する。また、ＩＰｖ４フレーム調整部３６ａ、ＩＰｖ６フレーム調整部３６ｂは、レジスタ部３９に設定されたデータに基づいて、ＩＰｖ４、Ｉｐｖ６のデータフレームの生成比率を決定する。生成比率は、レジスタ部３９に設定されるデータに基づいて、固定値にするかランダムにするかを決めることができる。

図２２は、生成比率を説明する図である。
図には、生成比率を説明する表９２が示してある。ＩＰｖ４フレーム調整部３６ａ、ＩＰｖ６フレーム調整部３６ｂは、レジスタ部３９に設定されたデータに基づいて、負荷率を決め、レジスタ部３９に設定されたデータに基づいて、ＩＰｖ４とＩＰｖ６の生成比率を決める。例えば、ＩＰｖ４フレーム調整部３６ａ、ＩＰｖ６フレーム調整部３６ｂは、レジスタ部３９に設定されたデータに基づいて、負荷率が５０％、ＩＰｖ４とＩＰｖ６のデータフレームの生成比率が４０％、６０％と決定する。

ＩＰｖ４フレーム調整部３６ａ、ＩＰｖ６フレーム調整部３６ｂは、レジスタ部３９に設定されたデータに基づいて、生成比率をランダムにすることができる。このとき、ＩＰｖ４フレーム調整部３６ａ、ＩＰｖ６フレーム調整部３６ｂは、決定されている負荷率を満たすように、ＩＰｖ４、ＩＰｖ６のデータフレームをランダムに生成する。

このように負荷率調整部３６では、ＩＰｖ４フレーム調整部３６ａとＩＰｖ６フレーム調整部３６ｂにより、データフレームの負荷率、およびＩＰｖ４、ＩＰｖ６のデータフレームの生成比率を決定する。

図９に示すようにフレーム長調整部３７は、ＩＰｖ４フレーム長調整部３７ａおよびＩＰｖ６フレーム長調整部３７ｂを有している。
ＩＰｖ４フレーム長調整部３７ａ、ＩＰｖ６フレーム長調整部３７ｂは、レジスタ部３９に設定されるデータに基づいて、データフレームを固定値のフレーム長またはランダムのフレーム長にするかを決定する。データフレームを固定値のフレーム長にする場合、ＩＰｖ４フレーム長調整部３７ａは、レジスタ部３９に設定されたデータに基づいて、デュアルスタックフレーム多重部３８が生成するＩＰｖ４のデータフレームのフレーム長を決定する。ＩＰｖ６フレーム長調整部３７ｂは、レジスタ部３９に設定されたデータに基づいて、デュアルスタックフレーム多重部３８が生成するＩＰｖ６のデータフレームのフレーム長を決定する。

図２３は、フレーム長を説明する図である。
図には、フレーム長を説明する表９３が示してある。固定値のフレーム長のデータフレームを生成する場合、ＩＰｖ４フレーム長調整部３７ａ、ＩＰｖ６フレーム長調整部３７ｂは、レジスタ部３９に設定されたデータに基づいてフレーム長を決定する。例えば、ＩＰｖ４フレーム長調整部３７ａは、デュアルスタックフレーム多重部３８が生成するＩＰｖ４のデータフレームのフレーム長が、６４バイトとなるように決定する。ＩＰｖ６フレーム長調整部３７ｂは、デュアルスタックフレーム多重部３８が生成するＩＰｖ６のデータフレームのフレーム長が、１５１８バイトとなるように決定する。

ランダムのフレーム長のデータフレームを生成する場合、ＩＰｖ４フレーム長調整部３７ａ、ＩＰｖ６フレーム長調整部３７ｂは、ランダムなフレーム長のデータフレームが生成されるようにフレーム長を決定する。

このようにフレーム長調整部３７では、ＩＰｖ４フレーム長調整部３７ａとＩＰｖ６フレーム長調整部３７ｂにより、データフレームのフレーム長が決定される。
図９に示すデュアルスタックフレーム多重部３８は、各部から生成されるヘッダおよびデータをつなぎ合わせ、図４〜図７に示したデータフレームを１つずつ生成する。デュアルスタックフレーム多重部３８は、ランダムにＩＰｖ４およびＩＰｖ６のデータフレームを生成する。ただし、負荷率調整部３６の指示する負荷率および生成比率でＩＰｖ４、ＩＰｖ６のデータフレームをランダムに生成する。また、フレーム長調整部３７の指示するフレーム長でＩＰｖ４、ＩＰｖ６のデータフレームを生成する。

デュアルスタックフレーム多重部３８は、シーケンシャル番号生成部３５ａによって生成されたシーケンシャル番号と、チェックデータパターン生成部３５ｂによって生成されたチェックデータパターンをＩＰｖ４、ＩＰｖ６のデータフレームに付加する。このとき、デュアルスタックフレーム多重部３８は、ＩＰｖ４、ＩＰｖ６のデータフレームを生成する順に、連続したシーケンシャル番号とチェックデータパターンを付加する。従って、シーケンシャル番号は、ＩＰｖ４のデータフレームとＩｐｖ６のデータフレームとにまたがって順に付加されている。そして、ＩＰｖ４のデータフレームとＩｐｖ６のデータフレームとが生成される順番と、シーケンシャル番号とが一致する。

次に、図８のＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０の詳細について説明する。
図２４は、図８のＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部の詳細な機能ブロック図である。

図に示すようにＩＰｖ４ヘッダ検査部４１は、バージョン検査部４１ａ、プロトコル検査部４１ｂ、およびヘッダチェックサム検査部４１ｃを有している。
バージョン検査部４１ａは、受信されたデータフレームのＭＡＣヘッダのＦｒａｍｅ＿Ｔｙｐｅが０ｘ０８００であるか否かを検査する。Ｆｒａｍｅ＿Ｔｙｐｅが０ｘ０８００であった場合、バージョン検査部４１ａは、ＩＰｖ４ヘッダのバージョン検査をする。

図２５は、ＩＰｖ４ヘッダのバージョン検査を説明する図である。
図には、ＩＰｖ４ヘッダのバージョン検査を説明する表９４が示してある。バージョン検査部４１ａは、受信されたデータフレームのＩＰｖ４ヘッダのＩＰ＿Ｖｅｒ．と、期待値（０ｘ４：バージョン４）とを比較する。バージョン検査部４１ａは、ＩＰｖ４ヘッダのＩＰ＿Ｖｅｒ．が期待値と一致していない場合、検査対象外としてデータフレームを破棄する。また、バージョン検査部４１ａは、レジスタ部４６にＩＰバージョンエラーの書き込みをする。

プロトコル検査部４１ｂは、ＩＰｖ４ヘッダのプロトコル種別を検査する。プロトコル検査部４１ｂは、上位層のプロトコルがＵＤＰであるか否かを検査する。
図２６は、ＩＰｖ４ヘッダのプロトコル種別検査を説明する図である。

図には、ＩＰヘッダのプロトコル種別検査を説明する表９５が示してある。プロトコル検査部４１ｂは、受信されたデータフレームのＩＰｖ４ヘッダのＰｒｏｔｏｃｏｌと、期待値（０ｘ１１：ＵＤＰ）とを比較する。プロトコル検査部４１ｂは、ＩＰｖ４ヘッダのＰｒｏｔｏｃｏｌと期待値が一致していない場合、検査対象外としてデータフレームを破棄する。また、プロトコル検査部４１ｂは、レジスタ部４６にプロトコル種別エラーの書き込みをする。

ヘッダチェックサム検査部４１ｃは、ＩＰｖ４ヘッダのＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍを検査する。ヘッダチェックサム検査部４１ｃは、ＩＰｖ４ヘッダ内のチェックサムを算出する。そして、ＩＰｖ４ヘッダのＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍの値と比較する。

図２７は、ＩＰｖ４ヘッダのチェックサム検査を説明する図である。
図には、ＩＰｖ４ヘッダのチェックサム検査を説明する表９６が示してある。ヘッダチェックサム検査部４１ｃは、ＩＰｖ４ヘッダ内のチェックサムを算出し、ＩＰｖ４ヘッダのＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍの値と比較する。ヘッダチェックサム検査部４１ｃは、算出したチェックサムの値と、ＩＰｖ４ヘッダのＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍの値が一致しない場合、受信されたデータフレームを破棄する。また、ヘッダチェックサム検査部４１ｃは、レジスタ部４６にＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍエラーの書き込みをする。

このようにＩＰｖ４ヘッダ検査部４１では、バージョン検査部４１ａにより、受信されたデータフレームのＩＰｖ４ヘッダのバージョンが検査される。ＩＰｖ４ヘッダのバージョンがバージョン４でない場合、受信されたデータフレームは検査対象外として破棄される。プロトコル検査部４１ｂより、上位レベルのプロトコルが検査される。上位レベルのプロトコルがＵＤＰでない場合、受信されたデータフレームは検査対象外として破棄される。ヘッダチェックサム検査部４１ｃより、ＩＰｖ４ヘッダのチェックサムが行われる。チェックサムの値がＨｅａｄｅｒ＿Ｃｈｅｃｋｓｕｍの値と異なる場合、受信されたデータフレームは検査対象外として破棄される。

なお、ＣＰＵ１０ｂがレジスタ部４６に書き込まれた各種エラーを読み出し、コンソール１１に通知することによって、試験者は中継装置に各種エラーが生じたことを知ることができる。

図２４に示すようにＩＰｖ６ヘッダ検査部４２は、バージョン検査部４２ａおよびネクストヘッダ検査部４２ｂを有している。
バージョン検査部４２ａは、受信されたデータフレームのＭＡＣヘッダのＦｒａｍｅ＿Ｔｙｐｅが０ｘ８６ＤＤであるか否かを検査する。Ｆｒａｍｅ＿Ｔｙｐｅが０ｘ８６ＤＤであった場合、バージョン検査部４２ａは、ＩＰｖ６ヘッダのバージョン検査をする。

図２８は、ＩＰｖ６ヘッダのバージョン検査を説明する図である。
図には、ＩＰｖ６ヘッダのバージョン検査を説明する表９７が示してある。バージョン検査部４２ａは、受信されたデータフレームのＩＰｖ６ヘッダのＶｅｒ．と、期待値（０ｘ６：バージョン６）とを比較する。バージョン検査部４２ａは、ＩＰｖ６ヘッダのＶｅｒ．が期待値と一致していない場合、検査対象外としてデータフレームを破棄する。また、バージョン検査部４２ａは、レジスタ部４６にＩＰバージョンエラーの書き込みをする。

ネクストヘッダ検査部４２ｂは、ＩＰｖ６ヘッダのＮｅｘｔ＿Ｈｅａｄｅｒを検査する。ネクストヘッダ検査部４２ｂは、Ｎｅｘｔ＿Ｈｅａｄｅｒの検査により、ＩＰヘッダに続く次のデータのプロトコルがＵＤＰであるか否かを検査する。

図２９は、ＩＰｖ６ヘッダのＮｅｘｔ＿Ｈｅａｄｅｒ検査を説明する図である。
図には、ＩＰヘッダのＮｅｘｔ＿Ｈｅａｄｅｒ検査を説明する表９８が示してある。ネクストヘッダ検査部４２ｂは、受信されたデータフレームのＩＰｖ６ヘッダのＮｅｘｔ＿Ｈｅａｄｅｒと、期待値（０ｘ１１：ＵＤＰ）とを比較する。ネクストヘッダ検査部４２ｂは、ＩＰｖ６ヘッダのＮｅｘｔ＿Ｈｅａｄｅｒと期待値が一致していない場合、検査対象外としてデータフレームを破棄する。また、ネクストヘッダ検査部４２ｂは、レジスタ部４６にプロトコル種別エラーの書き込みをする。

このようにＩＰｖ６ヘッダ検査部４２では、バージョン検査部４２ａにより、受信されたデータフレームのＩＰｖ６ヘッダのバージョンが検査される。ＩＰｖ６ヘッダのバージョンがバージョン６でない場合、受信されたデータフレームは検査対象外として破棄される。ネクストヘッダ検査部４２ｂより、上位レベルのプロトコルが検査される。上位レベルのプロトコルがＵＤＰでない場合、受信されたデータフレームは検査対象外として破棄される。

図２４に示すようにシーケンシャル検査部４３は、フレームＩＤ検査部４３ａおよびシーケンシャル番号検査部４３ｂを有している。
フレームＩＤ検査部４３ａは、受信されたデータフレームのＵＤＰデータグラムのＰＮ＿ＩＤを検査する。フレームＩＤ検査部４３ａは、ＵＤＰデータグラムのＰＮ＿ＩＤが、シーケンシャル番号生成部３５ａが生成したＰＮ＿ＩＤに一致しているか否かを判断する。

図３０は、ＵＤＰデータグラムのＰＮ＿ＩＤ検査を説明する図である。
図には、ＵＤＰデータグラムのＰＮ＿ＩＤ検査を説明する表９９が示してある。フレームＩＤ検査部４３ａは、受信されたデータフレームのＵＤＰデータグラムのＰＮ＿ＩＤと、シーケンシャル番号生成部３５ａが生成したＰＮ＿ＩＤ（期待値）とを比較する。受信されたデータフレームのＰＮ＿ＩＤと期待値とが一致しない場合、ＵＤＰデータグラムのチェックデータパターンは試験データではないとして、フレームＩＤ検査部４３ａは、受信されたデータフレームを破棄する。また、フレームＩＤ検査部４３ａは、レジスタ部４６にフレームＩＤエラーの書き込みをする。

シーケンシャル番号検査部４３ｂは、受信されたデータフレームのシーケンシャル番号が順番に受信されているかを検査し、ＩＰｖ４、ＩＰｖ６の混在したデータフレームが連続性を保って送受信されているかを検査する。

図３１は、データフレームの連続性検査を説明する図である。
図には、データフレームの連続性検査を説明する表１００が示してある。シーケンシャル番号検査部４３ｂは、シーケンシャル番号の期待値と受信されたデータフレームのシーケンシャル番号を比較する。シーケンシャル番号検査部４３ｂは、シーケンシャル番号生成部３５ａと同様の連続した番号の期待値を生成する。

シーケンシャル番号検査部４３ｂは、期待値と受信されたデータフレームのシーケンシャル番号とが一致していない場合、チェックデータパターンの検査対象外として受信されたデータフレームを破棄する。また、シーケンシャル番号検査部４３ｂは、レジスタ部４６にシーケンスエラーの書き込みをする。シーケンシャル番号が一致していない場合で、同じシーケンシャル番号を連続して受信していた場合には、フレーム重複エラーをレジスタ部４６に書き込む。

なお、ＣＰＵ１０ｂはレジスタ部４６に書き込まれた各種エラーを読み出し、コンソール１１に送信する。コンソール１１は、受信した各種エラーをディスプレイに表示する。これによって、試験者は中継装置に各種エラーが生じたことを知ることができる。

図３２は、シーケンシャルエラーの検出例を示した図である。
図に示すようにシーケンシャル番号の期待値は、１、２、３、４、…である。ＩＰｖ４、ＩＰｖ６、ＩＰｖ６、ＩＰｖ４、…の順で受信されたデータフレームのシーケンシャル番号が１、２、３、３、…であったとする。この場合、４であるべきシーケンシャル番号が３となっている。また、シーケンシャル番号が３、３、…と重複している。従って、この例では、シーケンシャル番号検査部４３ｂは、シーケンスエラーとフレーム重複エラーを検出する。

このようにシーケンシャル検査部４３では、フレームＩＤ検査部４３ａにより、受信されたデータフレームのチェックデータパターンが試験データであるか検査される。シーケンシャル番号検査部４３ｂにより、受信されたデータフレームの連続性が検査される。

図２４に示すデータパターン検査部４４は、受信されたデータフレームのチェックデータパターンを期待値と比較する。期待値は、チェックデータパターン生成部３５ｂで生成されるチェックデータパターンと同じ値である。

図３３は、チェックデータパターン検査を説明する図である。
図には、チェックデータパターン検査を説明する表１０１が示してある。チェックデータパターン生成部３５ｂが、ランダムのチェックデータパターンを生成している場合、データパターン検査部４４は、チェックデータパターン生成部３５ｂがＰＮパターンを生成している生成多項式と同じ生成多項式により、期待値を生成する。データパターン検査部４４は、生成した期待値と、受信されたデータフレームのチェックデータパターンを比較する。期待値と受信されたデータフレームのチェックデータパターンとが一致しなかった場合、データパターン検査部４４は、レジスタ部４６にＰＮパターンビットエラーの書き込みをする。なお、図２０においてチェックデータパターン生成部３５ｂは、Ｘ３１＋Ｘ２８＋１の生成多項式を用いている。従ってこの場合、データパターン検査部４４は、Ｘ３１＋Ｘ２８＋１の生成多項式を用いて期待値を生成する。

チェックデータパターン生成部３５ｂが、固定のチェックデータパターンを生成している場合、データパターン検査部４４は、チェックデータパターン生成部３５ｂが生成している固定値と同じ値を期待値として生成する。データパターン検査部４４は、生成した期待値と、受信されたデータフレームのチェックデータパターンを比較する。期待値と受信されたデータフレームのチェックデータパターンとが一致しなかった場合、データパターン検査部４４は、レジスタ部４６に固定データパターンビットエラーの書き込みをする。

チェックデータパターン生成部３５ｂが、インクリメントされたチェックデータパターンを生成している場合、データパターン検査部４４は、チェックデータパターン生成部３５ｂが生成するのと同じインクリメントされたチェックデータパターンを期待値として生成する。データパターン検査部４４は、生成した期待値と、受信されたデータフレームのチェックデータパターンを比較する。期待値と受信されたデータフレームのチェックデータパターンとが一致しなかった場合、データパターン検査部４４は、レジスタ部４６にインクリメントデータパターンビットエラーの書き込みをする。

なお、データパターン検査部４４は、レジスタ部４６に設定されるデータに基づいて、生成する期待値の種類を決める。レジスタ部４６には、チェックデータパターン生成部３５ｂによって、どの種類のチェックデータパターンを生成しているかが設定される。

さらに、ＣＰＵ１０ｂはレジスタ部４６に書き込まれた各種エラーを読み出し、コンソール１１に送信する。コンソール１１は、受信した各種エラーをディスプレイに表示する。これによって、試験者は中継装置に各種エラーが生じたことを知ることができる。

このようにデータパターン検査部４４により、受信されたデータフレームのチェックデータパターンのビットが検査される。
図２４に示すように同期処理部４５は、再同期処理部４５ａおよび非再同期処理部４５ｂを有している。

再同期処理部４５ａは、受信されたデータフレームのシーケンシャル番号と期待値とが異なった場合、その異なったデータフレームのシーケンシャル番号の次の値から期待値が生成されるように、シーケンシャル番号検査部４３ｂを制御する。また、同期処理部４５は、再同期処理を行わずに、強制的にデータフレームの検査を行う。同期処理部４５は、レジスタ部４６に設定されたデータに基づいて、再同期処理または非再同期処理を行う。

図３４は、再同期処理を説明する図である。
図において、受信されたデータフレームは、シーケンシャル番号が１、３、４、５、６、７、８、９、１０、１１、１２、…の順で受信されている。２のシーケンシャル番号のデータフレームが受信されるべきところに、３のシーケンシャル番号のデータフレームが受信され、エラーが発生している。通常であれば、シーケンシャル番号検査部４３ｂは、２の期待値の次には３の期待値を生成する。しかし、再同期処理部４５ａは、エラーの発生したシーケンシャル番号３の次の番号である４の期待値を生成するように、シーケンシャル番号検査部４３ｂを制御する。

再同期処理部４５ａは、エラーの発生後同期を外す（レジスタ部４６にシーケンシャル番号のエラー書き込みをさせない）。再同期処理部４５ａは、再同期処理によってエラーを解消すると、所定数のデータフレームを受信した後に同期を確立する（同期保護期間）。同期保護期間を設けるのは、エラーが発生するとデータフレームの性質上、シーケンシャル番号の不一致が所定回数続くためである。図においては、５データフレーム分同期保護期間が設けてある。なお、同期保護期間においてエラーが発生した場合、さらに再同期処理を行う。このように、再同期処理を行うことによって、エラー発生後、連続したシーケンシャル番号で受信されているデータフレームを連続してエラーと判断することを防止している。

図３５は、非再同期処理を説明する図である。
非再同期処理部４５ｂは、レジスタ部４６によって非再同期処理が選択された場合、図に示すように連続した番号の期待値を生成するようにシーケンシャル番号検査部４３ｂを制御する。非再同期処理では、再同期処理を行わずにチェックデータパターンの検査を強制的に続ける。再同期処理では、シーケンシャル番号のエラーや試験データのデータ化けが激しい場合、永遠に同期確立ができなくなる可能性があり、データフレームの検査を行うことができなくなる場合があるためである。このような場合に非再同期処理によって強制的にデータフレームの検査を続行する。

このように同期処理部４５では、再同期処理部４５ａにより、再同期処理を行うようシーケンシャル番号検査部４３ｂを制御し、非再同期処理部４５ｂにより、非再同期処理を行うようシーケンシャル番号検査部４３ｂを制御する。

次に、図８のフレーム蓄積部５０の詳細について説明する。
図３６は、図８のフレーム蓄積部の詳細な機能ブロック図である。
図に示すようにエラー検出部５１は、ＭＡＣヘッダエラー検出部５１ａ、ＩＰｖ４ヘッダエラー検出部５１ｂ、ＩＰｖ６ヘッダエラー検出部５１ｃ、および検査エラー検出部５１ｄを有している。

ＭＡＣヘッダエラー検出部５１ａは、受信されたデータフレームのＭＡＣヘッダにエラーがあるか否かを検出する。ＩＰｖ４ヘッダエラー検出部５１ｂは、受信されたデータフレームのＩＰｖ４ヘッダにエラーがあるか否かを検出する。ＩＰｖ６ヘッダエラー検出部５１ｃは、受信されたデータフレームのＩＰｖ６ヘッダにエラーがあるか否かを検出する。検査エラー検出部５１ｄは、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０より、シーケンシャル番号のエラーおよびチェックデータパターンのエラーを検出する。エラー検出部５１は、データフレームをＦＩＦＯ（First In First Out）方式でフレーム記憶部５２に記憶する。エラー検出部５１の各部はエラーを検出すると、そのエラーを検出した時点から、所定数のデータフレームが記憶された後に、データフレームの記憶を停止する。なお、所定数は、例えば、ＦＩＦＯ方式で記憶されるデータフレームの全容量の半分とする。このようにすれば、エラーが発生したデータフレームの前後の容量が同じになる。

図３６においては、フレーム記憶部５２は、２Ｍバイトのデータフレームを記憶する。エラー検出部５１の各部は、エラーを検出してからデータフレームが１Ｍバイト記憶されるとデータフレームの記憶を停止する。これによって、フレーム記憶部５２には、エラーのあったデータフレームの前後１Ｍバイトのデータフレームが記憶される（データフレームを約１０Ｋバイトとすると前後約１００個のデータフレームが記憶される）。

エラーを検出すべき内容は、コンソール１１から指定することができる。指定されたエラーの検出内容は、レジスタ部５３に書き込まれる。ＭＡＣヘッダエラー検出部５１ａ、ＩＰｖ４ヘッダエラー検出部５１ｂ、およびＩＰｖ６ヘッダエラー検出部５１ｃは、レジスタ部５３を参照することによって、検出すべきエラーの内容を特定する。

図３７は、エラー検出の内容を説明する図その１である。
図には、エラー検出の内容を説明する表１０２が示してある。各ヘッダのエラーを検出する検出内容が示してある。ＭＡＣヘッダエラー検出部５１ａは、レジスタ部５３に設定されたデータに基づいて、ＭＡＣヘッダのＭＡＣ＿ＤＡ、ＭＡＣ＿ＳＡ、またはＦｒａｍｅ＿Ｔｙｐｅのエラーを検出する。ＩＰｖ４ヘッダエラー検出部５１ｂは、レジスタ部５３に設定されたデータに基づいて、ＩＰｖ４ヘッダのＩＰ＿Ｖｅｒ．、ＩＰヘッダ長、ＴＯＳ、Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ、Ｆｌａｇ、Ｆｒａｇｍｅｎｔ＿Ｏｆｆｓｅｔ、Ｔｉｍｅ＿Ｔｏ＿Ｌｉｖｅ、Ｐｒｏｔｏｃｏｌ、ＩＰ＿ＤＡ、またはＩＰ＿ＳＡのエラーを検出する。ＩＰｖ６ヘッダエラー検出部５１ｃは、レジスタ部５３に設定されたデータに基づいて、Ｖｅｒ．、Ｔｒａｆｆｉｃ＿Ｃｌａｓｓ、Ｆｌｏｗ＿Ｌａｂｅｌ、Ｎｅｘｔ＿Ｈｅａｄｅｒ、Ｈｏｐ＿Ｌｉｍｉｔ、ＩＰ＿ＤＡ、またはＩＰ＿ＳＡのエラーを検出する。なお、上記エラーの検出は、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部３０で生成される各ヘッダと受信されたデータフレームの各ヘッダを比較することによって行われる。

図３８は、エラー検出の内容を説明する図その２である。
図には、エラー検出の内容を説明する表１０３が示してある。検査エラー検出部５１ｄは、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０より検出されたシーケンシャル番号のエラーおよびチェックデータパターンのエラーを検出する。

フレーム記憶部５２に記憶されたデータフレームは、ＣＰＵ１０ｂによって、コンソール１１に送信される。これによって、試験者は、どのシーケンシャル番号が失われたかまたは重複したかを解析することができる。また、エラーが生じたデータフレームのパターンを含め、前後のデータフレームのパターンはどのようになっているかを解析することができる。

以下、各機能ブロック図の動作について説明する。
図８の機能ブロック図の動作について説明する。ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部３０のデュアルスタックフレーム多重部３８は、各生成部から生成されるＭＡＣヘッダ、ＩＰｖ４ヘッダ、ＵＤＰヘッダ、およびＵＤＰデータグラムをつなぎ合わせ、ＩＰｖ４のデータフレームを生成する。また、デュアルスタックフレーム多重部３８は、各生成部から生成されるＭＡＣヘッダ、ＩＰｖ６ヘッダ、ＵＤＰヘッダ、およびＵＤＰデータグラムをつなぎ合わせ、ＩＰｖ６のデータフレームを生成する。デュアルスタックフレーム多重部３８は、負荷率調整部３６からの負荷率および生成比率、フレーム長調整部３７からのフレーム長に応じて、ＩＰｖ４、ＩＰｖ６のデータフレームを生成する。

デュアルスタックフレーム多重部３８は、ＵＤＰデータグラム生成部３５より生成されるシーケンス番号、および試験データのチェックデータパターンをデータフレームに付加する。シーケンシャル番号は、生成されるＩＰｖ４のデータフレームとＩＰｖ６のデータフレームとにまたがって順になっている。

送信ＭＡＣインターフェース６０は、デュアルスタックフレーム多重部３８によって生成されたＩＰｖ４、ＩＰｖ６のデータフレームを、シーケンシャル番号の順に回線Ｉ／Ｆ１０ｇを介して中継装置１２に送信する。

受信ＭＡＣインターフェース７０は、中継装置１２からＩＰｖ４、ＩＰｖ６のデータフレームを回線Ｉ／Ｆ１０ｇを介して受信する。受信されたデータフレームは、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０およびフレーム蓄積部５０に送られる。

ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０のＩＰｖ４ヘッダ検査部４１は、受信されたデータフレームがＩＰｖ４であるか、試験データを含むデータフレームであるかを検査する。ＩＰｖ６ヘッダ検査部４２は、受信されたデータフレームがＩＰｖ６であるか、試験データを含むデータフレームであるかを検査する。受信されたＩＰｖ４、ＩＰｖ６のデータフレームが試験対象となるデータフレームと判断されると、シーケンシャル検査部４３によって、データフレームがシーケンシャル番号の順に受信されているか検査される。また、データパターン検査部４４によって、チェックデータパターンが適正な状態で送受信されたか検査される。同期処理部４５は、再同期処理または非再同期処理を行うようシーケンシャル検査部４３を制御する。

エラー検出部５１は、ＦＩＦＯ方式によって、受信されたデータフレームをフレーム記憶部５２に記憶する。エラー検出部５１は、受信されたデータフレームのＭＡＣヘッダ、ＩＰｖ４ヘッダ、ＩＰｖ６ヘッダのエラーを検出する。エラー検出部５１はエラーを検出した場合、そのエラーを検出した時点から、所定数のデータフレームが記憶された後にデータフレームの記憶を停止する。また、エラー検出部５１は、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０よりシーケンシャル番号のエラー、チェックデータパターンのエラーが検出されると、そのエラーが検出された時点から、所定数のデータフレームが記憶された後にデータフレームの記憶を停止する。

図９の機能ブロック図の動作について説明する。ＭＡＣヘッダ生成部３１のＭＡＣＤＡ生成部３１ａは、ＭＡＣヘッダのＭＡＣ＿ＤＡを生成する。ＭＡＣＳＡ生成部３１ｂは、ＭＡＣヘッダのＭＡＣ＿ＳＡを生成する。ＶＬＡＮＴａｇ生成部３１ｃは、ＶＬＡＮタグのデータフレームを生成する場合にＭＡＣヘッダのＶＬＡＮタグを生成する。ＦｒａｍｅＴｙｐｅ生成部３１ｄは、ＭＡＣヘッダのＦｒａｍｅＴｙｐｅを生成する。

ＩＰｖ４ヘッダ生成部３２のＩＰｖ４ヘッダ情報生成部３２ａは、ＩＰｖ４ヘッダのＩＰｖ４ヘッダ情報を生成する。ＩＰｖ４ＤＡ生成部３２ｂは、ＩＰｖ４ヘッダのＩＰ＿ＤＡを生成する。ＩＰｖ４ＳＡ生成部３２ｃは、ＩＰｖ４ヘッダのＩＰ＿ＳＡを生成する。

ＩＰｖ６ヘッダ生成部３３のＩＰｖ６ヘッダ情報生成部３３ａは、ＩＰｖ６ヘッダのＩＰｖ６ヘッダ情報を生成する。ＩＰｖ６ＤＡ生成部３３ｂは、ＩＰｖ６ヘッダのＩＰ＿ＤＡを生成する。ＩＰｖ６ＳＡ生成部３３ｃは、ＩＰｖ６ヘッダのＩＰ＿ＳＡを生成する。

ＵＤＰヘッダ生成部３４は、ＩＰｖ４、ＩＰｖ６ヘッダのＵＤＰヘッダを生成する。なお、ＩＰｖ４、ＩＰｖ６のデータフレームにおいて、ＵＤＰヘッダは共通である。
ＵＤＰデータグラム生成部３５のシーケンシャル番号生成部３５ａは、シーケンシャル番号を生成する。チェックデータパターン生成部３５ｂは、レジスタ部３９に設定されるデータに基づいて、固定値、インクリメント、またはＰＮパターンのチェックデータパターンを生成する。エラー挿入部３５ｃは、レジスタ部３９に設定されるデータに基づいて、ビットエラー、シーケンスエラー、または重複エラーとなるエラーをチェックデータパターンに挿入する。

負荷率調整部３６のＩＰｖ４フレーム調整部３６ａおよびＩＰｖ６フレーム調整部３６ｂは、デュアルスタックフレーム多重部３８が生成するＩＰｖ４、ＩＰｖ６のデータフレームの負荷率および生成比率を決定する。

フレーム長調整部３７のＩＰｖ４フレーム長調整部３７ａおよびＩＰｖ６フレーム長調整部３７ｂは、デュアルスタックフレーム多重部３８が生成するＩＰｖ４、ＩＰｖ６のデータフレームのフレーム長を固定値にするかランダムにするかを決定する。

デュアルスタックフレーム多重部３８は、各部で生成されるＭＡＣヘッダ、ＩＰｖ４ヘッダ、ＩＰｖ６ヘッダ、ＵＤＰヘッダ、およびＵＤＰデータグラムをつなぎ合わせてＩＰｖ４、ＩＰｖ６のデータフレームを生成する。このとき、デュアルスタックフレーム多重部３８は、負荷率調整部３６で決定された負荷率および生成比率で、ＩＰｖ４、ＩＰｖ６のデータフレームを生成する。また、フレーム長調整部３７で決定されたフレーム長で、ＩＰｖ４、ＩＰｖ６のデータフレームを生成する。

図２４の機能ブロック図の動作について説明する。ＩＰｖ４ヘッダ検査部４１のバージョン検査部４１ａは、受信されたデータフレームのバージョンが４であるか検査を行う。プロトコル検査部４１ｂは、受信されたデータフレームのバージョンが４である場合に、上位レベルのプロトコルがＵＤＰであるか検査する。ヘッダチェックサム検査部４１ｃは、上位レベルのプロトコルがＵＤＰである場合に、ＩＰｖ４ヘッダ内のチェックサムの検査をする。

ＩＰｖ６ヘッダ検査部４２のバージョン検査部４２ａは、受信されたデータフレームのバージョンが６であるか検査を行う。ネクストヘッダ検査部４２ｂは、受信されたデータフレームのバージョンが６である場合に、上位レベルのプロトコルがＵＤＰであるか検査する。

シーケンシャル検査部４３のフレームＩＤ検査部４３ａは、受信されたデータフレームのＰＮ＿ＩＤを検査する。シーケンシャル番号検査部４３ｂは、シーケンシャル番号が連続した番号でデータフレームが受信されたか検査を行う。データパターン検査部４４は、受信されたデータフレームのチェックデータパターンを検査する。

同期処理部４５は、レジスタ部４６に設定されたデータに基づいて、シーケンシャル検査部４３およびデータパターン検査部４４を、再同期処理させるかまたは非再同期処理をさせるかの制御を行う。

図３６の機能ブロック図の動作について説明する。フレーム記憶部５２には受信されたデータフレームがＦＩＦＯ方式で記憶される。エラー検出部５１のＭＡＣヘッダエラー検出部５１ａ、ＩＰｖ４ヘッダエラー検出部５１ｂ、およびＩＰｖ６ヘッダエラー検出部５１ｃは、受信されたデータフレームのＭＡＣヘッダ、ＩＰｖ４ヘッダ、およびＩＰｖ６ヘッダの検査を行う。ＭＡＣヘッダ、ＩＰｖ４ヘッダ、およびＩＰｖ６ヘッダにエラーが発生した場合、ＭＡＣヘッダエラー検出部５１ａ、ＩＰｖ４ヘッダエラー検出部５１ｂ、およびＩＰｖ６ヘッダエラー検出部５１ｃは、そのエラーを検出した時点から、所定数のデータフレームが記憶された後に、データフレームのフレーム記憶部５２への記憶を停止する。

検査エラー検出部５１ｄは、ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部４０より、シーケンシャル番号のエラーおよびチェックデータパターンのエラーを検出する。検査エラー検出部５１ｄは、シーケンシャル番号のエラーまたはチェックデータパターンを検出した場合、そのエラーを検出した時点から、所定数のデータフレームが記憶された後に、データフレームのフレーム記憶部５２への記憶を停止する。

このように、ＩＰｖ４の通信プロトコルに対応したデータフレームとＩＰｖ６の通信プロトコルに対応したデータフレームとにまたがって順にシーケンシャル番号を付加する。また、ＩＰｖ４、ＩＰｖ６のデータフレームにチェックデータパターンを付加する。そして、試験対象となる中継装置にデータフレームを送信し、中継装置からＩＰｖ４、ＩＰｖ６のデータフレームがシーケンシャル番号の順に受信されたか否かを検査し、チェックデータパターンが適正に受信されたかを検査するようにした。これによって、ＩＰｖ４、ＩＰｖ６の通信プロトコルに対応した中継装置の試験を行うことができる。

（付記１） ネットワークに接続される中継装置の通信試験をする通信試験装置において、
第１の通信プロトコルに対応した第１のデータフレームと第２の通信プロトコルに対応した第２のデータフレームとをランダムに生成するデータフレーム生成手段と、
前記第１のデータフレームと前記第２のデータフレームとにまたがって、連続した番号を付加する連続番号付加手段と、
前記第１のデータフレームと前記第２のデータフレームとに試験データを付加する試験データ付加手段と、
前記第１のデータフレームおよび前記第２のデータフレームを付加された前記番号の順に前記中継装置に送信する送信手段と、
前記中継装置から前記第１のデータフレームおよび前記第２のデータフレームを受信する受信手段と、
前記第１のデータフレームおよび前記第２のデータフレームが前記番号の順に受信されたか否かを判断する連続番号判断手段と、
受信された前記第１のデータフレームおよび前記第２のデータフレームに付加されている前記試験データと、前記試験データ付加手段が付加した前記試験データとを比較する試験データ比較手段と、
を有することを特徴とする通信試験装置。

（付記２） 前記試験データ付加手段は、ランダムな数値を生成する生成多項式に基づいてランダムな前記試験データを生成することを特徴とする付記１記載の通信試験装置。
（付記３） 前記試験データ比較手段は、前記生成多項式と同じ式に基づいて、前記第１のデータフレームおよび前記第２のデータフレームに付加されている前記試験データと比較するための期待値を生成することを特徴とする付記２記載の通信試験装置。

（付記４） 前記連続番号判断手段は、前記第１のデータフレームおよび前記第２のデータフレームに付加されている前記番号と比較するための連続した値の期待値を生成することを特徴とする付記１記載の通信試験装置。

（付記５） 前記連続番号判断手段は、前記番号と前記期待値とが異なった場合、前記期待値を前記番号の次の値から生成し始めることを特徴とする付記４記載の通信試験装置。

（付記６） 受信された前記第１のデータフレームおよび前記第２のデータフレームをＦＩＦＯ方式によって記憶する記憶手段と、
前記第１のデータフレームおよび前記第２のデータフレームが前記番号の順に受信されなかったときまたは前記試験データの比較が異なったとき、前記第１のデータフレームおよび前記第２のデータフレームが所定数記憶された後、前記記憶手段の記憶を停止する記憶制御手段と、
をさらに有することを特徴とする付記１記載の通信試験装置。

（付記７） 前記記憶手段に記憶された前記第１のデータフレームおよび前記第２のデータフレームを表示する記憶表示手段をさらに有することを特徴とする付記６記載の通信試験装置。

（付記８） 試験データ付加手段は、外部から入力される指示によって、固定値の前記試験データ、１ずつ加算される前記試験データ、またはランダムな前記試験データを選択付加することを特徴とする付記１記載の通信試験装置。

（付記９） 前記連続番号判断手段によって判断された判断結果および前記試験データ比較手段によって比較された比較結果を表示する結果表示手段をさらに有することを特徴とする付記１記載の通信試験装置。

（付記１０） データフレーム生成手段は、外部から入力される指示によって、前記第１のデータフレームと前記第２のデータフレームとの生成比率を制御することを特徴とする付記１記載の通信試験装置。

（付記１１） データフレーム生成手段は、外部から入力される指示によって、前記第１のデータフレームと前記第２のデータフレームの全体の生成率を制御することを特徴とする付記１記載の通信試験装置。

（付記１２） データフレーム生成手段は、外部から入力される指示によって、前記第１のデータフレームと前記第２のデータフレームのフレーム長を制御することを特徴とする付記１記載の通信試験装置。

（付記１３） ネットワークに接続される中継装置の通信試験をする通信試験方法において、
第１の通信プロトコルに対応した第１のデータフレームと第２の通信プロトコルに対応した第２のデータフレームとをランダムに生成し、
前記第１のデータフレームと前記第２のデータフレームとにまたがって、連続した番号を付加し、
前記第１のデータフレームと前記第２のデータフレームとに試験データを付加し、
前記第１のデータフレームおよび前記第２のデータフレームを付加された前記番号の順に前記中継装置に送信し、
前記中継装置から前記第１のデータフレームおよび前記第２のデータフレームを受信し、
前記第１のデータフレームおよび前記第２のデータフレームが前記番号の順に受信されたか否かを判断し、
前記試験データと受信された前記第１のデータフレームおよび前記第２のデータフレームに付加されている前記試験データとを比較する、
ことを特徴とする通信試験方法。

本発明の通信試験装置の原理図である。 本発明の通信試験装置の適用例を示した図である。 通信試験装置の本体のハードウェア構成を示すブロック図である。 ＩＰｖ４のデータフレームのフレームフォーマットを示した図である。 ＶＬＡＮタグを有するＩＰｖ４のデータフレームのフレームフォーマットを示した図である。 ＩＰｖ６のデータフレームのフレームフォーマットを示した図である。 ＶＬＡＮタグを有するＩＰｖ６のデータフレームのフレームフォーマットを示した図である。 ＦＰＧＡの機能ブロック図である。 図８のＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部の詳細な機能ブロック図である。 ＭＡＣ＿ＤＡの生成を説明する図である。 ＶＬＡＮタグの生成を説明する図である。 Ｆｒａｍｅ＿Ｔｙｐｅの生成を説明する図である。 ＩＰｖ４ヘッダ情報の生成を説明する図である。 ＩＰｖ４のＩＰ＿ＤＡの生成を説明する図である。 ＩＰｖ６ヘッダ情報の生成を説明する図である。 ＩＰｖ６のＩＰ＿ＤＡの生成を説明する図である。 ＵＤＰヘッダの生成を説明する図である。 ＰＮ＿ＩＤの生成を説明する図である。 ＰＮ＿ＳＥＱの生成を説明する図である。 チェックデータパターンの生成を説明する図である。 エラー挿入を説明する図である。 生成比率を説明する図である。 フレーム長を説明する図である。 図８のＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部の詳細な機能ブロック図である。 ＩＰｖ４ヘッダのバージョン検査を説明する図である。 ＩＰｖ４ヘッダのプロトコル種別検査を説明する図である。 ＩＰｖ４ヘッダのチェックサム検査を説明する図である。 ＩＰｖ６ヘッダのバージョン検査を説明する図である。 ＩＰｖ４ヘッダのＮｅｘｔ＿Ｈｅａｄｅｒ検査を説明する図である。 ＵＤＰデータグラムのＰＮ＿ＩＤ検査を説明する図である。 データフレームの連続性検査を説明する図である。 シーケンシャルエラーの検出例を示した図である。 チェックデータパターン検査を説明する図である。 再同期処理を説明する図である。 非再同期処理を説明する図である。 図８のフレーム蓄積部の詳細な機能ブロック図である。 エラー検出の内容を説明する図その１である。 エラー検出の内容を説明する図その２である。

符号の説明

１ 通信試験装置
１ａ データフレーム生成手段
１ｂ 連続番号付加手段
１ｃ 試験データ付加手段
１ｄ 送信手段
１ｅ 受信手段
１ｆ 連続番号判断手段
１ｇ 試験データ比較手段
２，１２ 中継装置
３ａ，３ｂ，３ｄ，３ｇ 第１のデータフレーム
３ｃ，３ｆ，３ｅ 第２のデータフレーム
１０ 本体
１０ａ ＦＰＧＡ
１１ コンソール
２１〜２４ データフレーム
３０ ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム生成部
３５ ＵＤＰデータグラム生成部
３５ａ シーケンシャル番号生成部
３５ｂ チェックデータパターン生成部
３６ 負荷率調整部
３７ フレーム長調整部
３８ デュアルスタックフレーム多重部
４０ ＩＰｖ４／ＩＰｖ６デュアルスタックフレーム検査部
４３ シーケンシャル検査部
４３ｂ シーケンシャル番号検査部
４４ データパターン検査部
４５ 同期処理部
５０ フレーム蓄積部
５１ エラー検出部
５２ フレーム記憶部

Claims (5)

1. ネットワークに接続される中継装置の通信試験をする通信試験装置において、
   第１の通信プロトコルに対応した第１のデータフレームと第２の通信プロトコルに対応した第２のデータフレームとをランダムに生成するデータフレーム生成手段と、
   前記第１のデータフレームと前記第２のデータフレームとにまたがって、連続した番号を付加する連続番号付加手段と、
   前記第１のデータフレームと前記第２のデータフレームとに試験データを付加する試験データ付加手段と、
   前記第１のデータフレームおよび前記第２のデータフレームを付加された前記番号の順に前記中継装置に送信する送信手段と、
   前記中継装置から前記第１のデータフレームおよび前記第２のデータフレームを受信する受信手段と、
   前記第１のデータフレームおよび前記第２のデータフレームが前記番号の順に受信されたか否かを判断する連続番号判断手段と、
   受信された前記第１のデータフレームおよび前記第２のデータフレームに付加されている前記試験データと、前記試験データ付加手段が付加した前記試験データとを比較する試験データ比較手段と、
   を有することを特徴とする通信試験装置。
2. 前記連続番号判断手段は、前記第１のデータフレームおよび前記第２のデータフレームに付加されている前記番号と比較するための連続した値の期待値を生成することを特徴とする請求項１記載の通信試験装置。
3. 受信された前記第１のデータフレームおよび前記第２のデータフレームをＦＩＦＯ方式によって記憶する記憶手段と、
   前記第１のデータフレームおよび前記第２のデータフレームが前記番号の順に受信されなかったときまたは前記試験データの比較が異なったとき、前記第１のデータフレームおよび前記第２のデータフレームが所定数記憶された後、前記記憶手段の記憶を停止する記憶制御手段と、
   をさらに有することを特徴とする請求項１記載の通信試験装置。
4. 試験データ付加手段は、外部から入力される指示によって、固定値の前記試験データ、１ずつ加算される前記試験データ、またはランダムな前記試験データを選択付加することを特徴とする請求項１記載の通信試験装置。
5. データフレーム生成手段は、外部から入力される指示によって、前記第１のデータフレームと前記第２のデータフレームとの生成比率を制御することを特徴とする請求項１記載の通信試験装置。

Images