JPH01187660A - 周辺装置のインタフェース診断方式 - Google Patents
周辺装置のインタフェース診断方式Info
- Publication number
- JPH01187660A JPH01187660A JP63010872A JP1087288A JPH01187660A JP H01187660 A JPH01187660 A JP H01187660A JP 63010872 A JP63010872 A JP 63010872A JP 1087288 A JP1087288 A JP 1087288A JP H01187660 A JPH01187660 A JP H01187660A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- command
- interface
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 7
- 238000003745 diagnosis Methods 0.000 abstract description 10
- 238000013500 data storage Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は周辺装置とチャネル装置が工/Oインタフェ
ースで接続された周辺装置はおけるインタフェースの診
断釦関し、特にデータの折返し診断を行ガう周辺装置の
インタフェース診断方式に関するものである。
ースで接続された周辺装置はおけるインタフェースの診
断釦関し、特にデータの折返し診断を行ガう周辺装置の
インタフェース診断方式に関するものである。
従来、この種のインタフェース診断方式は、ただ単に共
通制御部からアドレス/コマンドレジスタおよび入出力
データレジスタへの書込み、読出しを行ないそのデータ
の比較チエツクを行なうだけでらυ、データの折返し診
断は行なっていなかった。
通制御部からアドレス/コマンドレジスタおよび入出力
データレジスタへの書込み、読出しを行ないそのデータ
の比較チエツクを行なうだけでらυ、データの折返し診
断は行なっていなかった。
上述した従来のインタフェース診断方式は、共通制御部
からアドレス/コマンドレジスタおよび入出力データレ
ジスタへの書込み、読出しくよるデータの比較チエツク
を行々っているので、通常動作のインタフェースシーケ
ンスであるアドレス/コマンドサイクルとデータサイク
ル時におけるI/Oインタフェースへの出力データが正
常かどうか実際にチャネル装置を接続しかいとわからな
いという欠点がある。
からアドレス/コマンドレジスタおよび入出力データレ
ジスタへの書込み、読出しくよるデータの比較チエツク
を行々っているので、通常動作のインタフェースシーケ
ンスであるアドレス/コマンドサイクルとデータサイク
ル時におけるI/Oインタフェースへの出力データが正
常かどうか実際にチャネル装置を接続しかいとわからな
いという欠点がある。
この発明に係る周辺装置のインタフェース診断方式ハ、
アドレス/コマンドをアドレス/コマンドレジスタに設
定する手段と、設定されたアドレスを1転送サイクル毎
に更新する手段と、設定されたアドレス/コマンドと出
力データをI/Oインタフェースで折り返して再び入出
力データレジスタに与え取込む手段と、前記アドレス/
コマンドレジスタに設定された内容と前記入出力データ
レジスタに取込まれた内容を比較する手段と、比較した
結果が不一致のとき共通制御部へ割込む手段と、チャネ
ル装置とインタフェース制御を打力うインタフェース制
御部からチャネル装置の入力信号を擬似生成する手段と
を有している。
アドレス/コマンドをアドレス/コマンドレジスタに設
定する手段と、設定されたアドレスを1転送サイクル毎
に更新する手段と、設定されたアドレス/コマンドと出
力データをI/Oインタフェースで折り返して再び入出
力データレジスタに与え取込む手段と、前記アドレス/
コマンドレジスタに設定された内容と前記入出力データ
レジスタに取込まれた内容を比較する手段と、比較した
結果が不一致のとき共通制御部へ割込む手段と、チャネ
ル装置とインタフェース制御を打力うインタフェース制
御部からチャネル装置の入力信号を擬似生成する手段と
を有している。
この発明はチャネル装置を接続せずにダイレクトチャネ
ルアダプタのアドレス/コマンドパスおよびデータバス
を完全に診断することができる。
ルアダプタのアドレス/コマンドパスおよびデータバス
を完全に診断することができる。
第1図はこの発明に係る周辺装置のインタフェース診断
方式の一実施例を示すブロック図である。
方式の一実施例を示すブロック図である。
同図において、1は周辺装置、2はチャネル装置、3は
この周辺装置1とチャネル装置2を接続する工/Oイン
タフェース、4はデータ格納メモリ、5はデータ転送制
御部、6は共通制御部、Tはその詳細な構成を第2図に
示すダイレクトチャネルアダプタである。
この周辺装置1とチャネル装置2を接続する工/Oイン
タフェース、4はデータ格納メモリ、5はデータ転送制
御部、6は共通制御部、Tはその詳細な構成を第2図に
示すダイレクトチャネルアダプタである。
々お、第2図に示すダイレクトチャネルアダブprvc
おいて、8は共通制御部6からのアドレス/=ff f
f 7 トーIt格納−j−ルアドレス/コマンドレジ
スタ、9はアドレス部を更新する更新回路、1oは選択
回路、11はI/Oインタフェース3からの入力データ
をレシーバ回路12bおよび選択回路1゜を通して格納
し、データ転送制御部5からの出力データを選択回路/
Oを通して格納し、また、格納されたデータを下記の選
択回路およびドライバ回路13bを通してI/Oインタ
フェース3へ出カスる入出力データレジスタ、14はア
ドレス/コマンドレジスタBに設定されたコマンドに従
ってI/Oインタフェースでのインタフェース制御を行
ないドライバ回路131あるいはレシーバ回路12&を
通して工/Oインタフェース3に接続されたダイアログ
制御回路、15はアドレス/コマンドレジスタ8に設定
されたコマンドとダイアログ制御回路14の出力信号を
基にチャネル装置2からの入力信号DC−DTAを擬似
生成する入力信号擬似生成回路、16は比較回路、11
はこの比較回路16から出力される一致信号によってセ
ットされるエラーF’/F、18は選択回路である。ま
た、第3図(イ)〜第3図に)および第4図(イ)〜第
4図に)はI/Oインタフェースのダイアログ制御を示
すタイムチャートであシ、特に第3図(イ)〜第3図に
)は周辺装置1からチャネル装置2へのデータ転送のC
Sライト時を示し、第4図(イ)〜第4図に)はチャネ
ル装e2から周辺装(iilへのデータ転送のC81J
−ド時を示す。また、第3図(イ)および第4図(イ)
に示すDA−DTA信号、第3図(ハ)および第4図(
→に示すDTA−ENA信号および第3図に)および第
4図に)に示すRF、QUEST信号はチャネル装ft
、2への出力制御信号を示し、第3図仲)および第4図
←)に示すDC−DTA信号はチャネル装置2からの入
力制御信号を示す。また、1転送サイクルは周辺装置1
からアドレス/コマンドを送出するアドレス/コマンド
サイクル19と周辺装置1からまたは周辺装置へデータ
を送信または受信するデータサイクル20とからなる。
おいて、8は共通制御部6からのアドレス/=ff f
f 7 トーIt格納−j−ルアドレス/コマンドレジ
スタ、9はアドレス部を更新する更新回路、1oは選択
回路、11はI/Oインタフェース3からの入力データ
をレシーバ回路12bおよび選択回路1゜を通して格納
し、データ転送制御部5からの出力データを選択回路/
Oを通して格納し、また、格納されたデータを下記の選
択回路およびドライバ回路13bを通してI/Oインタ
フェース3へ出カスる入出力データレジスタ、14はア
ドレス/コマンドレジスタBに設定されたコマンドに従
ってI/Oインタフェースでのインタフェース制御を行
ないドライバ回路131あるいはレシーバ回路12&を
通して工/Oインタフェース3に接続されたダイアログ
制御回路、15はアドレス/コマンドレジスタ8に設定
されたコマンドとダイアログ制御回路14の出力信号を
基にチャネル装置2からの入力信号DC−DTAを擬似
生成する入力信号擬似生成回路、16は比較回路、11
はこの比較回路16から出力される一致信号によってセ
ットされるエラーF’/F、18は選択回路である。ま
た、第3図(イ)〜第3図に)および第4図(イ)〜第
4図に)はI/Oインタフェースのダイアログ制御を示
すタイムチャートであシ、特に第3図(イ)〜第3図に
)は周辺装置1からチャネル装置2へのデータ転送のC
Sライト時を示し、第4図(イ)〜第4図に)はチャネ
ル装e2から周辺装(iilへのデータ転送のC81J
−ド時を示す。また、第3図(イ)および第4図(イ)
に示すDA−DTA信号、第3図(ハ)および第4図(
→に示すDTA−ENA信号および第3図に)および第
4図に)に示すRF、QUEST信号はチャネル装ft
、2への出力制御信号を示し、第3図仲)および第4図
←)に示すDC−DTA信号はチャネル装置2からの入
力制御信号を示す。また、1転送サイクルは周辺装置1
からアドレス/コマンドを送出するアドレス/コマンド
サイクル19と周辺装置1からまたは周辺装置へデータ
を送信または受信するデータサイクル20とからなる。
次に上記構成による周辺装置のインタフェース診断方式
、特に周辺装置のI/Oインタフェースでのデータ折返
し診断動作についてg3図0)〜第3図に)および第4
図0)〜第4図に)を参照して説明する。まず、周辺装
e1のデータ格納メモリ4とチャネル装e2とのデータ
転送は共通制御部6の制御の下にデータ転送制御部5と
ダイレクトチャネルアダプタγを介して行なわれる。そ
して、この共通制御部6の起動制御によりダイレクトチ
ャネルアダプタTにてI/Oインタフェース3でのデ−
タの折シ返し試験が行なわれる。そこで、共通制御部6
からアドレス/コマンドレジスタ8へ初期アドレスとC
Sライトコマンドがセットされると、このCSライトコ
マンドによシダイアログ制御回路14および入力信号線
擬似生成回路15によシgK3図(イ)〜第3図に)の
CSライト時のタイムチャートで示すI/Oインタフェ
ース制御ダイアログが行なわれる。すなわち、まずアド
レス/コマンドサイクル19が実行され、アドレス/コ
マンドレジスタ8の内容は選択回路18−ドライバ回路
13b−レシーバ回路12b−選択回路/Oを通して入
出力データレジスタ11にタイミングAでセットされる
。そして、比較回路16はこの入出力データレジスタ1
1の内容ドアドレス/コマンドレジスタ8の内容とをタ
イミングBで比較チエツクし不一致であれば不一致信号
を出力する。このため、工2− F/F 1γはこの不
一致信号の入力によシセットされて共通制御部6へ割込
み、インタフェースダイアログを停止する。また、比較
回路16で一致がとれれば次のデータサイクルが実行さ
れ、入出力データレジスタ11の内容は選択回路18−
ドライバ回路13b−レシーバ回路12b−選択回路/
Oを通して入出力データレジスタ11へ再びタイミング
Cでセットされる。そして、比較回路16はこの入出力
データレジスタ11の内容とアドレス/コマンドレジス
タ8の内容とをタイミングDで比較チエツクし、不一致
であれば不一致信号がエラーFF17に出力される。
、特に周辺装置のI/Oインタフェースでのデータ折返
し診断動作についてg3図0)〜第3図に)および第4
図0)〜第4図に)を参照して説明する。まず、周辺装
e1のデータ格納メモリ4とチャネル装e2とのデータ
転送は共通制御部6の制御の下にデータ転送制御部5と
ダイレクトチャネルアダプタγを介して行なわれる。そ
して、この共通制御部6の起動制御によりダイレクトチ
ャネルアダプタTにてI/Oインタフェース3でのデ−
タの折シ返し試験が行なわれる。そこで、共通制御部6
からアドレス/コマンドレジスタ8へ初期アドレスとC
Sライトコマンドがセットされると、このCSライトコ
マンドによシダイアログ制御回路14および入力信号線
擬似生成回路15によシgK3図(イ)〜第3図に)の
CSライト時のタイムチャートで示すI/Oインタフェ
ース制御ダイアログが行なわれる。すなわち、まずアド
レス/コマンドサイクル19が実行され、アドレス/コ
マンドレジスタ8の内容は選択回路18−ドライバ回路
13b−レシーバ回路12b−選択回路/Oを通して入
出力データレジスタ11にタイミングAでセットされる
。そして、比較回路16はこの入出力データレジスタ1
1の内容ドアドレス/コマンドレジスタ8の内容とをタ
イミングBで比較チエツクし不一致であれば不一致信号
を出力する。このため、工2− F/F 1γはこの不
一致信号の入力によシセットされて共通制御部6へ割込
み、インタフェースダイアログを停止する。また、比較
回路16で一致がとれれば次のデータサイクルが実行さ
れ、入出力データレジスタ11の内容は選択回路18−
ドライバ回路13b−レシーバ回路12b−選択回路/
Oを通して入出力データレジスタ11へ再びタイミング
Cでセットされる。そして、比較回路16はこの入出力
データレジスタ11の内容とアドレス/コマンドレジス
タ8の内容とをタイミングDで比較チエツクし、不一致
であれば不一致信号がエラーFF17に出力される。
したがって、このエラーFF17のセットによシ共通制
御部6へ割込み、インタフェースダイヤログを停止する
。一方、比較回路16で一致がとれれば更新回路9で更
新されアドレスがタイミングEでアドレス/コマンドレ
ジスタ8のアドレス部へセットされ、1転送サイクルは
終了し次の転送サイクルが引続き実行される。そして、
第4図(イ)〜第4図に)に示すように1アドレス/コ
マンドレジスタ8にセットされたコマンドがCSリード
の場合もCSライト時と同様にタイミングAでアドレス
/コマンドレジスタ8の内容が入出力データレジスタ1
1にセットされ、タイミングBで比較チエツクされ、タ
イミングCで入出力データレジスタ11の内容が再びセ
ットされ、タイミングDで比較チエツクされ、タイミン
グEでアドレスが更新され、1転送サイクルが終了し次
の転送サイクルが引続き実行される。
御部6へ割込み、インタフェースダイヤログを停止する
。一方、比較回路16で一致がとれれば更新回路9で更
新されアドレスがタイミングEでアドレス/コマンドレ
ジスタ8のアドレス部へセットされ、1転送サイクルは
終了し次の転送サイクルが引続き実行される。そして、
第4図(イ)〜第4図に)に示すように1アドレス/コ
マンドレジスタ8にセットされたコマンドがCSリード
の場合もCSライト時と同様にタイミングAでアドレス
/コマンドレジスタ8の内容が入出力データレジスタ1
1にセットされ、タイミングBで比較チエツクされ、タ
イミングCで入出力データレジスタ11の内容が再びセ
ットされ、タイミングDで比較チエツクされ、タイミン
グEでアドレスが更新され、1転送サイクルが終了し次
の転送サイクルが引続き実行される。
以上詳細に説明したように、この発明に係る周辺装置の
インタフェース診断方式によれば、折返しデータとして
アドレス/コマンドレジスタにセットされた値を転送毎
にアドレス更新回路で更新したデータを使用することに
依シデータをメモリ上に用意する必要がなく、また、比
較回路を設けて折返しデータのチエツクを自動的に行わ
せ、入力信号を擬似的に生成することによシ、チャネル
装置を接続することなしに実転送に近い形でアドレス/
コマンドパスとデータバスの両パスを完全に診断するこ
とができる効果がある。
インタフェース診断方式によれば、折返しデータとして
アドレス/コマンドレジスタにセットされた値を転送毎
にアドレス更新回路で更新したデータを使用することに
依シデータをメモリ上に用意する必要がなく、また、比
較回路を設けて折返しデータのチエツクを自動的に行わ
せ、入力信号を擬似的に生成することによシ、チャネル
装置を接続することなしに実転送に近い形でアドレス/
コマンドパスとデータバスの両パスを完全に診断するこ
とができる効果がある。
第1図はこの発明に係る周辺装置のインタフェース診断
方式の一実施例を示すブロック図、第2図は第1図のダ
イレクトチャネルアダプタの詳細を示すブロック図、第
3図および第4図は第1図の動作を説明するためのI/
Oインタフェースツタイアログを示すタイムチャートで
おる。 1・m−・周辺装置、2・・・・チャネル装置、3・・
―・■/Oインタフェース、4・−・・データ格納メモ
IJ、5@@・・データ転送制御部、6・・・・共通制
御部、T・・・・ダイレクトチャネルアダプタ、8・・
@−アドレス/コマンドレジスタ、9・・・・更新回路
、/O・・・・選択回路、11・Φ・・入出力データレ
ジスタ、12凰および12b・・φ・レシーバ回路、1
3&および13b 拳・・・ドライバ回路、14・・・
・ダイヤログ制御回路、15・―・・入力信号擬似生成
回路、16・S・・比較回路、1T−・拳・エラーF/
F1a−・・・選択回路、19会・・・アドレス/コマ
ンドサイクル、20・・・・データサイクル。 。
方式の一実施例を示すブロック図、第2図は第1図のダ
イレクトチャネルアダプタの詳細を示すブロック図、第
3図および第4図は第1図の動作を説明するためのI/
Oインタフェースツタイアログを示すタイムチャートで
おる。 1・m−・周辺装置、2・・・・チャネル装置、3・・
―・■/Oインタフェース、4・−・・データ格納メモ
IJ、5@@・・データ転送制御部、6・・・・共通制
御部、T・・・・ダイレクトチャネルアダプタ、8・・
@−アドレス/コマンドレジスタ、9・・・・更新回路
、/O・・・・選択回路、11・Φ・・入出力データレ
ジスタ、12凰および12b・・φ・レシーバ回路、1
3&および13b 拳・・・ドライバ回路、14・・・
・ダイヤログ制御回路、15・―・・入力信号擬似生成
回路、16・S・・比較回路、1T−・拳・エラーF/
F1a−・・・選択回路、19会・・・アドレス/コマ
ンドサイクル、20・・・・データサイクル。 。
Claims (1)
- 周辺装置とチャネル装置がI/Oインタフェースで接続
され、アドレス/コマンドとデータを分離してチャネル
装置に送るダイレクトチヤネルアダプタにおいて、アド
レス/コマンドをアドレス/コマンドレジスタに設定す
る手段と、設定されたアドレスを1転送サイクル毎に更
新する手段と、設定されたアドレス/コマンドと出力デ
ータをI/Oインタフェースで折り返して再び入出力デ
ータレジスタに与え取込む手段と、前記アドレス/コマ
ンドレジスタに設定された内容と前記入出力データレジ
スタに取込まれた内容を比較する手段と、比較した結果
が不一致のとき共通制御部へ割込む手段と、チャネル装
置とインタフェース制御を行なうインタフェース制御部
からチャネル装置の入力信号を擬似生成する手段とを備
えたことを特徴とする周辺装置のインタフェース診断方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63010872A JPH01187660A (ja) | 1988-01-22 | 1988-01-22 | 周辺装置のインタフェース診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63010872A JPH01187660A (ja) | 1988-01-22 | 1988-01-22 | 周辺装置のインタフェース診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01187660A true JPH01187660A (ja) | 1989-07-27 |
Family
ID=11762430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63010872A Pending JPH01187660A (ja) | 1988-01-22 | 1988-01-22 | 周辺装置のインタフェース診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01187660A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012113481A (ja) * | 2010-11-24 | 2012-06-14 | Mitsubishi Electric Corp | バスモジュール及びバスシステム |
-
1988
- 1988-01-22 JP JP63010872A patent/JPH01187660A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012113481A (ja) * | 2010-11-24 | 2012-06-14 | Mitsubishi Electric Corp | バスモジュール及びバスシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0464433A2 (en) | Microcontroller device having remotely programmable EPROM & method of programming | |
JPH02224140A (ja) | 割込試験装置 | |
KR20060110359A (ko) | 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법 | |
US5898859A (en) | Address shadow feature and methods of using the same | |
JPS6226734B2 (ja) | ||
JPH0735816A (ja) | 集積回路試験装置のパターンメモリ回路 | |
JPH01187660A (ja) | 周辺装置のインタフェース診断方式 | |
JPS61110243A (ja) | 誤り訂正及び検出回路の診断方式 | |
JPH0289300A (ja) | 半導体メモリ素子 | |
JPH0991169A (ja) | 試験手順書自動作成システム | |
KR19980040057A (ko) | 자가 진단 테스트 장치 및 방법 | |
JPH10228389A (ja) | 故障検出診断装置 | |
JP2944729B2 (ja) | リモートチヤネル装置 | |
JPS6378242A (ja) | 診断インタフエ−ス方式 | |
JPS6019271A (ja) | デ−タ・チヤネル装置 | |
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
JPH0399337A (ja) | データ処理ユニットの診断方法、データ処理ユニット、データ処理システム | |
JPH0683727A (ja) | 入出力装置 | |
JPH0587850B2 (ja) | ||
JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
JPS62279452A (ja) | メモリ制御装置 | |
JPH0410037A (ja) | シーケンシャルアクセスメモリ | |
JPS6156819B2 (ja) | ||
JPS6326416B2 (ja) |