JP2012113481A - バスモジュール及びバスシステム - Google Patents

Abstract

【課題】システムバスを介してデータ授受を行う場合に、異常箇所の検出を容易に行うことができるバスモジュール及びバスシステムを得る。
【解決手段】システムバス２０に接続されたモジュール１、２、３、ｎは、バスマスタとして、システムバス２０へのデータ送信時には、出力アドレスレジスタ１０３にアドレスを、出力データレジスタ１０５にデータをそれぞれラッチするとともに、システムバス２０に出力したアドレスを入力アドレスレジスタ１０４に取り込み、出力アドレスレジスタ１０３の内容と比較し、システムバス２０に出力したデータを入力データレジスタ１０６に取り込み、出力データレジスタ１０５の内容と比較し、これらの比較で、一致しない場合に自バスモジュールのエラーを判定する。
【選択図】図１

Description

この発明は、システムバスを介してバスモジュール間でデータ授受を行う場合に、異常検出を行うバスモジュール及びバスシステムに関するものである。

複数のモジュール間でデータの送受信を行うために、それぞれのモジュール間を複数の信号線の集まりであるシステムバスで接続する方式が一般に用いられる。システムバスはアドレス、データ及び制御信号から構成され、あるモジュールから別のモジュールに対してデータの送受信を行う場合に、アドレス信号でアクセスするモジュールを区別し、制御信号によりデータの授受が行われる。
システムバスに異常が発生する状況としては、あるモジュールに対してアクセスを行った場合に、システムバスに接続される各モジュールのバッファ回路の故障により、システムバス信号が固着してしまい、アドレスを正常に送信できなくなってしまうことや、データを正常に出力あるいは入力できなくなってしまう場合がある。
また、モジュールが実装されるバックボードの断線等によるシステムバス自体の故障や一時的な外部ノイズの印加による誤動作等がある。

このようなシステムバス信号の誤りを検出するために、通常パリティビットを付加してシステムバス信号の誤りを検出することが行われている。しかし、パリティビットだけでは、故障箇所の特定が困難であることから、故障箇所の特定を行う方法として特許文献１の方法が提案されている。
特許文献１では、バスマスタの機能部がバスにアクセスしたときに、該アクセスに係わるアドレスのバススレーブの機能部が自身のデータバッファをイネーブル化するバスバッファ制御信号を、バス以外の信号線を介してバス調停部に取り込み監視するバスバッファ制御信号監視ステップと、バスバッファ制御信号を出力したバススレーブの機能部と、バスに送出されたアドレス信号により特定される機能部とが一致するか否かを判定し、一致しない場合に、バススレーブの機能部を故障箇所として特定する方法が示されている。

特開２００９−３６１３号公報（第５〜７頁、図１）

特許文献１に示されている方法は、バスマスタの機能部がバスにアクセスした時に、当該アクセスに係るアドレスのバススレーブの機能部が自身のデータバッファをイネーブルするバスバッファ制御信号と、バスに送出されたアドレス信号により特定される機能部とが一致するかどうかを判定し、一致しない場合にバススレーブの機能部を故障箇所として特定するので、バススレーブの故障しか検出できず、バスマスタの故障を検出できない、といった問題があった。
また、故障発生有無しかわからないため、いずれのアドレス及びデータビットの故障かどうか判別する手段がなく、故障部位の解析性が悪いといった問題があった。

この発明は、上述のような課題を解決するためになされたものであり、システムバスを介してデータ授受を行う場合に、異常箇所の検出を容易に行うことができるバスモジュール及びバスシステムを得ることを目的とする。

この発明に係わるバスモジュールにおいては、システムバスに接続され、バスマスタまたはバススレーブとして、アドレスによりデータの送受信を行うバスモジュールであって、データを入出力するためのアドレスを制御するとともにアドレスのパリティチェックを行うアドレス制御部、及び入出力するデータを制御するとともにデータのパリティチェックを行うデータ制御部を備え、バスマスタまたはバススレーブである場合、もしくはバスマスタ及びバススレーブのいずれでもない場合でかつ異常検出を行うことを要求された場合に、システムバスから入力されるアドレスをアドレス制御部でパリティチェックするとともに、システムバスから入力されるデータをデータ制御部でパリティチェックするものである。

この発明は、以上説明したように、システムバスに接続され、バスマスタまたはバススレーブとして、アドレスによりデータの送受信を行うバスモジュールであって、データを入出力するためのアドレスを制御するとともにアドレスのパリティチェックを行うアドレス制御部、及び入出力するデータを制御するとともにデータのパリティチェックを行うデータ制御部を備え、バスマスタまたはバススレーブである場合、もしくはバスマスタ及びバススレーブのいずれでもない場合でかつ異常検出を行うことを要求された場合に、システムバスから入力されるアドレスをアドレス制御部でパリティチェックするとともに、システムバスから入力されるデータをデータ制御部でパリティチェックするので、異常箇所の検出を容易に行うことができる。

この発明の実施の形態１によるバスシステムを示す構成図である。 この発明の実施の形態２によるバスシステムのアドレスマップを示す図である。 この発明の実施の形態３によるバスシステムのバス調停部と各モジュール間のバス使用権要求信号、バス使用権許可信号及びバス異常検出実行信号を示す図である。 この発明の実施の形態４によるバスシステムを示す説明図である。

実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、この発明の実施の形態１によるバスシステムを示す構成図である。
図１において、モジュール１、２、３、ｎ（バスモジュール）と、バス調停部１０とは、システムバス２０に接続されている。
モジュール１は、次のように構成されている。モジュール２、３、ｎも同じ構成である。
アドレス入出力バッファ１０１は、システムバス２０に入出力するアドレスを一時保持する。データ入出力バッファ１０２は、システムバス２０に入出力するデータを一時保持する。
出力アドレスレジスタ１０３は、システムバス２０に出力するアドレスをラッチするレジスタである。入力アドレスレジスタ１０４は、システムバス２０から入力されたアドレスをラッチするレジスタである。
出力データレジスタ１０５は、システムバス２０に出力するデータをラッチするレジスタである。入力データレジスタ１０６は、システムバス２０から入力されたデータをラッチするレジスタである。
マスタ／スレーブ制御部１０７は、自モジュールをマスタまたはスレーブとして動作させるための制御を行う。アドレス制御部１０８は、アドレスの入出力を制御するとともに、アドレスのチェックを行う。データ制御部１０９は、データの入出力を制御するとともにデータのチェックを行う。

出力アドレス信号１１０は、アドレス入出力バッファ１０１を介してシステムバス２０に出力されるアドレスである。入力アドレス信号１１１は、システムバス２０から、アドレス入出力バッファ１０１を介して入力されるアドレスである。
出力データ信号１１２は、データ入出力バッファ１０２を介してシステムバス２０に出力されるデータである。入力データ信号１１３は、データ入出力バッファ１０２を介してシステムバス２０から入力されたデータである。
出力アドレスレジスタ信号１１４は、出力アドレスレジスタ１０３からアドレス制御部１０８に取り込まれるアドレスである。入力アドレスレジスタ信号１１５は、入力アドレスレジスタ１０４からアドレス制御部１０８に取り込まれるアドレスである。
出力データレジスタ信号１１６は、出力データレジスタ１０５からアドレス制御部１０８に取り込まれるデータである。入力データレジスタ信号１１７は、入力データレジスタ１０６からアドレス制御部１０８に取り込まれるデータである。

アドレス出力イネーブル信号１２０は、システムバス２０にアドレスの出力を許可する信号である。データ出力イネーブル信号１２１は、システムバス２０にデータの出力を許可する信号である。
出力アドレスラッチ信号１２２は、出力アドレス信号１１０を出力アドレスレジスタ１０３にラッチするための信号である。入力アドレスラッチ信号１２３は、入力アドレス信号１１１を入力アドレスレジスタ１０４にラッチするための信号である。
出力データラッチ信号１２４は、出力データ信号１１２を出力データレジスタ１０５にラッチするための信号である。入力データラッチ信号１２５は、入力データ信号１１３を入力データレジスタ１０６にラッチするための信号である。

バス使用権要求信号１３０は、マスタ／スレーブ制御部１０７からバス調停部１０に出力されるバス使用権を要求する信号である。バス使用権許可信号１３１は、バス調停部１０からマスタ／スレーブ制御部１０７に入力されるバス使用権許可の信号である。システムバス異常検出実行信号１３２は、バス調停部１０からマスタ／スレーブ制御部１０７に入力され、アクセスにおけるバスマスタ、スレーブ以外のモジュールに対し、システムバスの異常検出を行うことを要求する信号である。
バス使用権要求信号１３０とバス使用権許可信号１３１とシステムバス異常検出実行信号１３２は、マスタ／スレーブ制御部１０７とバス調停部１０の間をシステムバス２０以外の信号線を介してやり取りされる。

次に、動作について説明する。
まず、モジュール１がバスマスタになる場合について説明する。
モジュール１がバスマスタになる場合、マスタ／スレーブ制御部１０７により、バス調停部１０に対してバス使用権要求信号１３０を有意にする。バス調停部１０は、他モジュールからのバス使用権要求信号との調停を行い、モジュール１に対してバス使用権を許可する場合に、バス使用権許可信号１３１を有意にする。バス使用権許可信号１３１は、マスタ／スレーブ制御部１０７により、受信される。
バス使用権許可信号１３１が有意になると、モジュール１は、システムバス２０を介していずれかのモジュールに対してアドレスを出力し、リードまたはライトアクセスを行う。
このとき、アドレス制御部１０８から出力アドレス信号１１０がアドレス入出力バッファ１０１に出力される。同時に出力アドレスラッチ信号１２２により、出力アドレスレジスタ１０３にラッチされる。ラッチされたアドレスは、出力アドレスレジスタ信号１１４として、アドレス制御部１０８に取り込まれる。

その後、マスタ／スレーブ制御部１０７からアドレス出力イネーブル信号１２０が出力され、アドレス入出力バッファ１０１からアドレスがシステムバス２０に出力される。この時同時に、システムバス２０に出力されたアドレスがアドレス入出力バッファ１０１を経由して、入力アドレス信号１１１として取り込まれ、入力アドレスラッチ信号１２３が有意となり、入力アドレスレジスタ１０４にラッチされる。
ラッチされたアドレスは、入力アドレスレジスタ信号１１５としてアドレス制御部１０８に取り込まれ、パリティチェックを行うとともに、出力アドレスレジスタ信号１１４と一致しているか否かの比較を行う。比較の結果、一致しなければ、自モジュールのエラーと判断する。

ライトアクセスの場合、アドレス出力後、データが出力される。データ制御部１０９から出力データ信号１１２がデータ入出力バッファ１０２に出力される。同時に出力データラッチ信号１２４により、出力データレジスタ１０５にラッチされる。出力データレジスタ信号１１６は、データ制御部１０９に取り込まれる。

その後、マスタ／スレーブ制御部１０７からデータ出力イネーブル信号１２１が出力され、データ入出力バッファ１０２からデータがシステムバス２０に出力される。この時同時に、システムバスに出力されたデータが、データ入出力バッファ１０２を経由して入力データ信号１１３として取り込まれ、入力データラッチ信号１２５が有意となり、入力データレジスタ１０６にラッチされる。
入力データレジスタ信号１１７は、データ制御部１０９に取り込まれ、パリティチェックを行うとともに、出力データレジスタ信号１１６と一致しているか否かの比較を行う。比較の結果、一致しなければ、自モジュールのエラーと判断する。

次に、バススレーブの動作について説明する。
モジュール１がバススレーブになる場合、アドレスは、アドレス入出力バッファ１０１を経由して入力アドレス信号１１１に取り込まれ、アドレス制御部１０８に入力され、そこで、パリティチェックを行い、自モジュールへのアクセスか否かが判断される。
また、アドレスは、入力アドレスラッチ信号１２３により、入力アドレスレジスタ１０４にラッチされる。ライトアクセスの場合、アドレス入力後、データが入力され、入力データ信号１１３がデータ制御部１０９に入力され、そこで、パリティチェックを行い、処理が行われる。同時に入力データラッチ信号１２５により、入力データレジスタ１０６にラッチされる。入力データレジスタ信号１１７は、データ制御部１０９に取り込まれ、パリティチェックが行われる。

また、マスタ及びスレーブ以外のモジュールにおいても、バススレーブと同様の動作を行い、アドレスが、アドレス入出力バッファ１０１を経由して入力アドレス信号１１１に取り込まれ、アドレス制御部１０８に入力され、パリティチェックを行い、自モジュールへのアクセスか否かを判断する。
また、アドレスは、入力アドレスラッチ信号１２３により入力アドレスレジスタ１０４にラッチされる。ライトアクセスの場合、アドレス入力後、データが入力されるが、自アクセスでないため、入力データ信号１１３は、データ入力制御部１０９では処理が行われないが、入力データラッチ信号１２５により、入力データレジスタ１０６にラッチされる。入力データレジスタ信号１１７は、データ制御部１０９に取り込まれ、パリティチェックが行われる。

リードアクセスの場合、バススレーブでは、データ制御部１０９から出力データ信号１１２が出力される。その時、出力データラッチ信号１２４により出力データレジスタ１０５にラッチされる。出力データレジスタ信号１１６は、データ制御部１０９に取り込まれる。

その後、データ出力イネーブル信号１２１が出力され、データ入出力バッファ１０２を介してシステムバス２０にデータが出力される。この時同時に、システムバス２０に出力されたデータが、データ入出力バッファ１０２を経由して入力データ信号１１３として取り込まれ、入力データラッチ信号１２５が有意となり、入力データレジスタ１０６にラッチされる。入力データレジスタ信号１１７は、データ制御部１０９に取り込まれ、パリティチェックを行うとともに、出力データレジスタ信号１１６と一致しているか否か比較を行う。比較の結果、一致しなければ、自モジュールのエラーと判断される。

バスマスタでは、システムバス２０からデータ入出力バッファ１０２を介して入力データ信号１１３が、データ制御部１０９に取り込まれる。同時に入力データレジスタ１１７に入力データラッチ信号１２５によりラッチされる。入力データレジスタ信号１１７は、データ制御部１０９に取り込まれ、パリティチェックが行われる。

バスマスタ及びスレーブ以外のモジュールにおいても、システムバス２０からデータ入出力バッファ１０２を介して入力データ信号１１３が、入力データレジスタ１１７に入力データラッチ信号１２５によりラッチされる。入力データレジスタ信号１１７は、データ制御部１０９に取り込まれ、パリティチェックが行われる。

以上のように、アドレスとデータのパリティチェックに加えて、バスマスタでは、アドレス比較及びライトデータ比較、バススレーブでは、リードデータ比較を行うとともに、バスマスタ／スレーブ以外のモジュールにおいても、アドレス及びデータのパリティチェックを行う。

実施の形態１によれば、アクセスを行うバスマスタ及びバススレーブ以外のモジュールにおいても、システムバスの異常検出を行うことができるので、複数モジュール間の異常検出結果の多数決によって、異常検出の精度を向上することが可能となる。
また、複数のモジュールで異常検出を行うことができるので、異常箇所の検出を容易に行うことができる。
また、アドレス出力及びデータ出力を自モジュール内に取り込み、それらと出力しようとしたアドレス及びデータとの比較を行い、不一致の場合に自モジュールのエラーと判断するように構成しているので、システムバスのパリティチェックだけの場合と比較してエラーの解析性が向上する。

実施の形態２．
以下、この発明の実施の形態２を図に基づいて説明する。
図２は、この発明の実施の形態２によるバスシステムのアドレスマップを示す図である。
図２において、アドレスは、モジュールごと、及びレジスタごとに付与されている。

実施の形態２の構成は、図１と同じである。図１は、出力アドレスレジスタ１０３、入力アドレスレジスタ１０４、出力データレジスタ１０５、入力データレジスタ１０６が、それぞれアドレス制御部１０８、データ制御部１０９、アドレス入出力バッファ１０１、データ入出力バッファ１０２を介して、システムバス２０に接続された構成である。
実施の形態２は、図２のように、モジュール毎、レジスタ毎にアドレスを付与し、他のモジュールからデータとして参照することができるような構成としたものである。
これにより、他のモジュールからレジスタの内容をデータとして参照することができるようになる。

実施の形態２によれば、出力アドレスレジスタ、入力アドレスレジスタ、出力データレ
ジスタ、入力データレジスタの各内容を、他のモジュールからシステムバス経由で参照できるように構成したので、異常発生アドレス及びデータの異常発生ビットの特定を行うことが可能となる。

実施の形態３．
以下、この発明の実施の形態３を図に基づいて説明する。
図３は、この発明の実施の形態３によるバスシステムのバス調停部と各モジュール間のバス使用権要求信号、バス使用権許可信号及びバス異常検出実行信号を示す図である。
図３において、１〜３、ｎ、１０は図１におけるものと同一のものである。バス使用権要求信号１３０、１３３、１３６、１３９は、モジュール１、２、３、ｎからそれぞれバス調停部１０に出力され、バス使用権を要求する信号である。バス使用権許可信号１３１、１３４、１３７、１４０は、バス調停部１０からそれぞれモジュール１、２、３、ｎに出力され、バス使用権を許可する信号である。システムバス異常検出実行信号１３２、１３５、１３８、１４１は、バス調停部１０からそれぞれモジュール１、２、３、ｎに出力され、当該モジュールに、アクセスにおけるバスマスタ、スレーブ以外にシステムバスの異常検出を行うことを要求する信号である。

次に、動作について説明する。
モジュール１がバスマスタになる場合、バス調停部１０に対してバス使用権要求信号１３０を有意にする。バス調停部１０は、他モジュールからのバス使用権要求信号との調停を行い、モジュール１に対してバス使用権を許可する場合に、バス使用権許可信号１３１を有意にする。
バス使用権許可信号１３１が有意になると、モジュール１はシステムバス２０を介していずれかのモジュールに対してアドレスを出力し、リードまたはライトアクセスを行う。

バス異常検出実行信号は、バス調停部１０が制御を行い、バス使用権を要求したモジュール以外のモジュールに対して、バス異常検出実行信号を有意にする。バス異常検出実行信号を有意にされたモジュールは、実施の形態１で示したシステムバス異常検出機能を実施する。
バス調停部１０は、バス使用権を要求したモジュール以外の２つ以上のモジュールに対して、バス異常検出実行信号を有意にする。
これにより、バス異常検出実行信号を有意にされたモジュールがバススレーブとなった場合においても、最低１つ以上のバスマスタ及びバススレーブ以外のモジュールがシステムバス異常検出機能を実施できる。

実施の形態３によれば、アクセスを許可されたバスマスタ及びバススレーブ以外のモジュールが、システムバスの異常検出を行うことが可能となるため、複数モジュール間の異常検出結果の多数決によって、異常検出の精度を向上することが可能となる。

実施の形態４．
以下、この発明の実施の形態４を図に基づいて説明する。
図４は、この発明の実施の形態４によるバスシステムを示す説明図であり、バス調停部１０内のバス異常検出実行信号を有意にするロジックについて示したものである。
図４において、各モジュールに対応して、ＡＮＤ回路２０１と、ＯＲ回路２０２を用いて、バス異常検出実行信号を有意にするロジックを示している。

次に、動作について説明する。
各モジュールに、各モジュール対応バス異常検出実行信号固定ビットを持たせ、このビットが１の場合、バス使用権要求とは関係なく、該当するモジュールに対し、バス異常検出を行わせるためのバス異常検出実行信号を有意にする。
それ以外の場合、バス使用権許可がなく、かつバス異常検出実行を許可するモジュールに対して、バス異常検出実行信号を有意にし、バス異常検出を行わせるようにする。

実施の形態４によれば、バス異常検出実行を行うモジュールを選択することや、バス異常検出実行を行うモジュールを固定することができるので、システムバスの動作状況に応じて臨機応変に運用することが可能となる。

実施の形態５．
実施の形態５の構成は、図１の構成と同じである。図１では、バス調停部１０もシステムバス２０に接続しており、各モジュールに対してアクセスを行うことができる構成になっている。

次に、動作について説明する。
通常、バス調停部１０は、各モジュールへのアクセスは行わないが、システムバス２０の異常を検出した後、システムバス２０及び各モジュールの健全性を確認するために、バス調停部１０が各モジュールに対してアクセスを行う。
この時、各モジュールのアクセスに影響がないように、バス使用権要求がない場合にアクセスを行うとともに、異常の状態によっては、バス使用権要求があってもバス使用権許可を付与せずに、バス調停部１０のみアクセスを行うようにする。
これにより、システムバスの診断を優先させることも可能である。

実施の形態５によれば、システムバスに接続されているモジュールで異常を検出した後、バス調停部が、各モジュールに対してライトアクセスまたはリードアクセスを行うように構成しているので、システムバス及びモジュールの診断を優先させることができる。

１、２、３、ｎ モジュール
１０ バス調停部
２０ システムバス
１０１ アドレス入出力バッファ
１０２ データ入出力バッファ
１０３ 出力アドレスレジスタ
１０４ 入力アドレスレジスタ
１０５ 出力データレジスタ
１０６ 入力データレジスタ
１０７ マスタ／スレーブ制御部
１０８ アドレス制御部
１０９ データ制御部
１１０ 出力アドレス信号
１１１ 入力アドレス信号
１１２ 出力データ信号
１１３ 入力データ信号
１１４ 出力アドレスレジスタ信号
１１５ 入力アドレスレジスタ信号
１１６ 出力データレジスタ信号
１１７ 入力データレジスタ信号
１２０ アドレス出力イネーブル信号
１２１ データ出力イネーブル信号
１２２ 出力アドレスラッチ信号
１２３ 入力アドレスラッチ信号
１２４ 出力データラッチ信号
１２５ 入力データラッチ信号
１３０、１３３、１３６、１３９ バス使用権要求信号
１３１、１３４、１３７、１４０ バス使用権許可信号
１３２、１３５、１３８、１４１ システムバス異常検出実行信号

Claims (6)

1. システムバスに接続され、バスマスタまたはバススレーブとして、アドレスによりデータの送受信を行うバスモジュールであって、
   上記データを入出力するためのアドレスを制御するとともに上記アドレスのパリティチェックを行うアドレス制御部、
   及び上記入出力するデータを制御するとともに上記データのパリティチェックを行うデータ制御部を備え、
   上記バスマスタまたはバススレーブである場合、もしくは上記バスマスタ及びバススレーブのいずれでもない場合でかつ異常検出を行うことを要求された場合に、
   上記システムバスから入力されるアドレスを上記アドレス制御部でパリティチェックするとともに、上記システムバスから入力されるデータを上記データ制御部でパリティチェックすることを特徴とするバスモジュール。
2. 上記システムバスへ出力するアドレスをラッチする出力アドレスレジスタ、
   上記システムバスから入力されるアドレスをラッチする入力アドレスレジスタ、
   上記システムバスへ出力するデータをラッチする出力データレジスタ、
   上記システムバスから入力されるデータをラッチする入力データレジスタを備え、
   上記システムバスへのデータ送信時には、上記システムバスに出力した上記アドレスを上記システムバスから上記入力アドレスレジスタに取り込み、上記出力アドレスレジスタ及び上記入力アドレスレジスタの内容を上記アドレス制御部で比較するとともに、上記システムバスに出力したデータを上記システムバスから上記入力データレジスタに取り込み、上記出力データレジスタ及び上記入力データレジスタの内容を上記データ制御部で比較し、これらの比較で、一致しない場合に自バスモジュールのエラーを判定することを特徴とする請求項１記載のバスモジュール。
3. 上記出力アドレスレジスタ、上記入力アドレスレジスタ、上記出力データレジスタ及び上記入力データレジスタの内容は他のバスモジュールから参照されるように構成されていることを特徴とする請求項２記載のバスモジュール。
4. 請求項１〜請求項３のいずれかに記載のバスモジュール、
   及び上記バスマスタ及びバススレーブのいずれでもないバスモジュールに対し、異常検出を行うことを要求するシステムバス異常検出実行信号を有意にするバス調整部を備えたことを特徴とするバスシステム。
5. 上記バス調整部は、上記システムバス異常検出実行信号を有意にするバスモジュールを固定するか、または任意にバスモジュールを選択できるように構成されていることを特徴とする請求項４記載のバスシステム。
6. 上記システムバスには、複数のバスモジュールが接続され、
   上記バス調整部は、いずれかの上記モジュールで異常が検出された場合に、上記各モジュールの健全性を確認するために上記各モジュールに対してアクセスを行うことを特徴とする請求項４または請求項５記載のバスシステム。

Images