JPH0275043A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 システム処理装置が共通バスを監視する監視装置を有す
る情報処理装置に関し、 システム処理装置と共通バスを介して接続されている各
装置の故障を検出可能とすると共にバスファイトの発生
等の共通バスへの悪影響を除去１゛ることを目的とし、 システム処理装置と、一又は複数の命令処理装置と、一
又は複数の入出力１ｉｌｌ′ＩＢ装置と、一又は複数の
主記憶装置とが共通バスで接続され、システム処理装置
が共通バスを監視してアクセス時にパリティエラーが存
在すると共通バスに出力されるエラー信号をオンとする
第１の監視装置を有する情報処理装置において、命令処
理装置は第２の監視装置を有し、入出力υ制御装置は第
３の監視装置を右し、主記憶装置は第４の監視装ｄを有
し、第２、第３及び第４の監視装置は、夫々法共通バス
を監視してアクセス時にパリティエラーが存在し、かつ
、第１の監視装置からのエラー信号がＡノであるとその
監視装置の属する装置の故障を通知４６割込み信号をシ
スデム処ＩＩＦ装置に対して出力す゛るように構成する
。

〔産業上の利用分野〕

本発明は情報処理装置、特にシステム処理装置が共通バ
ス１を監視４る監視装置を有する情報処理装置に関する
。

情報処理装置では、情報処理装置内の各装置の故障を検
出して故障している装置を切りｌ１１ｔＩ′ことにより
障害を取り除くことが要求されている。

〔従来の技術〕

第３図は、従来の情報処理装置の一例を示４゛。

同図中、１０１はシステム処理装置、１０２は命令処理
装置、１０３は入出力制御Ｉｌ装置、１０４は主記憶装
ｊＦＪ、１０５は共通バスである。共通バス１０５は、
アドレスバス１０５Ａと、アクセスの挿類を示すアクセ
スモード信号用のアクセスｔ−ドライン１０５Ｂと、デ
ータバス１０５Ｃと、エラーライン１０５Ｄとからなる
。なお、命令処理装置１０２．入出力制御装置１０３及
び主記憶装置１０４は人々複数設参りられていることが
多いが、第３図では便宜工夫々１つのみを示す。

システム処理装置１０１は、共通バス１０５のアドレス
バス１０５Ａ及びアクセスモードライン１０５Ｂを監視
する監視装置１０７を１ｊ′する。アクセス時にアドレ
スバス１（１５Ａ上のアドレス及びアクセスモードライ
ン１０５Ｂ上のアクセスモード信号にパリティエラーが
存在覆ると、監視装置１０７はエラーライン１０５Ｄに
出力されるエラー信号をオンとすることにより各装置１
０２．　１０３．　１０４に通知してそのアクセスの抑
止を行なう。

〔発明が解決しようとする課題〕

しかし、従来の情報処理装置では、命令処理装置１０２
．入出力制御装置１０３及び主記憶装置１０４の内部に
故障が発生してアドレス及びアクセスモードにエラーが
発生しても、このエラーを検出することはｒき１．ｒい
という問題が生じでいた。このため、情報処理装置は誤
動作する恐れがあり、故障装置が誤ったタイミングでデ
ータを出力するために共通バス１０５のデータバス１０
５ｃ上でバスファイトが起きるという問題も生じていた
。

本発明は、システム処理装置と共通バスを介して接続さ
れている各装置の故障を検出可能とすると共にバスファ
イトの発生等の共通バスへの悪影響を除去することので
きる情報処理装置を促供づることを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理説明図である。同図中、１はシ
ステム処理装置、２１〜２１は一又は？！Ｊ敗の命令処
理ａ置、３＋〜３ｎは一又は複数の入出力制御装置、４
１〜４１は一又は？ｇ数の主記憶装置であり、これらの
装置は共通バ４５で接続されている。システム処理装置
１は、共通バス５を監視してアクセス時にパリティエラ
ーが存在すると共通バス５に出力されるエラー信号をイ
ンとブる第１の監視装置１Ａを有する。

命令処理装置２１〜２ＴＩは、第２の監視＠置２Ａを有
する。入出力制御装置３１〜３ｎは、第３の監視装置３
Ａを有する。主記憶装置４１〜４１は、第４の監視装置
４Ａ８有する。

〔作用〕

第２．第３及び第４の監視装置２△、３Ａ。

４Ａは、夫々共通バス５を監視してアクセス時にパリテ
ィエラーが存在し、かつ、第１の監視装置１Ａからのエ
ラー信号がオフであるとその監視装置の属する装置の故
障を通知する割り込み信号をシステム処理装置１に対し
て出力する。

なお、故１［’５装置が命令処理装置及び入出力制御装
置の場合は共通バスへのアクセスを抑止し、故障！Ａ置
が主記憶装置の場合は主記憶装置のアクセスに対する応
答を抑止４ることにより、バスファイトは起こらない。

従って、システム処理装置と共通バスを介して接続され
ている各装置の故障を検出可能とすると共にバスファイ
トの発生等の共通バスへの悪影響を除去することができ
る。

〔実施例〕

第２図は、本発明の一実施例を示す。同図中、１１はシ
ステム処理装置、１２は命令処理装置、１３は入出力υ
制御装置、１４は主記憶装置であり、これらの装置は共
通バス１５で接続されている。

入出力制ｔ［ｌ装置１３の構成は、命令処理装置１２と
実質的に同じであるため、その図示及び説明（ま省略す
る。又、命令処理装＠１２．入出力制御装置１３及び主
記憶装置１４は夫々複数段りても良いが、第３図では便
宜１夫々１つのみを示す。

システム処理装置１１は、ランダム・アクセス・メモリ
（ＲＡＭ）２１と、プロセッサ２２と、アドレスレジス
タ２３と、アクセスモードレジスタ２４と、パリティチ
エツク回路２５．２６と、オア回路２７と、アンド回路
２８と、フリップフロップ２９と、トランシーバ３０と
、バス制御回路３１とからなる。

命令処理装置１２は、アドレスレジスタ４１と、アクセ
スモードレジスタ４２と、パリティチエツク回路４３．
４４と、オア回路４５と、アンド回路４６．４７と、ノ
リツブフロップ４８．４９と、バス制御回路５０と、命
令処理部５１と、トランシーバ５２．５３．５４と、マ
ルチプレクサ５５とからなる。

入出力制御装置１３は、命令処理部５１と代わりに入出
力制御部が設けられている点を除いて命令処理装置１２
と実質的に同じ構成を有する。

主記憶装置１４は、アドレスレジスタ６１と、アクセス
モードレジスタ６２と、パリティチエツク回路６３．６
４と、オア回路６５と、アンド回路６６．６７と、フリ
ップ７０ツブ６８．６９と、バス制御回路７０と、トラ
ンシーバ７１と、マルチプレクサ７２と、主記憶部７３
とからなる。

共通バス１５は、アドレスバス１５Ａと、アクセスモー
ドライン１５Ｂと、データバス１５Ｃと、エラーライン
１５Ｄと、割込みライン１５Ｅと、リクエストライン１
５Ｆと、スタートライン１５Ｇと、応答ライン１５Ｈと
からなる。

フリップ７０ツブ２９，４８．６８は、スタート信号を
１スロツト遅延させるために設けられており、その出カ
スタード信号は対応するアンド回路２８．４７．６７に
供給される。アンド回路２８には、アドレス及びアクセ
スモードのパリティチエツクの結果のオアをとるオア回
路２７の出力信号に供給されている。アンド回路４７．
６７には、対応するアンド回路４６．６６の出力信号も
供給されている。アンド回路４６．６６は、アドレス及
びアクセスモードのパリティチエツクの結果のオアをと
る対応するオフ回路４５．６５の出力信号と、エラー信
号とが供給されている。

バス制御回路３１，５０．７０は、共通バス１５の制御
を行なう。マルチプレクサ５５．７２は、データの切り
換えを行なうために設けられている。

システム処理装置１１は、そのプロセッサ２２がＲＡＭ
２１内のファームウェアにより動作して情報処理装置全
体を制御している。命令処理菰置１２は、その命令処理
部５１のハードウェアにより主記憶装置１４の主記憶部
７３内のマクロ命令を読み込み高速で実行する。入出力
制御装置１３は、図示を省略す・るディスク等と接続し
ており入出力制御部により主記憶装置１４の主記憶部７
３との間でデータ転送を行なう。

次に、共通バス１５のアクセスの方法について説明する
。情報処理装置内の各装置１１〜１４にはバス制御部（
３１，５０，７０）が設けられており、これにより分散
制御を行なっている。共通バス１５にアクセスしようと
する装置は、先ずリクエスト信号をリクエストライン１
５Ｆに送出し、その装置より高いプライオリティのリク
エストが出ていなければ次のスロットでスタート信号、
アドレス及びアクセスモードをスタートライン１５Ｇ、
アドレスバス１５Ａ及びアクセスモードライン１５Ｂに
送出して共通バス１５を獲得する。共通バス１５を獲得
した装置は、リード及びライト動作を行ない、規定のス
ロットでデータをデータバス１５Ｇを用いて送受信する
。アクセスされる命令処理装置１２．入出力制御装置１
３及び４二記憶装置１４の監視装置は、アドレスバス１
５Ａ及びアクセスモードライン１５Ｂ上のアドレス及び
アクセスモード信号を監視し、その監視装置が属する装
置に対するアクセスの場合は規定スロツ１へで応答信号
を応答ライン１５Ｈに送出する。

システム処理装置１１では、アドレスバス１！１５△及
びアク、セスモードライン１５Ｂ上のアドレス及びアク
セスモード信号をレジスタ２３．２４に保持し、次のス
ロットでパリティチエツク回路２５．２６によりパリテ
ィチエツクを行ない、パリティエラーを示す信号をオア
回路２７に供給している。レジスタ２３．２４の値が有
効であることを示すスタート信号は、スタートライン１
５Ｇより７リツプフロツプ２９により１スロツｔ−Ｕ延
されてからアンド回路２８に供給されてオア回路２７の
出力信号とのアンドがとられる。アンド回路２８の出力
信号は、パリティエラー信号としてエラーライン１５Ｄ
に送出される。

この様なアドレス及びアクセスモード信号のパリティエ
ラーの検出は、命令処理装置１２．入出力制郊装置１３
及び主記憶装置１４の監視装置でも行なわれている。パ
リティエラーの検出結果が装置間で異なる場合は、シス
テム処理装置１１又は装置１２．１３．１４のうちいず
れかの装置の故障が考えられる。そこで、パリティエラ
ーの検出結果が装置間で異なる場合には故障情報（ステ
ータス）をステータスレジスタとしての７リツプ７０ツ
ブ４９又は６９にセットして割り込み信号を割り込みラ
イン１５Ｅに送出することにより故障をシステム処理装
置１１のプロセッサ２２に通知する。

プロセッサ２２は、どの装置で故障が発生したかを知る
ため、各装置１２，１３．１４のステータスレジスタ（
４９，６９のみ図示）の値をマルチプレクサ（５５，７
２のみ図示）とトランシーバ（５２，７１のみ図示）と
データバス１５Ｇとを介して読み込む。この時、装置１
２．１３゜１４のうち特定の装置のステータスレジスタ
のみがセットされていれば、その特定の装置内で故障が
発生していると判断される。他ｈ、全ての装置１２．１
３．１４のステータスレジスタがセットされていれば、
システム処理装置１１内で故障が発生していると判断さ
れる。

命令処理装置１２の命令処理部５１及び入出力＆ＩＪ１
１装置！２１３（７３人出力１１ｉ１Ｊ１１部は、装置
１１２．１３内で故障が発生している場合に共通バス１
５に悪影響を与え、ないために、ステータスレジスタ（
４９のみ図示）の出力をバス制御部（５０のみ図示）に
供給する。これにより、故障時には、命令処理部５１及
び入出力ｌｌｉＩＩｗＪ部よりバス制御回路゛（５０の
み図示）へバスアクセスのリクエストがあってもアクセ
スは抑止される。

主記憶装置１４では、ステータスレジスタ（６９）の出
力をバス制御回路７０に供給する。

このため故障時に、他の装置から主記憶部７３へのアク
セスが入来しても、そのアクセスに対４る応答は抑止さ
れる。

システム処理Ｖｔ１ｌｌ内で故障が発生している場合は
、従来と同様に各装置１２．１３．１４にエラー信号を
通知することによりそのアクセスの抑止を行なう。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕 本発明によれば、情報処理装置の各装置で共通バスを監
視しているので各装置内で発生した故障を検出でき、故
障装置の切り分けが容易に行なえ、故障装置が共通バス
に悪影響を与えないように故障装置を切り離して容易に
障害を取り除くことができ、更に、故障の検出は情報処
理装置の動作中でも行なえるので、実用的には極めて有
用である。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例を示すブロック系統図、 第３図は従来装置の一例を示すブロック系統図である。 第１図及び第２図において、 １．１１はシステム処理装置、 ２１〜２ｎ、１２は命令処理装置、 ３１〜３＋＋、１３は入出力１ｉ１１　ｇＢＢＨ３４１
〜４ｎ、１４は主記憶装置、 ５．１５は共通バス、 ２１はＲＡＭ。 ２２はプロセッサ、 ２３．４１．６１はアドレスレジスタ、２４．４２．６
２はアクセスモードレジスタ、２５．２６．／１３．４
４，６３．６４はパリティチエツク回路、 ２７．４５．６５はオア回路、 ２８．４６．４７，６６．６７はアンド回路、２９．４
８．４９．６８．６９はフリップ７０ツブ、 ３０．５２〜５４．７１はトランシーバ、３１．５０．
７０はバス制御回路、 ５１は命令処理部、 ５５．７２はマルチプレクサ、 ７３は主記憶部 を示す。 特許出願人　富　士　通　株式会社 第１図 麩姪の一夕）Ｅ示ｔブｂ−２２系９し図窮３ｒｌｌｌ

Claims (3)

【特許請求の範囲】
1. （１）システム処理装置（１）と、一又は複数の命令処
   理装置（２＿１〜２＿ｎ）と、一又は複数の入出力制御
   装置（３＿１〜３＿ｎ）と、一又は複数の主記憶装置（
   ４＿１〜４＿ｎ）とが共通バス（５）で接続され、該シ
   ステム処理装置が該共通バスを監視してアクセス時にパ
   リテイエラーが存在すると該共通バスに出力されるエラ
   ー信号をオンとする第１の監視装置（１Ａ）を有する情
   報処理装置において、 該命令処理装置（２＿１〜２＿ｎ）は第２の監視装置（
   ２Ａ）を有し、 該入出力制御装置（３＿１〜３＿ｎ）は第３の監視装置
   （３Ａ）を有し、 該主記憶装置（４＿１〜４＿ｎ）は第４の監視装置（４
   Ａ）を有し、 該第２、第３及び第４の監視装置は、夫々該共通バス（
   ５）を監視してアクセス時にパリテイエラーが存在し、
   かつ、該第１の監視装置からのエラー信号がオフである
   とその監視装置の属する装置の故障を通知する割込み信
   号を該システム処理装置に対して出力することを特徴と
   する情報処理装置。
2. （２）前記第２及び第３の監視装置（２Ａ、３Ａ）は、
   前記割込み信号の出力時にその監視装置が属する装置に
   よる前記共通バス（５）のアクセスを抑止することを特
   徴とする請求項１の情報処理装置。
3. （３）前記第４の監視装置（４Ａ）は、前記割込み信号
   の出力時にその監視装置が属する主記憶装置のアクセス
   に対する応答を抑止することを特徴とする請求項１又は
   ２の情報処理装置。