JPS6136861A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPS6136861A
JPS6136861A JP16007184A JP16007184A JPS6136861A JP S6136861 A JPS6136861 A JP S6136861A JP 16007184 A JP16007184 A JP 16007184A JP 16007184 A JP16007184 A JP 16007184A JP S6136861 A JPS6136861 A JP S6136861A
Authority
JP
Japan
Prior art keywords
priority
processor
register
processors
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16007184A
Other languages
English (en)
Inventor
Isao Kimura
功 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16007184A priority Critical patent/JPS6136861A/ja
Publication of JPS6136861A publication Critical patent/JPS6136861A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は記憶装置に関し、特に複数のプロセッサによっ
て書込み読出し制御自在な記憶装置に関する。
従来技術 従来、複数のプロセッサによって書込み読出し制御を受
ける機能を有する記憶！！ｉ置にあっては、同時に複数
のメモリアクセスがなされた場合、その優先順位は固定
的に定められており、その結果、１台の優先順位の高い
プロセッサが故障してメモリアクセス要求を発生し続け
ることとなった場合には、他のプロセッサはまったくメ
モリアクセスが不可能となり、また故障診断も不可能と
なると共に、更には故障プロセッサのシステムからの切
離しもできないという欠点がある。
発明の目的 本発明は、メモリアクセス要求を外部から任意に設定自
在としてプロセッサの故障の場合に故障診断を行えるよ
うにして他の正常なプロセッサからのメモリアクセス要
求を受付【プ得るようにした記憶装置を提供することを
目的としている。
発明の構成 本発明による記憶装置は、複数かつ同時のメモリアクセ
ス要求に対して予め優先順位を設定する設定手段と、こ
の設定手段の設定内容を制御する制御手段とを有するこ
とを特徴とする。
Ｋ豊１ 以下に、図面を用いて本発明の詳細な説明覆る。
図は本発明の実施例の回路ブロック図であり、３台の記
憶装置１〜３が１台の記憶装置５を共有して夫々が記憶
装置５に対してメモリアクセス要求をなす場合の例であ
るが、この数値例に限定されないことは勿論である。
プロセッサ１〜３はメモリアクセス要求信号を信号線８
を介して記憶装置５内の受付は制御回路１３へ送り、ま
た命令信号を信号線７で命令デコーダ１４へ送る。更に
、書込みデータを信号線６で書込みレジスタ１５へ送出
し、またアドレス信号を信号線９を介してアドレスレジ
スタ１６へ送出しメモリセルアレイ１８のアドレス指定
をなす。
診断プロセッサ４によって優先順位設定信号１１を記憶
装置５の優先順位設定レジスタ１２へ送り所望の優先順
位の設定が可能となる。
記憶装置５はプロセッサ１〜３からのメモリアクセス要
求の受付は制御をレジスタ１２に格納されている優先順
位信号２３に従ってアクセス受付けｔｉｌｊｌｌｌを制
御回路１３にて行う。命令信号はデコーダ１４にて解読
され、書込みデータは書込みレジスタ１５により受取ら
れてメモリセルアレイ１８へそれぞれ送出される。制御
回路１３は書込み／読出しタイミング信号１９をメモリ
セルアレイ１８へ送る。アドレス信号９はアドレスレジ
スタ１６にてメモリセルアレイ１８の書込み／読出しア
ドレス２１となる。メモリセルアレイ１８からの読出し
データ２２は跣出しデータレジスタ１７にて一時格納さ
れてしかる後にデータ１ｏとしてプロセッサ１〜３へ転
送される。
いま、例えばプロセッサ１が故障したとすると、診断プ
ロセッサ４から記憶！！１１１５を診断するよう動作す
る。本例では、この診断のための各種信号線は省略して
示されている。この診断プロセッサ４の診断結果によっ
て優先順位信号１１を記憶装置５へ送り優先順位設定レ
ジスタ１２に優先順位の設定が変更され記憶される。こ
の場合、故障しているプロセッサ１を優先順位として最
下位に設定し他のプロセッサ２，３のメモリアクセス要
求ん曙光的に受付けるようにする。また、故障プロセッ
サ１からのメモリアクセス要求信号を無視するようにし
てこのプロセッサ１をシステムから実質的に切離すよう
にすることも可能である。
発明の効果 本発明によれば、メモリアクセス要求の優先順位を所望
に設定自在とすることによって、故障プロセッサのシス
テムからの切離しが可能となって他のメモリアクセス要
求を継続して受付は得るという効果がある。
【図面の簡単な説明】
図は本発明の実施例のブロック図である。 主要部分の符号の説明

Claims (1)

    【特許請求の範囲】
  1. 複数のプロセツサからの書込み読出し命令を受けて動作
    する記憶装置であつて、複数かつ同時のメモリアクセス
    要求に対して予め優先順位を設定する設定手段と、この
    設定手段の設定内容を制御する制御手段とを有すること
    を特徴とする記憶装置。
JP16007184A 1984-07-30 1984-07-30 記憶装置 Pending JPS6136861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16007184A JPS6136861A (ja) 1984-07-30 1984-07-30 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16007184A JPS6136861A (ja) 1984-07-30 1984-07-30 記憶装置

Publications (1)

Publication Number Publication Date
JPS6136861A true JPS6136861A (ja) 1986-02-21

Family

ID=15707255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16007184A Pending JPS6136861A (ja) 1984-07-30 1984-07-30 記憶装置

Country Status (1)

Country Link
JP (1) JPS6136861A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085637A (ja) * 2004-09-17 2006-03-30 Ricoh Co Ltd 画像形成装置
JP2008146124A (ja) * 2006-12-06 2008-06-26 Toshiba Corp セキュリティ機能監視システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085637A (ja) * 2004-09-17 2006-03-30 Ricoh Co Ltd 画像形成装置
JP4651339B2 (ja) * 2004-09-17 2011-03-16 株式会社リコー 画像形成装置
JP2008146124A (ja) * 2006-12-06 2008-06-26 Toshiba Corp セキュリティ機能監視システム

Similar Documents

Publication Publication Date Title
US4028675A (en) Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
AU599534B2 (en) A diagnostic system in a data processing system
US5765034A (en) Fencing system for standard interfaces for storage devices
CA1178378A (en) High-speed external memory system
US5146572A (en) Multiple data format interface
US5089953A (en) Control and arbitration unit
JPS6136861A (ja) 記憶装置
JPS6242306B2 (ja)
JP2618223B2 (ja) シングルチツプマイクロコンピユータ
US4630197A (en) Anti-mutilation circuit for protecting dynamic memory
JPS598845B2 (ja) チヤンネル制御方式
JPH0683726A (ja) データ転送装置
JPS60165191A (ja) マルチプロセツサ構成をとる交換局のプログラムバツクアツプ方式
JP2752834B2 (ja) データ転送装置
JP3012402B2 (ja) 情報処理システム
JPS61134859A (ja) メモリのバツクアツプ制御方式
JP3595131B2 (ja) プラント制御システム
JPS6371751A (ja) 外部記憶装置
JPS63305451A (ja) 記憶システム
JPS6015742A (ja) システム制御方式
JPH01156852A (ja) インターリーブ制御方式
JPS6048788B2 (ja) 共通メモリの制御方式
JPH0445870B2 (ja)
JPS5858630A (ja) 集中制御システムにおけるｄｍａ機能診断方法