JPS6371751A - 外部記憶装置 - Google Patents

外部記憶装置

Info

Publication number
JPS6371751A
JPS6371751A JP61216440A JP21644086A JPS6371751A JP S6371751 A JPS6371751 A JP S6371751A JP 61216440 A JP61216440 A JP 61216440A JP 21644086 A JP21644086 A JP 21644086A JP S6371751 A JPS6371751 A JP S6371751A
Authority
JP
Japan
Prior art keywords
access
data transfer
transfer circuit
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61216440A
Other languages
English (en)
Inventor
Toshiyuki Honma
敏行 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61216440A priority Critical patent/JPS6371751A/ja
Publication of JPS6371751A publication Critical patent/JPS6371751A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 巡回診断機能いわゆるパトロール機能を備える外部記憶
装置において、他のアクセス系からのアクセス要求の無
い期間を利用して巡回診断できるように構成することに
よって、データ転送回路を介しておこなわれる一般のア
クセス系のアクセス待ちを減少した。
〔産業上の利用分野〕
本発明は巡回診断(パトロール)機能を持つ外部記憶装
置に関するものである。
入出力チャネルを通して計算機に接続される外部記憶装
置(ファイル装置)には、これまで磁気ディスク装置が
中心的役割を担ってきた。
しかし磁気ディスク装置にはアクセス時間の短縮が非常
に難しいという欠点があるので、最近では半導体素子を
用いた外部記憶装置によってこれに対処するようになっ
た。
一方、半導体メモリにはα線等の外乱による記憶内容の
破壊という欠点があり、これには巡回診断機能によって
対処しているが3 この際、他の一般のアクセス系に対
する影響を最小限に抑えるような配慮が必要である。
〔従来の技術〕
第3図は従来例の構成図で、 51は第一のアクセス系
用に設けられる第一のデータ転送回路、52は第二のア
クセス系用に設けられる第二のデータ転送回路、 3b
は巡回診断機焼用に設けられる診断制御回路1)bは、
第一のデータ転送回路51・第二のデータ転送制御回路
52および診断制御回路3bを通して送られる各アクセ
ス系からのアクセス要求を制御するアクセス制御回路、
また2bは記憶部として用いられる半導体メモリである
アクセス制御回路1bは、第一のデータ転送回路51・
第二のデータ転送回路52および診断制御回路3bを通
して送られるアクセス要求信号を受信し。
巡回診断制御回路3bのアクセス要求を最優先とするば
か所定の規則に基づいて、何れかのアクセス要求に対し
てアクセス許可信号を応答する。
各アクセス系からのアクセス要求は、たとえば444 
nsのマシンクロックに同期しておこなわれ。
アクセス許可を受けたアクセス系は、アクセス要求した
マシンサイクルの次のマシンサイクルで半導体メモリ5
にアクセスすることができる。
診断制御回路3bは、所定の時間を隔てて計画的にアク
セス要求し、1マシンサイクルにつき1語の割で、たと
えば10時間の間に半導体メモリ2bの全記憶領域を一
巡して、1語単位に1ビー/ )誤りの検出とECCに
よる訂正データの再書込みをおこなう。
〔発明が解決しようとする問題点〕
前記従来の外部記憶装置では1診断制御回路3bに対し
ては最も高いアクセス優先順位が与えられ転送回路51
・第二のデータ転送回路52は半導体メモリ2bをアク
セスすることができない。
一方、半導体メモリ2bの記憶容量は急速に増大しつつ
あり、これに応じて診断制御回路3bがアクセスする回
数が増大するので、第一のデータ転送回路51・第二の
データ転送回路インタフェースちの回数が増加し、半導
体メモリ2bを本来の用途に供し得る時間が減少すると
いう問題点が生じている。
すなわち2本発明の目的は外部記憶装置を本来の目的に
供し得る時間を増加することにある。
〔問題点を解決するための手段〕
本発明による外部記憶装置は、第1図の原理図に示すよ
うに。
アクセス系からのアクセス要求を制御するアクセス制御
回路1と。
アクセス制御回路1を介して記憶部2をアクセスし、そ
の異常の有無を巡回して監視する巡回診断回路3とを備
える外部記憶装置において。
巡回診断回路3を除く他のアクセス系からのアクセス要
求の有無を検出する検出部4を設けたものである。
(作用〕 検出部4の検出信号を利用して、他のアクセス系からの
アクセス要求が出ていないときにのみ。
巡回診断回路3による巡回診断をおこなわせることによ
り、他の一般のアクセス系のアクセス待ちを減らすこと
ができる。
〔実施例〕
第2図に実施例の構成図を示す。
第1図・第3図と共通する符号は同じ対象を指しており
説明を省略する。その他+ laは、第一のデータ転送
回路51・第二のデータ転送制御回路52および診断制
御回路3bを通して送られる各アクセス系からのアクセ
ス要求を制御するアクセス制御回路であり、これには5
巡回診断回路3を除く他のアクセス系からのアクセス要
求の有無を検出する検出部4を内蔵させ、検出部4によ
る検出信号を診断制御回路3aに供給している。
また、アクセス制御回路1aは、第一のデ・−夕転送回
路51・第二のデータ転送回路52および診断制御回路
3aを通して送られるアクセス要求信号を受信し、第一
のデータ転送回路51・第二のデータ転送回路52・診
断制御回路3aの優先順位で所定の規則に基づいて、何
れかのアクセス要求に対してアクセス許可信号を応答す
る。
なお検出部4には、データ転送回路51・52からのア
クセス要求が出ているか否かを“l” ・“0”のフラ
グによって記憶しておくためメモリ (図示省略)を設
ける。
また診断制御回路3aは、検出部4の検出信号によって
、第一のデータ転送回路51または第二のデータ転送回
路52からのアクセス要求が出ていないマシンサイクル
を選んでアクセス要求し、半導体メモリ2bを巡回診断
する。
したがって、第一のデータ転送回路51または第二のデ
ータ転送回路52は1巡回診断によるアクセス待ちを大
幅に減少することができる。
〔発明の効果〕
以上説明したように3本発明による外部記憶装置では9
巡回診断による一般のアクセス系のアクセス待ちを減少
することができ、資源の利用効率を上げることができる
【図面の簡単な説明】
第1図は本発明の原理図。 第2図は実施例の構成図。 第3図は従来例の構成図である。 図中。 1−1a・1bはアクセス制御回路。 4は検出部。 51は第一のデータ転送回路。 52は第二のデータ転送回路を表す。 第1図 第2図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)アクセス系からのアクセス要求を制御するアクセ
    ス制御回路(1)と、 アクセス制御回路(1)を介してアクセスし記憶部(2
    )の異常の有無を巡回して監視する巡回診断回路(3)
    とを備える外部記憶装置において、巡回診断回路(3)
    を除く他のアクセス系からのアクセス要求の有無を検出
    する検出部(4)を設けたことを特徴とする外部記憶装
    置。
  2. (2)アクセス制御回路(1)は、巡回診断回路(3)
    を除く他のアクセス系からのアクセス要求を優先して各
    アクセス系からのアクセス要求を制御するものであるこ
    とを特徴とする特許請求の範囲第(1)項記載の外部記
    憶装置。
JP61216440A 1986-09-12 1986-09-12 外部記憶装置 Pending JPS6371751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61216440A JPS6371751A (ja) 1986-09-12 1986-09-12 外部記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61216440A JPS6371751A (ja) 1986-09-12 1986-09-12 外部記憶装置

Publications (1)

Publication Number Publication Date
JPS6371751A true JPS6371751A (ja) 1988-04-01

Family

ID=16688572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61216440A Pending JPS6371751A (ja) 1986-09-12 1986-09-12 外部記憶装置

Country Status (1)

Country Link
JP (1) JPS6371751A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013250594A (ja) * 2012-05-30 2013-12-12 Renesas Electronics Corp 自己修復メモリ回路およびその修復方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013250594A (ja) * 2012-05-30 2013-12-12 Renesas Electronics Corp 自己修復メモリ回路およびその修復方法

Similar Documents

Publication Publication Date Title
US3995258A (en) Data processing system having a data integrity technique
JPS5924462B2 (ja) 共有メモリのアクセス制御方式
US5043937A (en) Efficient interface for the main store of a data processing system
JPH02230455A (ja) 外部記憶装置の割込み制御方式
US3961312A (en) Cycle interleaving during burst mode operation
US6282144B1 (en) Multi-ported memory with asynchronous and synchronous protocol
JPS6371751A (ja) 外部記憶装置
US4383295A (en) Data processing system having data entry backspace character apparatus
GB1595471A (en) Computer system
JPH02135562A (ja) キュー・バッファの制御方式
JPS598845B2 (ja) チヤンネル制御方式
JPS5840211B2 (ja) キオクソウチセイギヨホウシキ
JP2821176B2 (ja) 情報処理装置
JPS6354652A (ja) 入出力チヤネル装置
JPS5920031A (ja) デ−タ転送装置
JPS59226925A (ja) バツフア制御装置
JPS63149748A (ja) 記憶装置
JPH07109599B2 (ja) 処理システムの情報転送装置
JPS63316251A (ja) 情報処理システム
JPS602705B2 (ja) オプシヨン接続方式
JPS6388665A (ja) コンピユ−タバスシステム
JPS61271553A (ja) 情報処理システムのアテンシヨン処理方式
JPS61210460A (ja) デ−タバツフア優先制御方式
JPS59231637A (ja) 入力デ−タ処理システム
JPS62173560A (ja) メモリアクセス制御回路