JPS61210460A - デ−タバツフア優先制御方式 - Google Patents
デ−タバツフア優先制御方式Info
- Publication number
- JPS61210460A JPS61210460A JP5100585A JP5100585A JPS61210460A JP S61210460 A JPS61210460 A JP S61210460A JP 5100585 A JP5100585 A JP 5100585A JP 5100585 A JP5100585 A JP 5100585A JP S61210460 A JPS61210460 A JP S61210460A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- microprogram
- access
- data buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ブロックマルチプレクサチャネル（ＢＭＣ）に接続され
、データストリーミング機構（ＤＳＦ）転送と。
、データストリーミング機構（ＤＳＦ）転送と。
インターロック転送とが可能で、マイクロプログラムか
らもアクセス可能なデータバッファを備えた入出力制御
装置（ＩＯＣ）における該データバッファ（ＤＢ）に対
するアクセスの優先制御方式において、上記データスト
リーミング機構（ＤＳＦ）転送時にはチャネル側のアク
セスを優先させ、インターロック転送時にはマイクロプ
ログラムからのアクセスを優先させる優先度制御回路を
設けることにより、データストリ呻ミング（ＤＳＦ）転
送時のオーバランを防止し、インターロック転送時には
マイクロプログラムの処理速度を向上させるようにした
ものである。
らもアクセス可能なデータバッファを備えた入出力制御
装置（ＩＯＣ）における該データバッファ（ＤＢ）に対
するアクセスの優先制御方式において、上記データスト
リーミング機構（ＤＳＦ）転送時にはチャネル側のアク
セスを優先させ、インターロック転送時にはマイクロプ
ログラムからのアクセスを優先させる優先度制御回路を
設けることにより、データストリ呻ミング（ＤＳＦ）転
送時のオーバランを防止し、インターロック転送時には
マイクロプログラムの処理速度を向上させるようにした
ものである。
本発明は、ブロックマルチプレクサチャネル（ＢＭＣ）
に接続され、データストリーミング機構（ＤＳＦ）転送
と、インターロック転送とが可能で、マイクロプログラ
ムからもアクセス可能なデータバッファ（ＤＢ）を備え
た入出力制御装置（ＩＯＣ）における該データバッファ
（ＤＢ）に対するアクセスの優先制御方式に関する。
に接続され、データストリーミング機構（ＤＳＦ）転送
と、インターロック転送とが可能で、マイクロプログラ
ムからもアクセス可能なデータバッファ（ＤＢ）を備え
た入出力制御装置（ＩＯＣ）における該データバッファ
（ＤＢ）に対するアクセスの優先制御方式に関する。
最近の計算機システムの経済化指向と、半導体技術の進
歩に伴って、計算機システムの小型化が推進されている
。
歩に伴って、計算機システムの小型化が推進されている
。
一方、ハードウェア技術の進歩に伴って、高速の入出力
装置（Ｉｌｏ）が開発され、該高速の入出力装置（Ｉｌ
ｏ）が接続される入出力制御装置（ＩＯＣ）も高速化が
図られている。
装置（Ｉｌｏ）が開発され、該高速の入出力装置（Ｉｌ
ｏ）が接続される入出力制御装置（ＩＯＣ）も高速化が
図られている。
更に、ハードウェア設計が簡単になると共に、論理ミス
に柔軟に対処できること、及び半導体技術の進歩に支え
られた制御メモリの経済化と、大容量化動向に伴って、
計算機システムにはマイクロプログラムによる制御方式
の導入が盛んに行われるようになってきた。
に柔軟に対処できること、及び半導体技術の進歩に支え
られた制御メモリの経済化と、大容量化動向に伴って、
計算機システムにはマイクロプログラムによる制御方式
の導入が盛んに行われるようになってきた。
このような事情から、入出力制御装置（ＩＯＣ）におい
ても、上記経済化（小型化）、高速化、マイクロプログ
ラム制御化指向から、データバッファ（ＤＢ）の共用化
が図られており、該データバッファ（ＤＢ）に対する効
果的なアクセス優先制御方式が要求されるようになって
きた。
ても、上記経済化（小型化）、高速化、マイクロプログ
ラム制御化指向から、データバッファ（ＤＢ）の共用化
が図られており、該データバッファ（ＤＢ）に対する効
果的なアクセス優先制御方式が要求されるようになって
きた。
ブロックマルチプレクサチャネル（ＢＭＣ）に接続され
ている入出力制御装置（ＩＯＣ）においては、通常、デ
ータ転送速度の低いインターロック転送と。
ている入出力制御装置（ＩＯＣ）においては、通常、デ
ータ転送速度の低いインターロック転送と。
データ転送速度の高いデータストリーミング機構（ＤＳ
Ｆ）転送の手段が備えられている。
Ｆ）転送の手段が備えられている。
上記、インターロック転送は、チャネルからのサービス
アウト（ＳＶＯ）信号と、入出力制御装置（ＩＯＣ）側
のサービスイン（ＳＶＩ）信号とを、相互に確認をとり
ながら送出することによってデータ転送を行うもので、
１〜２ＭＢ／Ｓの転送速度を有する。
アウト（ＳＶＯ）信号と、入出力制御装置（ＩＯＣ）側
のサービスイン（ＳＶＩ）信号とを、相互に確認をとり
ながら送出することによってデータ転送を行うもので、
１〜２ＭＢ／Ｓの転送速度を有する。
又、上記データストリーミング機構（ＤＳＦ）転送は、
上記のサービスアウト（ＳＶＯ）信号、サービスイン（
ＳＶＩ）信号に加えて、例えば、チャネルからはデータ
アラ） （ＤＴＯ）信号、入出力制御装置（ＩＯＣ）か
らはデータイン（ＤＴＩ）信号を、相互に確認をとるこ
となく送出して、データ転送を行うもので、凡そ３ Ｍ
Ｂ／Ｓの転送速度が得られるものである。
上記のサービスアウト（ＳＶＯ）信号、サービスイン（
ＳＶＩ）信号に加えて、例えば、チャネルからはデータ
アラ） （ＤＴＯ）信号、入出力制御装置（ＩＯＣ）か
らはデータイン（ＤＴＩ）信号を、相互に確認をとるこ
となく送出して、データ転送を行うもので、凡そ３ Ｍ
Ｂ／Ｓの転送速度が得られるものである。
このような、インターロック転送と、データストリーミ
ング機構（ＤＳＦ）転送機能を備え、且つマイクロプロ
グラム制御の入出力制御装置（ＩＯＣ）において、デー
タバッファ（ＤＢ）の共有化を行う場合、該データバッ
ファ（ＤＢ）に対するアクセスの優先度制御回路は、第
４図に示す如く、どちらかのアクセス優先度を固定する
方法を採っていた。
ング機構（ＤＳＦ）転送機能を備え、且つマイクロプロ
グラム制御の入出力制御装置（ＩＯＣ）において、デー
タバッファ（ＤＢ）の共有化を行う場合、該データバッ
ファ（ＤＢ）に対するアクセスの優先度制御回路は、第
４図に示す如く、どちらかのアクセス優先度を固定する
方法を採っていた。
第４図の例は、例えば、チャネル側を優先させる場合を
示しており、例えば、チャネルからアクセスがあると、
Ｄ型フリップフロップ（ＦＦ） ４６が１τ °オン゛
となることにより、次の１τにおいてアンド回路（Ａ
） ４７を閉塞し、そのタイミングにおいて、ＪＫＦＰ
４Ｂを“オン° としてきたマイクロプログラムから
のデータバッファアクセス要求を抑止するように機能す
る。
示しており、例えば、チャネルからアクセスがあると、
Ｄ型フリップフロップ（ＦＦ） ４６が１τ °オン゛
となることにより、次の１τにおいてアンド回路（Ａ
） ４７を閉塞し、そのタイミングにおいて、ＪＫＦＰ
４Ｂを“オン° としてきたマイクロプログラムから
のデータバッファアクセス要求を抑止するように機能す
る。
そして、該マイクロプログラムからのアクセスが許され
るのは、チャネルからのアクセス要求がない時のみとな
る。
るのは、チャネルからのアクセス要求がない時のみとな
る。
従って、従来方式においては、データ転送速度の高い、
データストリーミング機構（ＤＳＰ）でデータ転送を行
っている時に、マイクロプログラムからのデータバッフ
ァアクセス要求の優先度を高く設定していると、データ
オーバランの発生率が高くなり、逆にデータ転送速度の
低いインターロックでデータ転送を行っている時に、チ
ャネル側のデータバッファ（ＤＢ）に対するアクセスの
優先度を高く設定していると、マイクロプログラムの処
理速度が低下すると云う問題があった。
データストリーミング機構（ＤＳＰ）でデータ転送を行
っている時に、マイクロプログラムからのデータバッフ
ァアクセス要求の優先度を高く設定していると、データ
オーバランの発生率が高くなり、逆にデータ転送速度の
低いインターロックでデータ転送を行っている時に、チ
ャネル側のデータバッファ（ＤＢ）に対するアクセスの
優先度を高く設定していると、マイクロプログラムの処
理速度が低下すると云う問題があった。
本発明は上記従来の欠点に鑑み、データ転送速度の高い
データストリーミング機構（ＤＳＦ）でデータ転送を行
う場合には、チャネル側からのアクセス要求に対する優
先度を高くし、データ転送速度の低いインターロックで
転送する場合には、マイクロプログラム側からのアクセ
ス要求に対する優先度を高くする方法を提供することを
目的とするものである。
データストリーミング機構（ＤＳＦ）でデータ転送を行
う場合には、チャネル側からのアクセス要求に対する優
先度を高くし、データ転送速度の低いインターロックで
転送する場合には、マイクロプログラム側からのアクセ
ス要求に対する優先度を高くする方法を提供することを
目的とするものである。
第１図は、本発明のデータバッファ（ＤＢ）に対するア
クセス優先度制御回路の原理ブロック図であって、デー
タストリーミング機構（ＤＳＦ）転送モードであること
を示すＤＳＦ信号を用いて、データストリーミング機構
（ＤＳＦ）転送時には、チャネル側からのアクセス要求
を優先してチャネル側アクセス許可信号を出力し、イン
ターロック転送の時には、マイクロプログラムからのア
クセス要求を優先してマイクロプログラム側アクセス許
可信号を出力するように構成されている。
クセス優先度制御回路の原理ブロック図であって、デー
タストリーミング機構（ＤＳＦ）転送モードであること
を示すＤＳＦ信号を用いて、データストリーミング機構
（ＤＳＦ）転送時には、チャネル側からのアクセス要求
を優先してチャネル側アクセス許可信号を出力し、イン
ターロック転送の時には、マイクロプログラムからのア
クセス要求を優先してマイクロプログラム側アクセス許
可信号を出力するように構成されている。
即ち、本発明によれば、マイクロプログラム制御の入出
力制御装置（ＩＯＣ）であって、データバッファ（ＤＢ
）をチャネルからのアクセスと、マイクロプログラムか
らのアクセスとで共有しており、データ転送モードに、
転送速度の速いデータストリーミング機構（ＤＳＦ）転
送と、転送速度の低いインターロック転送を備えている
入出力制御装置（ＩＯＣ）において、データ転送速度の
高いデータストリーミング機構（ＤＳＦ）でデータ転送
する場合には、チャネルからのアクセス要求に対する優
先度を高くし、転送速度の低いインターロックでデータ
転送を行う場合にはマイクロプログラムからのアクセス
要求に対する優先度を高くするようにしたものであるの
で、データストリーミング機構（ＤＳＰ）転送時のオー
バランの発生を防止し、インターロック転送時でのマイ
クロプログラムの処理速度を向上させる効果がある。
力制御装置（ＩＯＣ）であって、データバッファ（ＤＢ
）をチャネルからのアクセスと、マイクロプログラムか
らのアクセスとで共有しており、データ転送モードに、
転送速度の速いデータストリーミング機構（ＤＳＦ）転
送と、転送速度の低いインターロック転送を備えている
入出力制御装置（ＩＯＣ）において、データ転送速度の
高いデータストリーミング機構（ＤＳＦ）でデータ転送
する場合には、チャネルからのアクセス要求に対する優
先度を高くし、転送速度の低いインターロックでデータ
転送を行う場合にはマイクロプログラムからのアクセス
要求に対する優先度を高くするようにしたものであるの
で、データストリーミング機構（ＤＳＰ）転送時のオー
バランの発生を防止し、インターロック転送時でのマイ
クロプログラムの処理速度を向上させる効果がある。
（実施例）
以下本発明の実施例を図面によって詳述する。
第２図はデータバッファ（ＤＢ） ４に対するアクセス
機構を示したもので、マイクロプログラムからのアクセ
スの場合には、マイクロデータレジスタ（ＭＤＲ） １
を経由してリード、ライトが可能であり、チャネルから
のアクセスの場合には、チャネルデータレジスタ（ＣＤ
Ｒ） ２と、入出力データレジスタ（ｒＯＤＲ） ３と
を経由してリード、ライトが可能である。
機構を示したもので、マイクロプログラムからのアクセ
スの場合には、マイクロデータレジスタ（ＭＤＲ） １
を経由してリード、ライトが可能であり、チャネルから
のアクセスの場合には、チャネルデータレジスタ（ＣＤ
Ｒ） ２と、入出力データレジスタ（ｒＯＤＲ） ３と
を経由してリード、ライトが可能である。
第３図は、本発明の一実施例として、該データバッファ
（ＤＢ） ４に対するアクセス優先度制御回路の詳細を
示したもので、データストリーミング機構（ＤＳＦ）で
データ転送を行っている時には、データ転送モード信号
“口ＳＰ° が°オン゛ となっているので、アンド回
路（Ａ） ４４０．４５０が活性化されているが、否定
回路４３によって、アンド回路（Ａ） ４４１．４５１
は閉塞される。
（ＤＢ） ４に対するアクセス優先度制御回路の詳細を
示したもので、データストリーミング機構（ＤＳＦ）で
データ転送を行っている時には、データ転送モード信号
“口ＳＰ° が°オン゛ となっているので、アンド回
路（Ａ） ４４０．４５０が活性化されているが、否定
回路４３によって、アンド回路（Ａ） ４４１．４５１
は閉塞される。
この状態において、チャネルからのデータバッファアク
セス要求信号が付勢されると、ＪＫＦＦ ４１が°オン
゛となり、アンド回路（＾） ４４０．オア回路（０）
４４２を通して、チャネル側アクセス許可信号が出力
され、アンド回路（Ａ） ４５０はＪＫＦＦ ４１によ
って閉塞されているので、チャネル側が優先される。
セス要求信号が付勢されると、ＪＫＦＦ ４１が°オン
゛となり、アンド回路（＾） ４４０．オア回路（０）
４４２を通して、チャネル側アクセス許可信号が出力
され、アンド回路（Ａ） ４５０はＪＫＦＦ ４１によ
って閉塞されているので、チャネル側が優先される。
若し、上記チャネルからのアクセスがなければ、アンド
回路（Ａ） ４５０が活性化されていることになり、マ
イクロプログラムからのアクセス要求信号によって、Ｊ
ＫＦＰ ４２が°オン゛ となると、該アンド回路（Ａ
） ４５０．オア回路（０） ４５２を通して、マイク
ロプログラム側アクセス許可信号が出力される。
回路（Ａ） ４５０が活性化されていることになり、マ
イクロプログラムからのアクセス要求信号によって、Ｊ
ＫＦＰ ４２が°オン゛ となると、該アンド回路（Ａ
） ４５０．オア回路（０） ４５２を通して、マイク
ロプログラム側アクセス許可信号が出力される。
同様にして、インターロック転送を行っている時には、
上記データ転送モード信号“ＤＳＦ’は“オフ゛である
ので、アンド回路（Ａ） ４４１，４５１が活性化され
ている。
上記データ転送モード信号“ＤＳＦ’は“オフ゛である
ので、アンド回路（Ａ） ４４１，４５１が活性化され
ている。
この状態においては、チャネル側よりアクセス要求があ
っても、マイクロプログラム側からのアクセス要求があ
ると、ＪＫＦＦ ４２が°オン゛ となるので、アンド
回路（Ａ） ４４１は閉塞され、チャネル側アクセス許
可信号は付勢されないが、アンド回路（Ａ） ４５１．
オア回路（０） ４５２を通して、マイクロプログラム
に対するアクセス許可信号が出力される。
っても、マイクロプログラム側からのアクセス要求があ
ると、ＪＫＦＦ ４２が°オン゛ となるので、アンド
回路（Ａ） ４４１は閉塞され、チャネル側アクセス許
可信号は付勢されないが、アンド回路（Ａ） ４５１．
オア回路（０） ４５２を通して、マイクロプログラム
に対するアクセス許可信号が出力される。
そして、チャネル側アクセス許可信号は、マイクロプロ
グラム側からのアクセス要求がなくて、アンド回路（Ａ
） ４４１が活性化された時のみ得られるように機能す
る。
グラム側からのアクセス要求がなくて、アンド回路（Ａ
） ４４１が活性化された時のみ得られるように機能す
る。
データバッファ（口Ｂ） ４に対するアクセスの優先度
制御回路４０を、このように構成することにより、所期
の目的を達成することができる。
制御回路４０を、このように構成することにより、所期
の目的を達成することができる。
以上、詳細に説明したように、本発明のデータバッファ
優先制御方式は、マイクロプログラム制御の入出力制御
装置（ＩＯＣ）であって、データバッファ（ＤＢ）をチ
ャネルからのアクセスと、マイクロプログラムからのア
クセスとで共有しており、データ転送モードに、転送速
度の速いデータストリーミング機構ＣＤ５Ｆ）転送と、
転送速度の低いインターロック転送を備えている入出力
制御装置Ｉ（ｔｉｃ）において、データ転送速度の高い
データストリーミング機構（ＤＳＦ）でデータ転送する
場合には、チャネルからのアクセス要求に対する優先度
を高くし、転送速度の低いインターロックでデータ転送
を行う場合にはマイクロプログラムからのアクセス要求
に対する優先度を高くするようにしたものであるので、
データストリーミング機構（ＤＳＦ）転送時のオーバラ
ンの発生を防止し、インターロック転送時でのマイクロ
プログラムの処理速度を向上させる効果がある。
優先制御方式は、マイクロプログラム制御の入出力制御
装置（ＩＯＣ）であって、データバッファ（ＤＢ）をチ
ャネルからのアクセスと、マイクロプログラムからのア
クセスとで共有しており、データ転送モードに、転送速
度の速いデータストリーミング機構ＣＤ５Ｆ）転送と、
転送速度の低いインターロック転送を備えている入出力
制御装置Ｉ（ｔｉｃ）において、データ転送速度の高い
データストリーミング機構（ＤＳＦ）でデータ転送する
場合には、チャネルからのアクセス要求に対する優先度
を高くし、転送速度の低いインターロックでデータ転送
を行う場合にはマイクロプログラムからのアクセス要求
に対する優先度を高くするようにしたものであるので、
データストリーミング機構（ＤＳＦ）転送時のオーバラ
ンの発生を防止し、インターロック転送時でのマイクロ
プログラムの処理速度を向上させる効果がある。
【図面の簡単な説明】
第１図は本発明のデータバッファ優先度制御回路の原理
ブロック図。 第２図はデータバッファに対するアクセス機構を示した
図。 第３図は本発明の一実施例を示した図。 第４図は従来の優先度制御回路を示した図。 である。 図面において、 １はマイクロデータレジスタ（ＭＤＲ） 。 ２はチャネルデータレジスタ（ＣＤＲ）。 ３は入出力データレジスタ（１００Ｒ） 。 ４はデータバッファ（ＤＢ） 。 ４０はデータバッファ優先度制御回路。 ４１．４２．４８はＪＫＦＦ。 ４６はＤ型フリップフロップ。 ’ＤＳＦ”はデータ転送モード信号。 Ａはアンド回路、 ０はオア回路。 をそれぞれ示す。 、＄−１：明９ テ゛−タ／（・フッ１帰えＪ剣利信ン
ロ多１Δ訛（里７鵠７Ｂコ昇１ 図 夷２ 図
ブロック図。 第２図はデータバッファに対するアクセス機構を示した
図。 第３図は本発明の一実施例を示した図。 第４図は従来の優先度制御回路を示した図。 である。 図面において、 １はマイクロデータレジスタ（ＭＤＲ） 。 ２はチャネルデータレジスタ（ＣＤＲ）。 ３は入出力データレジスタ（１００Ｒ） 。 ４はデータバッファ（ＤＢ） 。 ４０はデータバッファ優先度制御回路。 ４１．４２．４８はＪＫＦＦ。 ４６はＤ型フリップフロップ。 ’ＤＳＦ”はデータ転送モード信号。 Ａはアンド回路、 ０はオア回路。 をそれぞれ示す。 、＄−１：明９ テ゛−タ／（・フッ１帰えＪ剣利信ン
ロ多１Δ訛（里７鵠７Ｂコ昇１ 図 夷２ 図
Claims (1)
- 【特許請求の範囲】 マイクロプログラム制御の入出力制御装置（ＩＯＣ）で
あって、 ブロックマルチプレクサチャネル（ＢＭＣ）に接続され
、データストリーミング機構（ＤＳＦ）転送と、インタ
ーロック転送が可能で、上記マイクロプログラムからも
アクセス可能なデータバッファ（ＤＢ）（４）を備えた
入出力制御装置（ＩＯＣ）において、該データバッファ
（ＤＢ）（４）に対するアクセスの優先制御を行うのに
、データストリーミング機構（ＤＳＦ）転送時には、チ
ャネルからのアクセスを優先させ、 インターロック転送時にはマイクロプログラムからのア
クセスを優先させる手段（４０）を備え、データ転送モ
ードによって、データバッファに対するアクセスの優先
度を動的に変換するように制御することを特徴とするデ
ータバッファ優先制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100585A JPS61210460A (ja) | 1985-03-14 | 1985-03-14 | デ−タバツフア優先制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100585A JPS61210460A (ja) | 1985-03-14 | 1985-03-14 | デ−タバツフア優先制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61210460A true JPS61210460A (ja) | 1986-09-18 |
Family
ID=12874654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100585A Pending JPS61210460A (ja) | 1985-03-14 | 1985-03-14 | デ−タバツフア優先制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210460A (ja) |
-
1985
- 1985-03-14 JP JP5100585A patent/JPS61210460A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301279A (en) | Apparatus for conditioning priority arbitration | |
| US5805927A (en) | Direct memory access channel architecture and method for reception of network information | |
| US4737932A (en) | Processor | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| US6629178B1 (en) | System and method for controlling bus access for bus agents having varying priorities | |
| KR100218265B1 (ko) | 우선 순위 요구 및 바이패스 버스 | |
| US6289402B1 (en) | Bidirectional data transfer protocol primarily controlled by a peripheral device | |
| JPH0556548B2 (ja) | ||
| JPS61210460A (ja) | デ−タバツフア優先制御方式 | |
| US6611882B1 (en) | Inbound and outbound message passing between a host processor and I/O processor local memory | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| KR960015587B1 (ko) | 시스템 제어기 모듈에서의 dma 제어기 및 그 제어방법 | |
| JP2752834B2 (ja) | データ転送装置 | |
| JPS63271642A (ja) | 割込み優先度制御回路 | |
| JPS6280753A (ja) | バス制御方式 | |
| JPS60123954A (ja) | スタック処理方式 | |
| JPS6371760A (ja) | メモリシステム | |
| JPS63279359A (ja) | マルチｃｐｕのデ−タ受け渡し装置 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH03156551A (ja) | Ｄｍａコントローラ装置 | |
| JPH03290750A (ja) | Ｄｍａ転送方法 | |
| JPS61117650A (ja) | バス制御方式 | |
| JPH0460257B2 (ja) | ||
| JP2000132500A (ja) | データ転送システム |