JP2000132500A - データ転送システム - Google Patents
データ転送システムInfo
- Publication number
- JP2000132500A JP2000132500A JP10302999A JP30299998A JP2000132500A JP 2000132500 A JP2000132500 A JP 2000132500A JP 10302999 A JP10302999 A JP 10302999A JP 30299998 A JP30299998 A JP 30299998A JP 2000132500 A JP2000132500 A JP 2000132500A
- Authority
- JP
- Japan
- Prior art keywords
- data
- module
- interrupt
- signal line
- interrupt access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 優先して伝送すべきデータを伝送効率良く転
送する。 【解決手段】 モジュール間でデータを伝送するバス回
路に割込みアクセス信号線を設け、該割込みアクセス信
号線に割込みアクセス信号を供給することにより進行中
のデータ伝送に割込みをかけて優先するデータを伝送す
る。
送する。 【解決手段】 モジュール間でデータを伝送するバス回
路に割込みアクセス信号線を設け、該割込みアクセス信
号線に割込みアクセス信号を供給することにより進行中
のデータ伝送に割込みをかけて優先するデータを伝送す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テム等においてデータを転送するデータ転送システムに
関する。
テム等においてデータを転送するデータ転送システムに
関する。
【０００２】
【従来の技術】バス回路は、周知のようにコンピュータ
システム等の内部バスシステムや外部バスシステムを物
理的に構成する回路である。コンピュータシステム等の
データ転送システムでは、バス回路の使用効率を上げる
ために、データ転送をバースト転送する場合がある。１
回のバースト転送によって大量のデータを転送すれば、
バス回路を効率良く使用することができるからである。
システム等の内部バスシステムや外部バスシステムを物
理的に構成する回路である。コンピュータシステム等の
データ転送システムでは、バス回路の使用効率を上げる
ために、データ転送をバースト転送する場合がある。１
回のバースト転送によって大量のデータを転送すれば、
バス回路を効率良く使用することができるからである。
【０００３】
【発明が解決しようとする課題】しかし、１回のバース
ト転送において長時間に亘ってバス回路を占有すると、
他のデータ伝送が、進行中のバースト転送が終了するま
で待たされることとなり、全体的なデータ転送効率が低
下する。伝送しようとするデータの中には、割込み処理
等、迅速に伝送しなければならないものもある。
ト転送において長時間に亘ってバス回路を占有すると、
他のデータ伝送が、進行中のバースト転送が終了するま
で待たされることとなり、全体的なデータ転送効率が低
下する。伝送しようとするデータの中には、割込み処理
等、迅速に伝送しなければならないものもある。
【０００４】そこで、従来では１回のバースト転送量を
制限し（例えば１６ワード程度）、１つのバスマスタが
長時間に亘ってバス回路を占有することなく、他のバス
マスタにバス回路の使用機会を与えるようにしている。
しかしながら、大量のデータを転送する必要があるシス
テムにおいては、バースト転送が細切れにされるため、
データ転送効率が落ちるという問題点がある。例えば、
映像や音声に係わるデータは比較的膨大な情報量を有し
ており、一度に大量のデータを転送する場合が多い。
制限し（例えば１６ワード程度）、１つのバスマスタが
長時間に亘ってバス回路を占有することなく、他のバス
マスタにバス回路の使用機会を与えるようにしている。
しかしながら、大量のデータを転送する必要があるシス
テムにおいては、バースト転送が細切れにされるため、
データ転送効率が落ちるという問題点がある。例えば、
映像や音声に係わるデータは比較的膨大な情報量を有し
ており、一度に大量のデータを転送する場合が多い。
【０００５】本発明は、上述する問題点に鑑みてなされ
たもので、優先して伝送すべきデータを伝送効率良く転
送することが可能なデータ転送システムの提供を目的と
している。
たもので、優先して伝送すべきデータを伝送効率良く転
送することが可能なデータ転送システムの提供を目的と
している。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１の手段として、モジュール間でデ
ータを伝送するバス回路に割込みアクセス信号線を設
け、該割込みアクセス信号線に割込みアクセス信号を供
給することにより進行中のデータ伝送に割込みをかけて
優先するデータを伝送するという手段を採用する。
に、本発明では、第１の手段として、モジュール間でデ
ータを伝送するバス回路に割込みアクセス信号線を設
け、該割込みアクセス信号線に割込みアクセス信号を供
給することにより進行中のデータ伝送に割込みをかけて
優先するデータを伝送するという手段を採用する。
【０００７】また、第２の手段として、モジュール間で
データを伝送するバス回路に複数の割込みアクセス信号
線を設け、該割込みアクセス信号線に割込みアクセス信
号を供給することにより進行中のデータ伝送に多重割込
みをかけて優先するデータを伝送するという手段を採用
する。
データを伝送するバス回路に複数の割込みアクセス信号
線を設け、該割込みアクセス信号線に割込みアクセス信
号を供給することにより進行中のデータ伝送に多重割込
みをかけて優先するデータを伝送するという手段を採用
する。
【０００８】
【発明の実施の形態】以下、図面を参照して、本発明に
係わるデータ転送システムの実施形態について説明す
る。
係わるデータ転送システムの実施形態について説明す
る。
【０００９】〔第１実施形態〕図１は、第１実施形態の
データ転送システムの機能構成を示すシステム構成図で
ある。この図に示すように、本バス回路Ａは、アドレス
・データ信号線１と割込みアクセス信号線２とから構成
されている。また、モジュールＭ1〜Ｍ3は、当該バス回
路Ａの使用単位であり、バス回路Ａにそれぞれ並列接続
されている。これらモジュールＭ1〜Ｍ3は、例えばバス
マスタであり、基本的な構成は同一である。
データ転送システムの機能構成を示すシステム構成図で
ある。この図に示すように、本バス回路Ａは、アドレス
・データ信号線１と割込みアクセス信号線２とから構成
されている。また、モジュールＭ1〜Ｍ3は、当該バス回
路Ａの使用単位であり、バス回路Ａにそれぞれ並列接続
されている。これらモジュールＭ1〜Ｍ3は、例えばバス
マスタであり、基本的な構成は同一である。
【００１０】したがって、以下ではモジュールＭ1を取
り上げ、その詳細構成を説明する。モジュールＭ1は、
モジュール本体回路３、バスインタフェース回路４、ア
ドレス・データ駆動バッファ５とから構成されている。
モジュール本体回路３は、バスインタフェース回路４に
伝送しようとするデータを出力する。また、モジュール
本体回路３には、バスインタフェース回路４を介して他
のモジュールＭ2，Ｍ3から送られてきたデータが入力さ
れるようになっている。
り上げ、その詳細構成を説明する。モジュールＭ1は、
モジュール本体回路３、バスインタフェース回路４、ア
ドレス・データ駆動バッファ５とから構成されている。
モジュール本体回路３は、バスインタフェース回路４に
伝送しようとするデータを出力する。また、モジュール
本体回路３には、バスインタフェース回路４を介して他
のモジュールＭ2，Ｍ3から送られてきたデータが入力さ
れるようになっている。
【００１１】バスインタフェース回路４は、バスシステ
ムのシーケンスに従って上記アドレス・データ信号線１
及び割込みアクセス信号線２へのアクセスを制御するも
のである。このバスインタフェース回路４は、割込みア
クセス信号線２については直接アクセスし、アドレス・
データ信号線１についてはアドレス・データ駆動バッフ
ァ５を介してアクセスするようになっている。アドレス
・データ駆動バッファ５は、アドレス・データ信号線１
を駆動するためのものである。
ムのシーケンスに従って上記アドレス・データ信号線１
及び割込みアクセス信号線２へのアクセスを制御するも
のである。このバスインタフェース回路４は、割込みア
クセス信号線２については直接アクセスし、アドレス・
データ信号線１についてはアドレス・データ駆動バッフ
ァ５を介してアクセスするようになっている。アドレス
・データ駆動バッファ５は、アドレス・データ信号線１
を駆動するためのものである。
【００１２】また、バス調停器６と上記バスインタフェ
ース回路４との間には、バスインタフェース回路４がバ
ス調停器６にバスアクセスを要求するアクセス要求信号
線７、バス調停器６がバスインタフェース回路４に要求
されたアクセスを許可するアクセス許可信号線８、バス
インタフェース回路４がバス調停器６に割込みアクセス
を要求する割込みアクセス要求信号線９、及びバス調停
器６がバスインタフェース回路４に割込み要求を許可す
る割込みアクセス許可信号線１０が設けられている。
ース回路４との間には、バスインタフェース回路４がバ
ス調停器６にバスアクセスを要求するアクセス要求信号
線７、バス調停器６がバスインタフェース回路４に要求
されたアクセスを許可するアクセス許可信号線８、バス
インタフェース回路４がバス調停器６に割込みアクセス
を要求する割込みアクセス要求信号線９、及びバス調停
器６がバスインタフェース回路４に割込み要求を許可す
る割込みアクセス許可信号線１０が設けられている。
【００１３】バス調停器６は、モジュールＭ1〜Ｍ3から
入力されるアクセス要求に対して、特定のモジュールに
偏らないようにアクセス許可信号を出力する。ただし、
バス回路Ａを使用する用途によっては、モジュールＭ1
〜Ｍ3間に許可優先順位を設けてもよい。
入力されるアクセス要求に対して、特定のモジュールに
偏らないようにアクセス許可信号を出力する。ただし、
バス回路Ａを使用する用途によっては、モジュールＭ1
〜Ｍ3間に許可優先順位を設けてもよい。
【００１４】次に、このように構成されたデータ転送シ
ステムＡの動作について説明する。図２は、この場合に
おけるバースト転送のタイミング図である。この図に示
すように、モジュールＭ1のバスインタフェース回路４
は、まずアクセス要求信号をアクセス要求信号線７に出
力し、バス調停器６に対してアドレス・データ信号線１
へのアクセスを要求する。
ステムＡの動作について説明する。図２は、この場合に
おけるバースト転送のタイミング図である。この図に示
すように、モジュールＭ1のバスインタフェース回路４
は、まずアクセス要求信号をアクセス要求信号線７に出
力し、バス調停器６に対してアドレス・データ信号線１
へのアクセスを要求する。
【００１５】バス調停器６は、例えばバス回路Ａが空き
状態となり、モジュールＭ1がバス回路Ａを使用しても
良い状況になると、アクセス許可信号をアクセス許可信
号線８に出力し、バスインタフェース回路４にモジュー
ルＭ1によるアドレス・データ信号線１へのアクセスを
許可する。このアクセス許可信号を受信すると、バスイ
ンタフェース回路４は、アドレス・データ駆動バッファ
５を介してアドレス・データ信号線１を駆動し、モジュ
ールＭ2にアドレスを指定してデータ１〜ｎのバースト
転送を行う。
状態となり、モジュールＭ1がバス回路Ａを使用しても
良い状況になると、アクセス許可信号をアクセス許可信
号線８に出力し、バスインタフェース回路４にモジュー
ルＭ1によるアドレス・データ信号線１へのアクセスを
許可する。このアクセス許可信号を受信すると、バスイ
ンタフェース回路４は、アドレス・データ駆動バッファ
５を介してアドレス・データ信号線１を駆動し、モジュ
ールＭ2にアドレスを指定してデータ１〜ｎのバースト
転送を行う。
【００１６】続いて、このようにしてモジュールＭ1が
モジュールＭ2にバースト転送を行っている最中に、モ
ジュールＭ3がモジュールＭ4に対してアクセスを行う場
合の伝送タイミングを図３に示す。なお、モジュールＭ
1がモジュールＭ2に対してバースト転送を開始するまで
の手順は、上記図２と同様である。
モジュールＭ2にバースト転送を行っている最中に、モ
ジュールＭ3がモジュールＭ4に対してアクセスを行う場
合の伝送タイミングを図３に示す。なお、モジュールＭ
1がモジュールＭ2に対してバースト転送を開始するまで
の手順は、上記図２と同様である。
【００１７】この場合に、モジュールＭ3は、まず割込
みアクセス要求信号を割込みアクセス要求信号線９出力
し、バス調停器６に対して割込みアクセス信号線２への
アクセスを要求する。バス調停器６は、他のモジュール
Ｍ1，Ｍ2，Ｍ4による割込みアクセスが実行されてなけ
れば、割込みアクセス許可信号を割込みアクセス許可信
号線１０に出力し、モジュールＭ3に対して割込みアク
セス信号線２へのアクセスを許可する。
みアクセス要求信号を割込みアクセス要求信号線９出力
し、バス調停器６に対して割込みアクセス信号線２への
アクセスを要求する。バス調停器６は、他のモジュール
Ｍ1，Ｍ2，Ｍ4による割込みアクセスが実行されてなけ
れば、割込みアクセス許可信号を割込みアクセス許可信
号線１０に出力し、モジュールＭ3に対して割込みアク
セス信号線２へのアクセスを許可する。
【００１８】この割込みアクセス許可信号を受信する
と、モジュールＭ3は、割込みアクセス信号を割込みア
クセス信号線２に出力し、当該割込みアクセス信号線２
をアクティブ状態とする。この結果、モジュールＭ1
は、割込みアクセス信号線２がアクティブ状態に移行し
たことを検知すると、上述したモジュールＭ2へのバー
スト転送をデータ２までとして中断し、アドレス・デー
タ信号線１を開放する。
と、モジュールＭ3は、割込みアクセス信号を割込みア
クセス信号線２に出力し、当該割込みアクセス信号線２
をアクティブ状態とする。この結果、モジュールＭ1
は、割込みアクセス信号線２がアクティブ状態に移行し
たことを検知すると、上述したモジュールＭ2へのバー
スト転送をデータ２までとして中断し、アドレス・デー
タ信号線１を開放する。
【００１９】一方、モジュールＭ3は、このようにして
開放されたアドレス・データ信号線１を駆動することに
より、モジュールＭ4に対してアドレスを指定してデー
タ１のバースト転送を行う。そして、このモジュールＭ
4へのバースト転送が完了すると、アドレス・データ信
号線１を開放するとともに、割込みアクセス信号の出力
を停止して割込みアクセス信号線２を非アクティブ状態
とする。この結果、モジュールＭ1は、割込みアクセス
信号線２が非アクティブ状態に移行したことを検知する
と、中断していたモジュールＭ2へのデータ３〜ｎのバ
ースト転送を再開する。
開放されたアドレス・データ信号線１を駆動することに
より、モジュールＭ4に対してアドレスを指定してデー
タ１のバースト転送を行う。そして、このモジュールＭ
4へのバースト転送が完了すると、アドレス・データ信
号線１を開放するとともに、割込みアクセス信号の出力
を停止して割込みアクセス信号線２を非アクティブ状態
とする。この結果、モジュールＭ1は、割込みアクセス
信号線２が非アクティブ状態に移行したことを検知する
と、中断していたモジュールＭ2へのデータ３〜ｎのバ
ースト転送を再開する。
【００２０】このように本実施形態によれば、割込みア
クセス信号を割込みアクセス信号線２に供給することに
より、該割込みアクセス信号線２がアクティブ状態とな
り、進行中のモジュールＭ1からモジュールＭ2へのバー
スト転送に対して、モジュールＭ3からモジュールＭ4へ
のバースト転送が優先して行われる。そして、モジュー
ルＭ3からモジュールＭ4へのバースト転送が完了する
と、割込みアクセス信号線２が非アクティブ状態とされ
て、モジュールＭ1からモジュールＭ2へのバースト転送
が再開される。
クセス信号を割込みアクセス信号線２に供給することに
より、該割込みアクセス信号線２がアクティブ状態とな
り、進行中のモジュールＭ1からモジュールＭ2へのバー
スト転送に対して、モジュールＭ3からモジュールＭ4へ
のバースト転送が優先して行われる。そして、モジュー
ルＭ3からモジュールＭ4へのバースト転送が完了する
と、割込みアクセス信号線２が非アクティブ状態とされ
て、モジュールＭ1からモジュールＭ2へのバースト転送
が再開される。
【００２１】したがって、モジュールＭ1が長期間に渡
ってバースト転送を行っている状態においても、他のモ
ジュールＭ3は、モジュールＭ1による長期間のバースト
転送が終了するのを待つことなしに、迅速なバースト転
送を行うことができ、かつモジュールＭ1によるバース
ト転送の中断によるペナルティも最小限とすることがで
きる。
ってバースト転送を行っている状態においても、他のモ
ジュールＭ3は、モジュールＭ1による長期間のバースト
転送が終了するのを待つことなしに、迅速なバースト転
送を行うことができ、かつモジュールＭ1によるバース
ト転送の中断によるペナルティも最小限とすることがで
きる。
【００２２】〔第２実施形態〕次に、本発明の第２実施
形態について、図４に示すシステム構成図を参照して説
明する。本実施形態は、バス回路Ａ’に２本の割込みア
クセス信号線２Ａ，２Ｂを設け、独立して設けられたア
クセス信号線２Ａ，２Ｂにアクセスすることにより割込
みによるバースト転送を行うものである。なお、この他
の構成は、上記第１実施形態と同様であり、ここでの説
明を省略する。
形態について、図４に示すシステム構成図を参照して説
明する。本実施形態は、バス回路Ａ’に２本の割込みア
クセス信号線２Ａ，２Ｂを設け、独立して設けられたア
クセス信号線２Ａ，２Ｂにアクセスすることにより割込
みによるバースト転送を行うものである。なお、この他
の構成は、上記第１実施形態と同様であり、ここでの説
明を省略する。
【００２３】本実施形態では、２本の割込みアクセス信
号線２Ａ，２Ｂを備えることにより、二重に割込みアク
セスを行うことができる。すなわち、モジュールＭ1が
モジュールＭ2に対してバースト転送を行っている最中
に、モジュールＭ3はアクセス信号線２Ａに割込みアク
セス信号を送出してモジュールＭ4に対して割込みによ
るバースト転送を行い、さらにその最中にモジュールＭ
5がアクセス信号線２Ｂに割込みアクセス信号を送出す
ることによりバースト転送を行うことができる。したが
って、割込みによるモジュールＭ3のバースト転送より
も、モジュールＭ5によるバースト転送をさらに優先し
て行うことができる。
号線２Ａ，２Ｂを備えることにより、二重に割込みアク
セスを行うことができる。すなわち、モジュールＭ1が
モジュールＭ2に対してバースト転送を行っている最中
に、モジュールＭ3はアクセス信号線２Ａに割込みアク
セス信号を送出してモジュールＭ4に対して割込みによ
るバースト転送を行い、さらにその最中にモジュールＭ
5がアクセス信号線２Ｂに割込みアクセス信号を送出す
ることによりバースト転送を行うことができる。したが
って、割込みによるモジュールＭ3のバースト転送より
も、モジュールＭ5によるバースト転送をさらに優先し
て行うことができる。
【００２４】なお、割込みアクセス信号線をさらに追加
しても良く、割込みアクセス信号線の本数に応じて多重
に割込みによるバースト転送を行うことが可能となる。
さらに、上記各実施形態では、アドレス・データ信号線
１をアドレスの送信とデータの転送とに共有している場
合について説明したが、本発明は、独立したアドレス線
とデータ線とを有するデータ転送システムにもに適用す
ることが可能である。
しても良く、割込みアクセス信号線の本数に応じて多重
に割込みによるバースト転送を行うことが可能となる。
さらに、上記各実施形態では、アドレス・データ信号線
１をアドレスの送信とデータの転送とに共有している場
合について説明したが、本発明は、独立したアドレス線
とデータ線とを有するデータ転送システムにもに適用す
ることが可能である。
【００２５】
【発明の効果】以上説明したように、本発明に係わるデ
ータ転送システムは、以下のような効果を奏する。 （１）モジュール間でデータを伝送するバス回路に割込
みアクセス信号線を設け、該割込みアクセス信号線に割
込みアクセス信号を供給することにより進行中のデータ
伝送に割込みをかけて優先するデータを伝送するので、
優先して伝送すべきデータを割込みによって伝送効率良
く伝送することができる。また、割込みが解除された場
合には、割込みによって中断されたデータ伝送が速やか
に復帰するので、データ伝送の中断による障害を最小限
に抑えることができる。
ータ転送システムは、以下のような効果を奏する。 （１）モジュール間でデータを伝送するバス回路に割込
みアクセス信号線を設け、該割込みアクセス信号線に割
込みアクセス信号を供給することにより進行中のデータ
伝送に割込みをかけて優先するデータを伝送するので、
優先して伝送すべきデータを割込みによって伝送効率良
く伝送することができる。また、割込みが解除された場
合には、割込みによって中断されたデータ伝送が速やか
に復帰するので、データ伝送の中断による障害を最小限
に抑えることができる。
【００２６】（２）また、モジュール間でデータを伝送
するバス回路に複数の割込みアクセス信号線を設け、該
割込みアクセス信号線に割込みアクセス信号を供給する
ことにより進行中のデータ伝送に多重割込みをかけて優
先するデータを伝送するので、割込みによるデータ伝送
に対して、さらに優先すべきデータを多重的に割込みを
かけて伝送することができる。
するバス回路に複数の割込みアクセス信号線を設け、該
割込みアクセス信号線に割込みアクセス信号を供給する
ことにより進行中のデータ伝送に多重割込みをかけて優
先するデータを伝送するので、割込みによるデータ伝送
に対して、さらに優先すべきデータを多重的に割込みを
かけて伝送することができる。
【図１】 本発明の第１実施形態の機能構成を示すシス
テム構成図である。
テム構成図である。
【図２】 本発明の第１実施形態の動作を説明するため
の第１のタイミングチャートである。
の第１のタイミングチャートである。
【図３】 本発明の第１実施形態の動作を説明するため
の第２のタイミングチャートである。
の第２のタイミングチャートである。
【図４】 本発明の第２実施形態の機能構成を示すシス
テム構成図である。
テム構成図である。
１……アドレス・データ信号線 ２，２Ａ，２Ｂ……割込みアクセス信号線 ３……モジュール本体回路 ４……バスインタフェース回路 ５……アドレス・データ駆動バッファ ６……バス調停器 ７……アクセス要求信号線 ８……アクセス許可信号線 ９……割込みアクセス要求信号線 １０……割込みアクセス許可信号線 Ａ，Ａ’……バス回路 Ｍ1〜Ｍ5……モジュール
Claims (2)
- 【請求項１】 モジュール（Ｍ1〜Ｍ4）間でデータを伝
送するバス回路（Ａ）に割込みアクセス信号線（２）を
設け、該割込みアクセス信号線に割込みアクセス信号を
供給することにより進行中のデータ伝送に割込みをかけ
て優先するデータを伝送することを特徴とするデータ転
送システム。 - 【請求項２】 モジュール（Ｍ1〜Ｍ5）間でデータを伝
送するバス回路（Ａ’）に複数の割込みアクセス信号線
（２Ａ，２Ｂ）を設け、該割込みアクセス信号線に割込
みアクセス信号を供給することにより進行中のデータ伝
送に多重割込みをかけて優先するデータを伝送すること
を特徴とするデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10302999A JP2000132500A (ja) | 1998-10-23 | 1998-10-23 | データ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10302999A JP2000132500A (ja) | 1998-10-23 | 1998-10-23 | データ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000132500A true JP2000132500A (ja) | 2000-05-12 |
Family
ID=17915729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10302999A Pending JP2000132500A (ja) | 1998-10-23 | 1998-10-23 | データ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000132500A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055941A (ja) * | 2000-07-17 | 2002-02-20 | Arm Ltd | データ処理装置 |
-
1998
- 1998-10-23 JP JP10302999A patent/JP2000132500A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055941A (ja) * | 2000-07-17 | 2002-02-20 | Arm Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301279A (en) | Apparatus for conditioning priority arbitration | |
| US5574868A (en) | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system | |
| JPH02310664A (ja) | 共有メモリを用いた通信方式 | |
| US6721836B2 (en) | Bus system having an address/control bus and a data bus, and a data transfer method thereof | |
| US7581049B2 (en) | Bus controller | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| US7020733B2 (en) | Data bus system and method for performing cross-access between buses | |
| JPH10143466A (ja) | バス通信システム | |
| US20080195782A1 (en) | Bus system and control method thereof | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2000132500A (ja) | データ転送システム | |
| JP3275489B2 (ja) | 情報処理装置 | |
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JP2008165463A (ja) | バス制御装置 | |
| JPH11184827A (ja) | マスタスレーブ装置 | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| KR100328630B1 (ko) | 선버스와 브이엠버스의 데이타 전송방법 및 전송채널장치 | |
| JPH0351943A (ja) | 高速バスと低速バスのバスライン共用化方式 | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| KR960015587B1 (ko) | 시스템 제어기 모듈에서의 dma 제어기 및 그 제어방법 | |
| JP3460640B2 (ja) | バス変換装置 | |
| JPH1055341A (ja) | バスインタフェース制御方式 | |
| JP2666782B2 (ja) | 多重バス制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020813 |