JP2666782B2 - 多重バス制御システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵに接続されたバ
ス制御手段が複数の各バスコンバータを介して複数の各
バスに接続された多重バス制御システムに関し、特に各
バスに発行されたリードリクエストのレスポンスデータ
を効率よく受信することができる多重バス制御システム
に関する。

【０００２】

【従来の技術】従来、ＣＰＵが複数のバスコンバータを
介して複数のバスに接続されている構成のバス制御シス
テムでは、ＣＰＵからのリードリクエストは１つしか発
行されず、連続して複数のリードリクエストが発行され
る構成とはなっていなかった。つまり、ＣＰＵからのリ
クエストはバスコンバータのどちらか一方に対してのみ
発行されるのが一般的であった。

【０００３】ところが、技術革新に伴い、最近のＣＰＵ
においては、連続して複数のリードリクエストを発行す
ることができるようになってきている。このような場合
には、ＣＰＵから複数のバスコンバータに対してリード
リクエストを連続して発行することが可能である。

【０００４】しかしながら、従来のバス制御システムで
は、複数のバスコンバータに発行されたリードリクエス
トに対するデータレスポンスを受信する場合に、リクエ
ストの発行順序の追い越して（無視して）データレスポ
ンスを受信制御することを考慮していない。すなわち、
バスコンバータにリクエストを発行した順にデータレス
ポンスを受信する構成となっていた。そのため、あるバ
スコンバータでレスポンスデータを先に格納したにもか
かわらず、そのバスコンバータのリクエストの発行順序
の優先度が低い場合には、他の優先度の高いバスコンバ
ータからのデータレスポンスの送信が終了するまでレス
ポンスデータの送信待ちになることがある。

【０００５】

【発明が解決しようとする課題】すなわち、従来の多重
バス制御システムでは、１つのリクエスタから複数のリ
ードリクエストが発行された場合に、それらのデータレ
スポンスを受信する順序が各バスコンバータに発行され
た順序に限定されてしまうため、先にデータが戻ってき
たバスコンバータの優先度の方が、他方の優先度よりも
低ければレスポンスデータの送信待ちの状態になる。す
なわち、他方のデータレスポンスが終わった後、データ
をリクエスタに送信するように制御されているので、効
率よくレスポンスデータを送信できないという問題があ
った。

【０００６】本発明は、上記従来の欠点を解決するため
なされたもので、各バスコンバータからのデータレスポ
ンスの受付順を固定せず、極力レスポンス待ちにならな
いように効率よくリクエスト側が受信できる多重バス制
御システムを提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成する本発
明は、ＣＰＵに接続されたバス制御手段が複数の各バス
コンバータを介して複数の各バスに接続され、ＣＰＵが
バス制御手段に連続して異なるバスに対するリードリク
エストを発行可能な多重バス制御システムにおいて、前
記バス制御手段は、前記各バスコンバータからバスへリ
クエストが発行されたことを示すリクエスト発行信号を
前記バスコンバータより受信し、該リクエスト発行信号
の受信順を記憶する記憶手段と、該記憶手段に記憶され
たリクエスト発行信号の受信順に従って、前記各バスコ
ンバータに対してレスポンス発行の許可を与える発行許
可手段とを具備し、前記各バスコンバータは、前記バス
制御手段から受信したリクエストをバスに対して発行し
た際に、前記バス制御手段にリクエスト発行信号を送信
する送信手段とを具備する構成としている。

【０００８】好ましい態様では、上記システムにおい
て、前記各バスコンバータは、前記バス制御手段からレ
スポンス発行の許可が与えられたとき、バスから受けた
リクエストデータを前記バス制御手段に受け渡す手段を
備える構成としている。

【０００９】好ましい態様では、上記システムにおい
て、前記各バスコンバータは、バスからレスポンスデー
タを当該バスコンバーター内に格納した際に、レスポン
スデータを格納したこと示すデータ格納信号をバス制御
手段に通知する手段をさらに具備し、前記バス制御手段
は、前記データ格納信号を受信して、レスポンスデータ
格納が完了しているバスコンバータを記憶する第２の記
憶手段を具備し、リクエスト発行信号とデータ格納信号
の受信結果に応じた所定のバスコンバータにレスポンス
発行の許可を与える構成としている。

【００１０】好ましい態様では、上記システムにおい
て、前記バス制御手段は、リクエスト発行信号の発行順
にかかわらず、前記第２の記憶手段に記憶されたデータ
格納信号の受付順を優先させて、前記所定のバスコンバ
ータにレスポンス発行の許可を与える構成としている。

【００１１】

【作用】本発明では、それぞれのバスコンバータに連続
してリードリクエストが発行されたときに、データレス
ポンスの受付け順を、バス制御手段がバスコンバータへ
リクエストを発行した順ではなく、バスコンバータがバ
スにリクエストを発行した順としている。すなわち、一
方のバスコンバータが先にバス制御手段からリードリク
エストを受けたがバスが使用中でリクエストをバスに発
行できずに待っていたため、他方のバスコンバータの方
が先にリクエストをバスに発行でき、他方のバスコンバ
ータの方がバスから先にデータレスポンスを受けた場合
であっても、他方のバスコンバータの方が先にバス制御
手段にデータレスポンスを受け渡すことができるからで
ある。

【００１２】

【実施例】次に、本発明の実施例を図面を参照して説明
する。

【００１３】図１は本発明の第１の実施例に係る多重バ
ス制御システムの構成を示すブロック図である。

【００１４】同図に示す多重バス制御システムは、２本
のバス１、２を有する。各バス１、２には、ＣＰＵ１０
０の他に、主記憶装置１１０や入出力装置１１１等が接
続されている。ＣＰＵ１００は、バス制御手段１０１及
びバスコンバータ１０４−１を介してバス１に接続さ
れ、またバス制御手段１０１及びバスコンバータ１０４
−２を介してバス２に接続されている。

【００１５】ＣＰＵ１００は、バス１、２を介して主記
憶装置１１０や入出力装置１１１等に複数のリードリク
エストを発行することができる。

【００１６】バス制御手段１０１は、リクエスト発行信
号受信順記憶手段１０２とレスポンス発行許可手段１０
３を含んでいる。バス制御手段１０１は、ＣＰＵ１００
からのリクエストアドレスを参照することで、どちらの
バスコンバータ１０４−１、１０４−２にリクエストを
発行するかを判断して、ＣＰＵ１００とバスコンバータ
１０４−１、１０４−２間のデータ転送制御を行ってい
る。

【００１７】ここで、リクエスト発行信号受信順記憶手
段１０２は、各バスコンバータ１０４−１、１０４−２
が送信してくるリクエスト発行信号を受信して、どちら
のバスコンバータ１０４−１、１０４−２からリクエス
ト発行信号が送信されたかを記憶している。レスポンス
発行許可手段１０３は、バスコンバータ１０４−１、１
０４−２から発行されたリードリクエスト発行信号に対
し、バスコンバータ１０４−１、１０４−２にレスポン
ス許可信号を発行する。

【００１８】レスポンス許可信号は、バスコンバータ１
０４−１、１０４−２がバス制御手段１０１に対してレ
スポンスデータを送信することを許可する信号である。
このレスポンス許可信号は、リクエスト発行信号受信記
憶手段１０２にあるリクエスト発行信号の受信順に従っ
て各バスコンバータ１０４−１、１０４−２に送信され
る。すなわち、バスコンバータ１０４−１、バスコンバ
ータ１０４−２の順にリクエスト発行信号が受信されれ
ば、バスコンバータ１０４−１、バスコンバータ１０４
−２の順にレスポンス許可信号が送信され、バスコンバ
ータ１０４−２、バスコンバータ１０４−１の順にリク
エスト発行信号が受信されれば、バスコンバータ１０４
−２、バスコンバータ１０４−１の順にレスポンス許可
信号が送信される。

【００１９】バスコンバータ１０４−１、１０４−２
は、リクエスト発行信号送信手段１０５−１、１０５−
２を含んでいる。バスコンバータ１０４−１、１０４−
２は、バス制御手段１０１からのリクエストをバス１、
２を介して主記憶装置１１０や入出力装置１１１等に発
行し、バス制御手段１０１からレスポンス許可信号を受
信した場合にバス１、２から受け取ったレスポンスデー
タをバス制御手段１０１に転送する。リクエスト発行信
号送信手段１０５−１、１０５−２は、バスコンバータ
１０４−１、１０４−２がバス制御手段１０１からのリ
クエストをバス１、２上に発行することができた場合
に、その旨をリクエスト発行信号としてバス制御手段１
０１に通知する。

【００２０】次に、このように構成された多重バス制御
システムの動作を説明する。まず、ＣＰＵ１００からバ
ス制御手段１０１にリードリクエストが発行される。バ
ス制御手段１０１は、そのリクエストのアドレスを見て
どちらのバスにリクエストを出すべきか判断し、例えば
バス１側のアドレスであったとすると、バスコンバータ
１０４−１にリクエストを発行する。

【００２１】バスコンバータ１０４−１は、バス１の使
用権を獲得して、リクエストをバス上に発行する。これ
と同時に、バスコンバータ１０４−１内のリクエスト発
行信号送信手段１０５−１が、バス制御手段１０１へリ
クエスト発行信号を送信してリクエストがバス１上に出
たことを通知する。

【００２２】そして、バス１上にのせられたリクエスト
は、記憶装置１１０または入出力装置１１１に取り込ま
れて、それぞれの応答時間でレスポンスデータをバス１
上に返してくるので、バスコンバータ１０４−１は、そ
れらのレスポンスデータを格納する。

【００２３】このとき既にレスポンス発行許可手段１０
３がリクエスト発行信号受信順記憶手段１０２を参照し
てレスポンス許可信号をバスコンバータ１０４−１に送
信しているので、バスコンバータ１０４−１は、バス制
御手段１０１にデータを転送することになる。

【００２４】その後、バス制御手段１０１がＣＰＵ１０
０にデータを転送して一連の処理が終了する。

【００２５】次に、ＣＰＵ１００が、バス制御手段１０
１に連続してリードリクエストを発行し、それぞれのリ
クエストアドレスが、バス１側のアドレス、バス２側の
アドレスであった場合の動作を説明する。

【００２６】この場合、各リードリクエストは、バス制
御手段１０１からそれぞれのバスコンバータ１０４−
１、１０４−２に順次発行される。

【００２７】そして、各バスコンバータ１０４１０４−
１、１０４−２は、各々でバス１、２の使用権を獲得し
て、バス１、２上にリクエストを発行し、それと同時に
それぞれリクエスト発行信号をバス制御手段１０１に送
信する。

【００２８】このとき、バス制御手段１０１では、リク
エスト発行信号を受信した順番をリクエスト発行信号受
信順記憶手段１０２において記憶している。レスポンス
発行許可手段１０３は、リクエスト発行信号受信順記憶
手段１０２内のリクエスト発行信号の受信順を参照し
て、どちらのバスコンバータ１０４−１、１０４−２か
らのリクエスト発行信号を先に受信したかを確認してレ
スポンス許可信号をバスコンバータ１０４−１または１
０４−２に送信する。例えばバスコンバータ１０４−１
から先にリクエスト発行信号を受信したのであればバス
コンバータ１０４−１にレスポンス許可信号を送信す
る。

【００２９】レスポンス許可信号を受信したバスコンバ
ータ１０４−１は、バス１からレスポンスデータを格納
すると、格納したレスポンスデータをバス制御手段１０
１に転送する。

【００３０】転送が終了すると、リクエスト発行信号受
信順記憶手段１０２は、リクエスト発行信号の受信順か
らバスコンバータ１０４−１を外す。これによって、レ
スポンス発行許可手段１０３は、次にバスコンバータ１
０４−２にレスポンス許可信号を送信する。

【００３１】バスコンバータ１０４−２は、バス２から
レスポンスデータを格納すると、格納したレスポンスデ
ータをバス制御手段１０１に転送する。

【００３２】そして、転送が終了すると、この時点でリ
クエスト発行信号順記憶手段１０２の内容は、保留中の
リクエストがなくなったことを示すこととなる。これに
よって、レスポンス発行許可手段１０３は、レスポンス
許可信号をどちらにも送信しなくなる。以上に示す様な
手順でリクエストは、処理される。

【００３３】このように本実施例の多重バス制御システ
ムでは、それぞれのバスコンバータ１０４−１、１０４
−２に連続してリードリクエストが発行されたときに、
データレスポンスの受付け順を、バス制御手段１０１が
バスコンバータ１０４−１、１０４−２へリクエストを
発行した順ではなく、バスコンバータ１０４−１、１０
４−２がバス１、２にリクエストを発行した順としたの
で、効率よいデータ転送を行うことが可能となる。

【００３４】すなわち、例えばバスコンバータ１０４−
１が先にバス制御手段１０１からリードリクエストを受
けたがバス１が使用中でリクエストをバス１に発行する
ことができず待ち状態となっていたため、バスコンバー
タ１０４−２の方が先にリクエストをバス２に発行で
き、バスコンバータ１０４−２の方がバス２から先にデ
ータレスポンスを受けた場合であっても、バスコンバー
タ１０４−２の方が先にバス制御手段１０１にデータレ
スポンスを受け渡すことができるからである。

【００３５】図２は本発明の第２の実施例に係る多重バ
ス制御システムの構成を示すブロック図である。図２に
おいて、符号１００〜１０５及び、１１０、１１１の要
素については、第１の実施例で説明したものとほぼ同じ
で、バス制御手段１０１に新たにデータ格納順記憶手段
１０６が含まれ、バスコンバータ１０４には新たにデー
タ格納信号送信手段１０７が含まれている点が図１に示
した多重バス制御システムと異なる。

【００３６】データ格納順記憶手段１０６は、各バスコ
ンバータ１０４−１、１０４−２が送信してくるデータ
格納信号を受信して、どのバスコンバータ１０４−１、
１０４−２がレスポンスデータを格納中かを記憶してい
る。

【００３７】データ格納信号送信手段１０７は、バス
１、２からのレスポンスデータをバスコンバータ１０４
−１、１０４−２が格納した場合に、その旨をデータ格
納信号としてバス制御手段１０１に通知する。

【００３８】次に、このように構成された多重バス制御
システムの動作を説明する。

【００３９】上述した実施例と同様にＣＰＵ１００がバ
ス制御手段１０１に連続してリードリクエストを発行
し、それぞれのリクエストアドレスが、バス１側のアド
レス、バス２側のアドレスであった場合、各リクエスト
は、それぞれのバスコンバータ１０４−１、１０４−２
に順次発行される。

【００４０】そして、各バスコンバータ１０４−１、１
０４−２は、各々バス１、２の使用権を獲得して、バス
１、２上にリクエストを発行し、それと同時にバス制御
手段１０１にリクエスト発行信号を送信する。

【００４１】このとき、リクエスト発行信号受信順記憶
手段１０２は、バス制御手段１０１においてリクエスト
発行信号を受信した順番を記憶している。レスポンス発
行許可手段１０３は、リクエスト発行信号受信順記憶手
段１０２のリクエスト発行信号の受信順を参照して、ど
ちらのバスコンバータ１０４−１、１０４−２からリク
エスト発行信号を先に受信したかを確認し、先に受信し
たバスコンバータ１０４−１、１０４−２にレスポンス
許可信号を送信する。

【００４２】ここで、バス１、２へのリクエストは、バ
スコンバータ１０４−２の方がバスコンバータ１０４−
１より後にバス２上に発行したが、データレスポンス
は、バスコンバータ１０４−２の方がバスコンバータ１
０４−１より先にバス２から返送された場合を想定す
る。

【００４３】上述した第１の実施例のシステム構成で
は、バスコンバータ１０４−２は、レスポンス許可信号
を受信していないので、このままではバス制御手段１０
１にデータレスポンスを転送できず、レスポンス待ち状
態になる。これに対して、第２の実施例のシステム構成
では、以下のように動作する。

【００４４】すなわち、バスコンバータ１０４−２内の
データ格納信号送信手段１０７−２が、バスコンバータ
１０４−２にレスポンスデータを格納した時点でデータ
格納信号をバス制御手段１０１に送信することにより、
データ格納順記憶手段１０６に対しバスコンバータ１０
４−２内にレスポンスデータが格納されている情報を記
憶させる。

【００４５】その情報を参照したレスポンス発行許可手
段１０３は、リクエスト発行信号の受付順が遅くてもデ
ータを格納しているバスコンバータ１０４−２の優先度
を上げて、バスコンバータ１０４−１へのレスポンス許
可信号の送信を中断して、バスコンバータ１０４−２に
送信を切り替える。

【００４６】レスポンス許可信号を受信したバスコンバ
ータ１０４−２は、格納されているレスポンスデータを
バス制御手段１０１に転送する。

【００４７】転送が終了すると、リクエスト発行信号受
信順記憶手段１０２は、リクエスト発行信号の受信順か
らバスコンバータ１０４−２を外す。これにより、レス
ポンス発行許可手段１０３は、バスコンバータ１０４−
１にレスポンス許可信号を送信する。

【００４８】バスコンバータ１０４−１は、バスからの
レスポンスデータが送られてくると、そのレスポンスデ
ータをバス制御手段１０１に転送する。

【００４９】そして、転送が終了した時点で、リクエス
ト発行信号受信順記憶手段１０２の内容は、保留中のリ
クエストがなくなったことを示している。これにより、
レスポンス発行許可手段１０３は、レスポンス許可信号
をどちらのバスコンバータにも送信しなくなる。

【００５０】また、データ格納信号をバス制御手段１０
１が、各バスコンバータ１０４−１、１０４−２から同
時に受信した場合、バス制御手段１０１は、リクエスト
発行信号を受信した順にレスポンス許可信号を送信す
る。以上に示す様な手順でリクエストは、処理される。

【００５１】なお、本発明は上述した実施例に限定され
ない。例えば上述した実施例では、いずれもバスが２本
であったが、バスが３本以上であっても本発明を適用す
ることができる。この場合、本発明に係る構成を有する
バスコンバータがバスの本数分必要である。

【００５２】また、上述した実施例では、バスに接続さ
れる周辺機器として主記憶装置や入力装置を示したが、
他の周辺機器がバスに接続された場合であっても勿論本
発明を適用することができる。

【００５３】

【発明の効果】以上説明したように請求項１及び３記載
の本発明では、それぞれのバスコンバータに連続してリ
ードリクエストが発行されたときに、データレスポンス
の受付け順を、バス制御手段がバスコンバータへのリク
エストを発行した順ではなく、バスコンバータがバスに
リクエストを発行した順とし、バスが使用中でリクエス
トをバスに発行できずに待っているバスコンバータのデ
ータレスポンス受付優先度を低くすることで、効率よい
データ転送を行うことができる。

【００５４】また、請求項２記載の本発明では、それぞ
れのバスコンバータに連続してリードリクエストが発行
されたときに、データレスポンスの受付順を、バス制御
手段がバスコンバータへのリクエストを発行した順では
なく、バスコンバータがバスにリクエストを発行した順
を前提として、さらにバスコンバータにレスポンスデー
タを先に格納した側を優先することで、バスが使用中で
リクエストをバスに発行できずに待っているバスコンバ
ータのデータレスポンス受付優先度を低くし、次に優先
度の低いバスコンバータでも先にレスポンスデータを格
納した場合に優先度を逆転させることで、効率よいデー
タ転送を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る多重バス制御シス
テムの構成を示すブロック図である。

【図２】本発明の第２の実施例に係る多重バス制御シス
テムの構成を示すブロック図である。

【符号の説明】

１００ ＣＰＵ １０１ バス制御手段 １０２ リクエスト発行信号受信順記憶手段 １０３ レスポンス発行許可手段 １０４−１、１０４−２ バスコンバータ １０５−１、１０５−２ リクエスト発行信号送信手
段 １１０ 主記憶装置 １１１ 入出力装置

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ＣＰＵに接続されたバス制御手段が複数
   の各バスコンバータを介して複数の各バスに接続され、
   ＣＰＵがバス制御手段に連続して異なるバスに対するリ
   ードリクエストを発行可能な多重バス制御システムにお
   いて、 前記バス制御手段は、前記各バスコンバータからバスへ
   リクエストが発行されたことを示すリクエスト発行信号
   を前記バスコンバータより受信し、該リクエスト発行信
   号の受信順を記憶する記憶手段と、該記憶手段に記憶さ
   れたリクエスト発行信号の受信順に従って、前記各バス
   コンバータに対してレスポンス発行の許可を与える発行
   許可手段とを具備し、 前記各バスコンバータは、前記バス制御手段から受信し
   たリクエストをバスに対して発行した際に、前記バス制
   御手段にリクエスト発行信号を送信する送信手段とを具
   備することを特徴とする多重バス制御システム。
2. 【請求項２】 前記各バスコンバータは、前記バス制御
   手段からレスポンス発行の許可が与えられたとき、バス
   から受けたリクエストデータを前記バス制御手段に受け
   渡す手段を備えることを特徴とする請求項１に記載の多
   重バス制御システム。
3. 【請求項３】 前記各バスコンバータは、バスからレス
   ポンスデータを当該バスコンバーター内に格納した際
   に、レスポンスデータを格納したこと示すデータ格納信
   号をバス制御手段に通知する手段をさらに具備し、 前記バス制御手段は、前記データ格納信号を受信して、
   レスポンスデータ格納が完了しているバスコンバータを
   記憶する第２の記憶手段を具備し、リクエスト発行信号
   とデータ格納信号の受信結果に応じた所定のバスコンバ
   ータにレスポンス発行の許可を与えることを特徴とする
   請求項１または２に記載の多重バス制御システム。
4. 【請求項４】 前記バス制御手段は、リクエスト発行信
   号の発行順にかかわらず、前記第２の記憶手段に記憶さ
   れたデータ格納信号の受付順を優先させて、前記所定の
   バスコンバータにレスポンス発行の許可を与えることを
   特徴とする請求項３に記載の多重バス制御システム。