JPS58202643A - 通信バスル−ト制御方式 - Google Patents
通信バスル−ト制御方式Info
- Publication number
- JPS58202643A JPS58202643A JP57066873A JP6687382A JPS58202643A JP S58202643 A JPS58202643 A JP S58202643A JP 57066873 A JP57066873 A JP 57066873A JP 6687382 A JP6687382 A JP 6687382A JP S58202643 A JPS58202643 A JP S58202643A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- communication bus
- bus
- processor
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Exchange Systems With Centralized Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｔ 発明の技術分野
本発明は通信バスルート制御方式、特に現用および予備
の何れかで動作する複数の処理装置と、該缶処理装置相
互間のデータ転送に用いられる二重化された通信バスと
、前記各処理装置を前記二重化された通信バスの何れに
も接続可能な前記各処理装置毎に設けられた通信制御装
置と、前記各通信制御装置の前記通信バスの使用を制御
する前記通信バス毎に設けられた通信バス制御装置とを
具備するデータ転送バスシステムにおける通信バスルー
ト制御方式に関す。
の何れかで動作する複数の処理装置と、該缶処理装置相
互間のデータ転送に用いられる二重化された通信バスと
、前記各処理装置を前記二重化された通信バスの何れに
も接続可能な前記各処理装置毎に設けられた通信制御装
置と、前記各通信制御装置の前記通信バスの使用を制御
する前記通信バス毎に設けられた通信バス制御装置とを
具備するデータ転送バスシステムにおける通信バスルー
ト制御方式に関す。
ｌｂｌ 技術の背景
第１図は本発明の対象となる電子交換機におけるデータ
転送バスシステムの一例を示す図である。
転送バスシステムの一例を示す図である。
第１図において、当該電子交換機に加わる呼を分担して
処理するｎ個の呼処理プロセッサＣＰＲと、総ての呼処
理プロセッサＣＰＲを総合的に管理する管理プロセッサ
ＭＰＲとが、二重化された通信バスＣＢＵＳＯおよびＣ
ＢＵＳＩにより相互に通信可能とされている。各呼処理
プロセッサＣＰＲおよび管理プロセッサＭＰＲは、それ
ぞれプロセッサバスＰＢＵＳを介して相互に接続される
中央処理装置ＣＣ１主記憶装置ＭＭ、信号受信分配装置
ＳＲＤおよびネットワークＮＷを具備する２組のプロセ
ッサＰＲから構成され、當に一方が現用系として稼働し
、他方が予備系として待機する。
処理するｎ個の呼処理プロセッサＣＰＲと、総ての呼処
理プロセッサＣＰＲを総合的に管理する管理プロセッサ
ＭＰＲとが、二重化された通信バスＣＢＵＳＯおよびＣ
ＢＵＳＩにより相互に通信可能とされている。各呼処理
プロセッサＣＰＲおよび管理プロセッサＭＰＲは、それ
ぞれプロセッサバスＰＢＵＳを介して相互に接続される
中央処理装置ＣＣ１主記憶装置ＭＭ、信号受信分配装置
ＳＲＤおよびネットワークＮＷを具備する２組のプロセ
ッサＰＲから構成され、當に一方が現用系として稼働し
、他方が予備系として待機する。
（なお２組のプロセッサＰＲおよび各プロセッサＰＲに
含まれる中央処理装置ＣＣ１主記憶装置ＭＭ、信号受信
分配装置ＳＲＤおよびネットワークＮＷを区別する場合
には、一方をＯ系他方を１系と呼び、それぞれ各記号に
０または１を付して表示する。）管理プロセッサＭＰＲ
を構成するプロセッサＰＲＯは通信バスＣＢＵＳＯに通
信制御装置ＩＭＰＣＯを介して固定的に接続され、また
プロセッサＰＲＩは通信バスＣＢＵＳＩに通信制御装置
ＩＭＰＣＩを介して固定的に接続される。また各呼処理
プロセッサＣＰＲを構成する２組のプロセッサＰＲは、
それぞれ対応する通信制御装置ＩＭＰＣにより、２組の
通信ノにスＣＢＵＳＯおよびＣＢＵＳ １の一方に選択
的に接続される。各通信バスＣＢＵＳＯおよびＣＢＵＳ
Ｉは、管理プロセッサＭＰＲの対応するプロセッサＰＲ
ＯおよびＰＲＩからの指示により、一方が現用系として
、他方が予備系として使用される。現用系となった通信
バスＣＢＵＳＯまたはＣＢＵＳ １は、各呼処理プロセ
ッサＣＰＨの現用系プロセッサＰＲおよび管理プロセッ
サＭＰＨの対応するプロセッサＰＲ相互間のデータ転送
に使用され、予備系となった通信バスＣＢＵＳＯまたは
ＣＢＵＳ １ば、各呼処理プロセッサＣＰＨの予備系プ
ロセッサＰＲおよび管理プロセッサＭＰＨの対応するプ
ロセッサＰＲ相互間のデータ転送に使用される。従って
各呼処理プロセッサＣＰＲを構成する各プロセッサＰＲ
に対応する各通信制御装置ＩＭＰＣは、対応するプロセ
ッサＰＲが現用系であれば、現用系通信バスＣＢＵＳＯ
またはＣＢＵＳ １に接続し、対応するプロセッサＰＲ
が予備系であれば、予備系通信バスＣＢＵＳＯまたはＣ
ＢＵＳ １に接続する。
含まれる中央処理装置ＣＣ１主記憶装置ＭＭ、信号受信
分配装置ＳＲＤおよびネットワークＮＷを区別する場合
には、一方をＯ系他方を１系と呼び、それぞれ各記号に
０または１を付して表示する。）管理プロセッサＭＰＲ
を構成するプロセッサＰＲＯは通信バスＣＢＵＳＯに通
信制御装置ＩＭＰＣＯを介して固定的に接続され、また
プロセッサＰＲＩは通信バスＣＢＵＳＩに通信制御装置
ＩＭＰＣＩを介して固定的に接続される。また各呼処理
プロセッサＣＰＲを構成する２組のプロセッサＰＲは、
それぞれ対応する通信制御装置ＩＭＰＣにより、２組の
通信ノにスＣＢＵＳＯおよびＣＢＵＳ １の一方に選択
的に接続される。各通信バスＣＢＵＳＯおよびＣＢＵＳ
Ｉは、管理プロセッサＭＰＲの対応するプロセッサＰＲ
ＯおよびＰＲＩからの指示により、一方が現用系として
、他方が予備系として使用される。現用系となった通信
バスＣＢＵＳＯまたはＣＢＵＳ １は、各呼処理プロセ
ッサＣＰＨの現用系プロセッサＰＲおよび管理プロセッ
サＭＰＨの対応するプロセッサＰＲ相互間のデータ転送
に使用され、予備系となった通信バスＣＢＵＳＯまたは
ＣＢＵＳ １ば、各呼処理プロセッサＣＰＨの予備系プ
ロセッサＰＲおよび管理プロセッサＭＰＨの対応するプ
ロセッサＰＲ相互間のデータ転送に使用される。従って
各呼処理プロセッサＣＰＲを構成する各プロセッサＰＲ
に対応する各通信制御装置ＩＭＰＣは、対応するプロセ
ッサＰＲが現用系であれば、現用系通信バスＣＢＵＳＯ
またはＣＢＵＳ １に接続し、対応するプロセッサＰＲ
が予備系であれば、予備系通信バスＣＢＵＳＯまたはＣ
ＢＵＳ １に接続する。
各通信バスＣＢＵＳ９およびＣＢＵＳ １にはそれぞれ
通信バス制御装置Ｉ ＰＢＣＯまたばＩＰＢＣｌが設げ
られ、該通信バスＣＢＵＳＯまたはＣＢＵＳＩを共用す
るプロセッサＰＲから生ずる通信バスＣＢＵＳＯまたは
ＣＢＵＳＩの使用要求を制御する。各通信バス制御装置
Ｉ ＰＢＣＯおよびＩＰＢＣｌば各通信制御装置ＩＭＰ
Ｃに付与されている識別番号をポーリング形式で通信バ
スＣＢＵＳＯまたはＣ，ＢＵＳ １を介して接続されて
いる通信制御装置ＩＭＰＣに送る。通信バスＣＢＵＳＯ
またはＣＢＵＳＩの使用要求を有する通信制御装置ＩＭ
ＰＣは、自己固有の識別番号が送られて来た時に通信バ
ス制御装置Ｉ ＰＢＣＯまたはＩＰＢＣｌにポーリング
を停止させる信号を送った後該通信バスＣＢＵＳＯまた
はＣＢＵＳＩを占有し、所要データ転送を実施する。該
通信制御装置ＩＭＰＣはデータ転送が終了すれば、通信
バス制御装置ＩＰＢＣＯまたはＩＰＢＣＩに停止中のポ
ーリングを再開させる信号を送り、通信バスＣＢＵＳＯ
またはＣＢＵＳＩの占有を解除する。
通信バス制御装置Ｉ ＰＢＣＯまたばＩＰＢＣｌが設げ
られ、該通信バスＣＢＵＳＯまたはＣＢＵＳＩを共用す
るプロセッサＰＲから生ずる通信バスＣＢＵＳＯまたは
ＣＢＵＳＩの使用要求を制御する。各通信バス制御装置
Ｉ ＰＢＣＯおよびＩＰＢＣｌば各通信制御装置ＩＭＰ
Ｃに付与されている識別番号をポーリング形式で通信バ
スＣＢＵＳＯまたはＣ，ＢＵＳ １を介して接続されて
いる通信制御装置ＩＭＰＣに送る。通信バスＣＢＵＳＯ
またはＣＢＵＳＩの使用要求を有する通信制御装置ＩＭ
ＰＣは、自己固有の識別番号が送られて来た時に通信バ
ス制御装置Ｉ ＰＢＣＯまたはＩＰＢＣｌにポーリング
を停止させる信号を送った後該通信バスＣＢＵＳＯまた
はＣＢＵＳＩを占有し、所要データ転送を実施する。該
通信制御装置ＩＭＰＣはデータ転送が終了すれば、通信
バス制御装置ＩＰＢＣＯまたはＩＰＢＣＩに停止中のポ
ーリングを再開させる信号を送り、通信バスＣＢＵＳＯ
またはＣＢＵＳＩの占有を解除する。
（Ｃ１従来技術と問題点
第２図はこの種データ転送バスシステムにおける従来あ
る通信バスルート制御方式の一例を示す図である。第２
図に示されるデータ転送バスシステムは、第１図と同一
構成であるが、各管理プロセッサＭＰＲおよび呼処理プ
ロセッサＣＰＲを構成するプロセッサＰＲは中央処理装
置ＣＣのみが示され、その他の主記憶装置ＭＭ、信号受
信分配装置ＳＲＤ或いはネットワークＮＷは省略されて
いる。各通信バス制御装置Ｉ ＰＢＣＯおよびＩＰＢＣ
Ｉは、それぞれ対応する管理プロセッサＭＰＲの通信制
御装置ＩＭＰＣに識別番号ＡＯを付与し、またｎ組の呼
処理プロセッサＣＰＨにそれぞれ２組在る通信制御装置
ＩＭＰＣの総てに、それぞれ識別番号ＡＩ乃至Ａ２ｎを
付与し、該２ｎ十１個の識別番号を対象にそれぞれポー
リングを制御していた。かかる多数の識別番号を使用す
るポーリングは長時間を要し、また各通信制御装置ＩＭ
ＰＣに対応するプロセッサＰＲが現用系および予備系の
何れで動作中かを一々管理せねばならず、各プロセッサ
ＰＲの通信バスＣＢＵＳＯまたはＣＢＵＳＩを経由する
データ転送には複雑な処理を必要としていた。
る通信バスルート制御方式の一例を示す図である。第２
図に示されるデータ転送バスシステムは、第１図と同一
構成であるが、各管理プロセッサＭＰＲおよび呼処理プ
ロセッサＣＰＲを構成するプロセッサＰＲは中央処理装
置ＣＣのみが示され、その他の主記憶装置ＭＭ、信号受
信分配装置ＳＲＤ或いはネットワークＮＷは省略されて
いる。各通信バス制御装置Ｉ ＰＢＣＯおよびＩＰＢＣ
Ｉは、それぞれ対応する管理プロセッサＭＰＲの通信制
御装置ＩＭＰＣに識別番号ＡＯを付与し、またｎ組の呼
処理プロセッサＣＰＨにそれぞれ２組在る通信制御装置
ＩＭＰＣの総てに、それぞれ識別番号ＡＩ乃至Ａ２ｎを
付与し、該２ｎ十１個の識別番号を対象にそれぞれポー
リングを制御していた。かかる多数の識別番号を使用す
るポーリングは長時間を要し、また各通信制御装置ＩＭ
ＰＣに対応するプロセッサＰＲが現用系および予備系の
何れで動作中かを一々管理せねばならず、各プロセッサ
ＰＲの通信バスＣＢＵＳＯまたはＣＢＵＳＩを経由する
データ転送には複雑な処理を必要としていた。
（ｄ＋ 発明の目的
本発明の目的は、前述の如き従来ある通信バスルート制
御方式の欠点を除去し、前記通信バスを経由するデータ
転送の際に必要とする通信制御装置の識別番号を極力減
少させ、また対応する処理装置の現用予備の管理を極力
不要とすることにより、該通信バスを経由するデータ転
送に要する処理を極力単純化する通信バスルート制御方
式の実現に在る。
御方式の欠点を除去し、前記通信バスを経由するデータ
転送の際に必要とする通信制御装置の識別番号を極力減
少させ、また対応する処理装置の現用予備の管理を極力
不要とすることにより、該通信バスを経由するデータ転
送に要する処理を極力単純化する通信バスルート制御方
式の実現に在る。
（ｅ） 発明の構成
この目的は、現用および予備の何れかで動作する複数の
処理装置と、該缶処理装置相互間のデータ転送に用いら
れる二重化された通信バスと、前記各処理装置を前記二
重化された通信バスの何れにも接続可能な前記各処理装
置毎に設けられた通信制御装置と、前記各通信制御装置
の前記通信バスの使用を制御する前記通信バス毎に設け
られた１： 通信バス制御装置とを具備する□データ転送バスシステ
ムにおいて、前記各通信制御装置が、各対応する前記処
理装置の送出する現用および予備の何れで動作するかを
示す信号と、前記通信バス制御装置が送出する各対応す
る通信バスが現用及び予備の何れで動作するかを示す信
号とを受信し、各対応する前記処理装置を前記二重化さ
れた通信バスの何れに接続するかを決定する手段を前記
通信制御装置に設けることにより達成される。
処理装置と、該缶処理装置相互間のデータ転送に用いら
れる二重化された通信バスと、前記各処理装置を前記二
重化された通信バスの何れにも接続可能な前記各処理装
置毎に設けられた通信制御装置と、前記各通信制御装置
の前記通信バスの使用を制御する前記通信バス毎に設け
られた１： 通信バス制御装置とを具備する□データ転送バスシステ
ムにおいて、前記各通信制御装置が、各対応する前記処
理装置の送出する現用および予備の何れで動作するかを
示す信号と、前記通信バス制御装置が送出する各対応す
る通信バスが現用及び予備の何れで動作するかを示す信
号とを受信し、各対応する前記処理装置を前記二重化さ
れた通信バスの何れに接続するかを決定する手段を前記
通信制御装置に設けることにより達成される。
ｆｆｌ 発明の実施例
以下、本発明の一実施例を図面により説明する。
第３図は本発明の一実施例による通信制御装置の制御方
式を示す図であり、第４図は本発明の一実施例による通
信バスルート制御方式を示す図である。第３図において
、通信制御装置ＩＭＰＣは二重化された通信バスＣＢＵ
ＳＯおよびＣＢＵＳ １にそれぞれ対応する転送制御部
ＩＦＯおよびＴＦｌと、共通部ＣＯＭとから構成される
。各転送制御部Ｉ Ｆ ＯおよびＩＦＩには、対応する
通信バスＣＢＵＳＯまたはＣＢＵＳ １に対し、データ
を送受信するドライバがおよびレシーバＲをそれぞれ具
備している。また共通部ＣＯＭには、転送制御部ＩＦＯ
またはＩＦＩを介して接続される通信バスＣＢＵＳＯま
たはＣＢＵＳＩを占有する為の各種制御、並びに占有さ
れた通信バスＣＢＵＳＯまたはＣＢＵＳ ｌを介して通
信対象とする他通信制御装置ＩＭＰＣとの間で行われる
データ転送の制御を行う制御回路ＣＴＬを具備している
。対応するプロセッサＰＲからはプロセッサバスＰ Ｂ
’Ｕ Ｓを経由して、該プロセッサＰＲが現在現用系
で動作中であれば論理値１の現用予備信号Ａ／Ｓが伝達
され、該プロセッサＰＲが予備系で動作中であれば論理
値Ｏの現用予備信号Ａ／Ｓが伝達される。
式を示す図であり、第４図は本発明の一実施例による通
信バスルート制御方式を示す図である。第３図において
、通信制御装置ＩＭＰＣは二重化された通信バスＣＢＵ
ＳＯおよびＣＢＵＳ １にそれぞれ対応する転送制御部
ＩＦＯおよびＴＦｌと、共通部ＣＯＭとから構成される
。各転送制御部Ｉ Ｆ ＯおよびＩＦＩには、対応する
通信バスＣＢＵＳＯまたはＣＢＵＳ １に対し、データ
を送受信するドライバがおよびレシーバＲをそれぞれ具
備している。また共通部ＣＯＭには、転送制御部ＩＦＯ
またはＩＦＩを介して接続される通信バスＣＢＵＳＯま
たはＣＢＵＳＩを占有する為の各種制御、並びに占有さ
れた通信バスＣＢＵＳＯまたはＣＢＵＳ ｌを介して通
信対象とする他通信制御装置ＩＭＰＣとの間で行われる
データ転送の制御を行う制御回路ＣＴＬを具備している
。対応するプロセッサＰＲからはプロセッサバスＰ Ｂ
’Ｕ Ｓを経由して、該プロセッサＰＲが現在現用系
で動作中であれば論理値１の現用予備信号Ａ／Ｓが伝達
され、該プロセッサＰＲが予備系で動作中であれば論理
値Ｏの現用予備信号Ａ／Ｓが伝達される。
また各通信バスＣＢＵＳＯおよびＣＢＵＳ １に対応す
る通信バス制御装置ＩＰＢＣＯおよびＩＰＢＣＩからは
対応する通信バスＣＢＵＳＯ及びＣＢＵＳＩを経由して
、該通信バスＣＢＵＳＯまたはＣＢＵＳ １が現用系で
ある場合には論理値ｌの現用予備信号Ａ／ＳＯまたはＡ
／Ｓ １が各通信制御装置ＩＭＰＣに伝達され、該通信
バスＣＢＵＳＯまたはＣＢＵＳ １が予備系である場合
には論理値０の現用予備信号Ａ／ＳＯまたはＡ／Ｓ Ｌ
が伝達される。今通信バスＣＢＵＳＯが現用系で、通信
バスＣＢＵＳ １が予備系であるとすると、通信バスＣ
ＢＵＳＯからは論理値１の現用予備信号Ａ／ＳＯが、ま
た通信バスＣＢＵＳ １からは論理値Ｏの現用予備信号
Ａ／Ｓ １が伝達される。かかる状態で対応するプロセ
ッサＰＲが現用系として動作する場合には、プロセッサ
バスＰＢＵＳからば論理値１の現用予備信号Ａ／Ｓが伝
達されるので、転送制御部ＩＦＯに在るゲートＧＩＯ１
Ｇ３０およびＧ４０は導通状態となり、また転送制御部
■Ｆ１に在るゲートＧ１１乃至Ｇ４１は何れも阻止状態
となる。その結果、共通部ＣＯＭの制御回路ＣＴＬから
送出される駆動信号ｄｖは転送制御部ＩＦＯに在るドラ
イバＤおよびレシーバＲのみを付勢し、転送制御部ＩＦ
Ｉに在るドライバＤおよびレシーバＲば付勢しないので
、通信制御装置■ＭＰＣは対応するプロセッサＰＲを現
用系である通信バスＣＢＵＳＯに接続することとなる。
る通信バス制御装置ＩＰＢＣＯおよびＩＰＢＣＩからは
対応する通信バスＣＢＵＳＯ及びＣＢＵＳＩを経由して
、該通信バスＣＢＵＳＯまたはＣＢＵＳ １が現用系で
ある場合には論理値ｌの現用予備信号Ａ／ＳＯまたはＡ
／Ｓ １が各通信制御装置ＩＭＰＣに伝達され、該通信
バスＣＢＵＳＯまたはＣＢＵＳ １が予備系である場合
には論理値０の現用予備信号Ａ／ＳＯまたはＡ／Ｓ Ｌ
が伝達される。今通信バスＣＢＵＳＯが現用系で、通信
バスＣＢＵＳ １が予備系であるとすると、通信バスＣ
ＢＵＳＯからは論理値１の現用予備信号Ａ／ＳＯが、ま
た通信バスＣＢＵＳ １からは論理値Ｏの現用予備信号
Ａ／Ｓ １が伝達される。かかる状態で対応するプロセ
ッサＰＲが現用系として動作する場合には、プロセッサ
バスＰＢＵＳからば論理値１の現用予備信号Ａ／Ｓが伝
達されるので、転送制御部ＩＦＯに在るゲートＧＩＯ１
Ｇ３０およびＧ４０は導通状態となり、また転送制御部
■Ｆ１に在るゲートＧ１１乃至Ｇ４１は何れも阻止状態
となる。その結果、共通部ＣＯＭの制御回路ＣＴＬから
送出される駆動信号ｄｖは転送制御部ＩＦＯに在るドラ
イバＤおよびレシーバＲのみを付勢し、転送制御部ＩＦ
Ｉに在るドライバＤおよびレシーバＲば付勢しないので
、通信制御装置■ＭＰＣは対応するプロセッサＰＲを現
用系である通信バスＣＢＵＳＯに接続することとなる。
また対応するプロセッサＰＲが予備系として動作する０
場合には、プロセッサバスＰＢＵＳからは論理値０の現
用予備信号Ａ／Ｓが伝達されるので、転送制御部ＩＦＩ
に在るゲートＧ２１、Ｇ３１およびＧ４１は導通状態と
なり、また転送制御部ＩＦＯに在るゲー）ＧＩＯ乃至Ｇ
４０は何れも阻止状態となる。その結果、共通部ＣＯＭ
の制御回路ＣＴＬから送出される駆動信号ｄｖは転送制
御部ＩＦ■に在るドライバＤおよびレシーバＲのみを付
勢し、転送制御部ＩＦＯに在るドライバＤおよびレシー
バＲは付勢しないので、通信制御装置ＪＩＭＰＣは対応
するプロセッサＰＲを予備系である通信バスＣＢＵＳ
１に接続することとなる。一方通信バスＣＢＵＳＯが予
備系で、通信バスＣＢＵＳＩが現用系であるとすると、
通信バスＣＢＵＳＯからは論理値０の現用予備信号Ａ／
ＳＯが、また通信バスＣＢＵＳ ｌからは論理値１の現
用予備信号Ａ／Ｓ １が伝達される。かかる状態で対応
するプロセッサＰＲが現用系として動作する場合には、
プロセッサバスＰＢＵＳからは論理値１の現用子ト 備信号Ａ／Ｓが伝達されるので：・、転送制御部ＩＦ１
に在るゲートＧｌｌ、Ｇ３１およびＧ４１は導通状態と
なり、また転送制御部ｒＦＯに在るゲートＧｌＯ乃至Ｇ
４０は何れも阻止状態となる。その結果、共通部ＣＯＭ
の制御回路ＣＴＬから送出される駆動信号ｄｖは転送制
御部ＩＦＩに在るドライバＤおよびレシーバＲのみを付
勢し、転送制御部ＩＦＯに在るドライバＤおよびレシー
バＲは付勢しないので、通信制御装置ＩＭＰＣは対応す
るプロセッサＰＲを現用系である通信バスＣＢＵＳ１に
接続することとなる。また対応するプロセッサＰＲが予
備系として動作する場合には、プロセッサバスＰＢＵＳ
からは論理値０の現用予備信号Ａ／Ｓが伝達されるので
、転送制御部ＩＦＯに在るゲートＧ２０．Ｇ３０および
Ｇ４０は導通状態となり、また転送制御部ＩＦＩに在る
ゲートＧ１１乃至Ｇ４１は何れも阻止状態となる。その
結果、共通部ＣＯＭの制御回路ＣＴＬから送出される駆
動信号ｄｖは転送制御部ＩＦＯに在るドライバＤおよび
レシーバＲのみを付勢し、転送制御部ＩＦＩに在るドラ
イし−＜ＤおよびレシーバＲは付勢１ しないので、通信制御装置ＩＭＰＣは対応するプロセッ
サＰＲを予備系である通信バスＣＢＵＳＯに接続するこ
ととなる。かかる通信制御装置ＩＭＰＣを用いて構成さ
れる第４図に示されるデータ転送バスシステムにおいて
は、通信バス制御装置Ｉ ＰＢＣＯおよびＩＰＢＣＩは
管理プロセッサＭＰＲおよびｎ個の呼処理プロセッサＣ
ＰＨに対応する各２組の通信制御装置ＩＭＰＣＯおよび
ＩＭＰＣＩに、それぞれ同一の識別番号ＡＯ乃至Ａｎを
付与する。各通信バス制御装置Ｉ ＰＢＣＯおよびｒＰ
Ｂｃｌは、対応する管理プロセッサＭＰＲＯおよびＭＰ
ＲＩからの指示により、対応する通信バスＣＢＵＳＯま
たはＣＢＵＳＩを経由して前記論理値０または論理値１
の現用予備信号Ａ／ＳＯまたはＡ／Ｓ １を伝達した状
態で、前記識別番号ＡＯ乃至Ａｎによりポーリングを実
施する。各通信制御装置ＩＭＰＣは対応するプロセッサ
ＰＲが現用系および予備系の何れで動作中かにより、対
応するプロセッサＰＲを通信バスＣＢＵＳＯおよびＣＢ
ＵＳ ｌの何れか一方に接続する。従って、３ ２ 通信バス制御装置Ｉ ＰＢＣＯおよびＩ ＰＢＣｌは唯
ｎ＋１個の識別番号を用いてポーリングを実施すれば良
く、また各通信制御装置ＩＭＰＣも相互にデータ転送を
行うプロセッサＰＲの現用系および予備系の何れで動作
中であるかを、−々判定すること無く接続されている通
信バスＣＢＵＳＯまたはＣＢＵＳ １を占有し、データ
転送を実行することが出来る。
用予備信号Ａ／Ｓが伝達されるので、転送制御部ＩＦＩ
に在るゲートＧ２１、Ｇ３１およびＧ４１は導通状態と
なり、また転送制御部ＩＦＯに在るゲー）ＧＩＯ乃至Ｇ
４０は何れも阻止状態となる。その結果、共通部ＣＯＭ
の制御回路ＣＴＬから送出される駆動信号ｄｖは転送制
御部ＩＦ■に在るドライバＤおよびレシーバＲのみを付
勢し、転送制御部ＩＦＯに在るドライバＤおよびレシー
バＲは付勢しないので、通信制御装置ＪＩＭＰＣは対応
するプロセッサＰＲを予備系である通信バスＣＢＵＳ
１に接続することとなる。一方通信バスＣＢＵＳＯが予
備系で、通信バスＣＢＵＳＩが現用系であるとすると、
通信バスＣＢＵＳＯからは論理値０の現用予備信号Ａ／
ＳＯが、また通信バスＣＢＵＳ ｌからは論理値１の現
用予備信号Ａ／Ｓ １が伝達される。かかる状態で対応
するプロセッサＰＲが現用系として動作する場合には、
プロセッサバスＰＢＵＳからは論理値１の現用子ト 備信号Ａ／Ｓが伝達されるので：・、転送制御部ＩＦ１
に在るゲートＧｌｌ、Ｇ３１およびＧ４１は導通状態と
なり、また転送制御部ｒＦＯに在るゲートＧｌＯ乃至Ｇ
４０は何れも阻止状態となる。その結果、共通部ＣＯＭ
の制御回路ＣＴＬから送出される駆動信号ｄｖは転送制
御部ＩＦＩに在るドライバＤおよびレシーバＲのみを付
勢し、転送制御部ＩＦＯに在るドライバＤおよびレシー
バＲは付勢しないので、通信制御装置ＩＭＰＣは対応す
るプロセッサＰＲを現用系である通信バスＣＢＵＳ１に
接続することとなる。また対応するプロセッサＰＲが予
備系として動作する場合には、プロセッサバスＰＢＵＳ
からは論理値０の現用予備信号Ａ／Ｓが伝達されるので
、転送制御部ＩＦＯに在るゲートＧ２０．Ｇ３０および
Ｇ４０は導通状態となり、また転送制御部ＩＦＩに在る
ゲートＧ１１乃至Ｇ４１は何れも阻止状態となる。その
結果、共通部ＣＯＭの制御回路ＣＴＬから送出される駆
動信号ｄｖは転送制御部ＩＦＯに在るドライバＤおよび
レシーバＲのみを付勢し、転送制御部ＩＦＩに在るドラ
イし−＜ＤおよびレシーバＲは付勢１ しないので、通信制御装置ＩＭＰＣは対応するプロセッ
サＰＲを予備系である通信バスＣＢＵＳＯに接続するこ
ととなる。かかる通信制御装置ＩＭＰＣを用いて構成さ
れる第４図に示されるデータ転送バスシステムにおいて
は、通信バス制御装置Ｉ ＰＢＣＯおよびＩＰＢＣＩは
管理プロセッサＭＰＲおよびｎ個の呼処理プロセッサＣ
ＰＨに対応する各２組の通信制御装置ＩＭＰＣＯおよび
ＩＭＰＣＩに、それぞれ同一の識別番号ＡＯ乃至Ａｎを
付与する。各通信バス制御装置Ｉ ＰＢＣＯおよびｒＰ
Ｂｃｌは、対応する管理プロセッサＭＰＲＯおよびＭＰ
ＲＩからの指示により、対応する通信バスＣＢＵＳＯま
たはＣＢＵＳＩを経由して前記論理値０または論理値１
の現用予備信号Ａ／ＳＯまたはＡ／Ｓ １を伝達した状
態で、前記識別番号ＡＯ乃至Ａｎによりポーリングを実
施する。各通信制御装置ＩＭＰＣは対応するプロセッサ
ＰＲが現用系および予備系の何れで動作中かにより、対
応するプロセッサＰＲを通信バスＣＢＵＳＯおよびＣＢ
ＵＳ ｌの何れか一方に接続する。従って、３ ２ 通信バス制御装置Ｉ ＰＢＣＯおよびＩ ＰＢＣｌは唯
ｎ＋１個の識別番号を用いてポーリングを実施すれば良
く、また各通信制御装置ＩＭＰＣも相互にデータ転送を
行うプロセッサＰＲの現用系および予備系の何れで動作
中であるかを、−々判定すること無く接続されている通
信バスＣＢＵＳＯまたはＣＢＵＳ １を占有し、データ
転送を実行することが出来る。
以上の説明から明らかな如く、本実施例によれば、通信
バス制御装置Ｉ ＰＢＣＯおよびＩ ＰＢＣｌはｎ＋１
個の、第２図（２ｎ＋１個）に比し約半数の識別番号を
用いて、管理プロセッサＭＰＲおよびｎ組の呼処理プロ
セッサＣＰＨに対しポーリングが可能となった結果処理
時間が短縮される。
バス制御装置Ｉ ＰＢＣＯおよびＩ ＰＢＣｌはｎ＋１
個の、第２図（２ｎ＋１個）に比し約半数の識別番号を
用いて、管理プロセッサＭＰＲおよびｎ組の呼処理プロ
セッサＣＰＨに対しポーリングが可能となった結果処理
時間が短縮される。
また各プロセッサＰＲは現用系および予備系の何れで動
作中であるかにより、現用系または予備系の通信バスＣ
ＢＵＳＯまたはＣＢＵＳ １に自動的に接続されるので
、データ転送処理上釜プロセッサＰＲおよび通信バスＣ
ＢＵＳＯおよびＣＢＵＳｌの現用系および予備系の何れ
であるかを−々判４ 定する必要が無（なり、データ転送処理が単純化される
。
作中であるかにより、現用系または予備系の通信バスＣ
ＢＵＳＯまたはＣＢＵＳ １に自動的に接続されるので
、データ転送処理上釜プロセッサＰＲおよび通信バスＣ
ＢＵＳＯおよびＣＢＵＳｌの現用系および予備系の何れ
であるかを−々判４ 定する必要が無（なり、データ転送処理が単純化される
。
なお、第３図および第４図はあく迄本発明の一実施例に
過ぎず、例えば通信制御装置ＩＭＰＣの構成は図示され
るものに限定されることは無（、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変らない。ま
た本発明の対象となるデータ転送バスシステムの構成は
図示されるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果は変ら
ない。更に本発明の対象は電子交換機に限定されぬこと
は言う迄も無い。
過ぎず、例えば通信制御装置ＩＭＰＣの構成は図示され
るものに限定されることは無（、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変らない。ま
た本発明の対象となるデータ転送バスシステムの構成は
図示されるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果は変ら
ない。更に本発明の対象は電子交換機に限定されぬこと
は言う迄も無い。
（ｇｌ 発明の効果
以上、本発明によれば、前記データ転送バスシステムに
おいて、前記通信バスを経由するデータ転送の際に必要
とする通信制御装置の識別番号が約半減し、また対応す
る処理装置および通信バスの現用予備の管理が不要とな
り、該通信バスを経由するデータ転送に要する処理が大
幅に単純化される通信バスルート制御方式ぶ実現可能と
な９た。
おいて、前記通信バスを経由するデータ転送の際に必要
とする通信制御装置の識別番号が約半減し、また対応す
る処理装置および通信バスの現用予備の管理が不要とな
り、該通信バスを経由するデータ転送に要する処理が大
幅に単純化される通信バスルート制御方式ぶ実現可能と
な９た。
第１図は本発明の対象となる電子交換機におけるデータ
転送バスシステムの一例を示す図、第２図はこの種デー
タ転送バスシステムにおける従来ある通信バスルート制
御方式の一例を示す図、第３図は本発明の一実施例によ
る通信制御装置の制御方式を示す図、第４図は本発明の
一実施例によ ′る通信バスルート制御方式を示す図
である。 図において、ＣＰＲは呼処理プロセッサ、ＭＰＲは管理
プロセッサ、ＰＲはプロセッサ、ＣＣは中央処理装置、
ＭＭは主記憶装置、ＳＲＤは信号受信分配装置、ＮＷは
ネットワーク、ＩＯＣは入出力制御装置、ＩＯは入出力
装置、ＰＢＵＳはプロセッサバス、ＩＭＰＣは通信制御
装置、ＣＢＵＳＯおよびＣＢＵＳ １は通信バス、ＩＰ
ＢＣＯおよびＩＰＢＣＩは通信バス制御装置、ＩＦＯお
よびＩＦＩは転送制御部、ＣＯＭは共通部、ＣＴＬは制
御回路、Ｄはドライバ、Ｒはレシーバ、Ｇ１０乃至Ｇ４
０およびＧｌｌ乃至Ｇ４１はゲート、５ Ａ／Ｓ、Ａ／ＳｏおよびＡ／Ｓ １は現用予備信号、ｄ
ｖは駆動信号、ＡＯ乃至Ａ２ｎは識別番号、を示す。 ７ ６
転送バスシステムの一例を示す図、第２図はこの種デー
タ転送バスシステムにおける従来ある通信バスルート制
御方式の一例を示す図、第３図は本発明の一実施例によ
る通信制御装置の制御方式を示す図、第４図は本発明の
一実施例によ ′る通信バスルート制御方式を示す図
である。 図において、ＣＰＲは呼処理プロセッサ、ＭＰＲは管理
プロセッサ、ＰＲはプロセッサ、ＣＣは中央処理装置、
ＭＭは主記憶装置、ＳＲＤは信号受信分配装置、ＮＷは
ネットワーク、ＩＯＣは入出力制御装置、ＩＯは入出力
装置、ＰＢＵＳはプロセッサバス、ＩＭＰＣは通信制御
装置、ＣＢＵＳＯおよびＣＢＵＳ １は通信バス、ＩＰ
ＢＣＯおよびＩＰＢＣＩは通信バス制御装置、ＩＦＯお
よびＩＦＩは転送制御部、ＣＯＭは共通部、ＣＴＬは制
御回路、Ｄはドライバ、Ｒはレシーバ、Ｇ１０乃至Ｇ４
０およびＧｌｌ乃至Ｇ４１はゲート、５ Ａ／Ｓ、Ａ／ＳｏおよびＡ／Ｓ １は現用予備信号、ｄ
ｖは駆動信号、ＡＯ乃至Ａ２ｎは識別番号、を示す。 ７ ６
Claims (1)
- 現用および予備の何れかで動作する複数の処理装置と、
該缶処理装置相互間のデータ転送に用いられる二重化さ
れた通信バスと、前記各処理装置を前記二重化された通
信バスの何れにも接続可能な前記各処理装置毎に設けら
れた通信制御装置と、前記各通信制御装置の前記通信バ
スの使用を制御する前記通信バス毎に設けられた通信バ
ス制御装置とを具備するデータ転送バスシステムにおい
て、前記各通信制御装置が、各対応する前記処理装置の
送出する現用および予備の何れで動作するかを示す信号
と、前記通信バス制御装置が送出する各対応する通信バ
スが現用及び予備の何れで動作するかを示す信号とを受
信し、各対応する前記処理装置を前記二重化された通信
バスの何れに接続するかを決定する手段を前記通信制御
装置に設けるこζを特徴とする通信バスルート制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066873A JPS58202643A (ja) | 1982-04-21 | 1982-04-21 | 通信バスル−ト制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066873A JPS58202643A (ja) | 1982-04-21 | 1982-04-21 | 通信バスル−ト制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58202643A true JPS58202643A (ja) | 1983-11-25 |
| JPH0233218B2 JPH0233218B2 (ja) | 1990-07-26 |
Family
ID=13328415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57066873A Granted JPS58202643A (ja) | 1982-04-21 | 1982-04-21 | 通信バスル−ト制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58202643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126169A (ja) * | 1984-07-16 | 1986-02-05 | Nec Corp | 多重化処理装置 |
-
1982
- 1982-04-21 JP JP57066873A patent/JPS58202643A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126169A (ja) * | 1984-07-16 | 1986-02-05 | Nec Corp | 多重化処理装置 |
| JPH0120458B2 (ja) * | 1984-07-16 | 1989-04-17 | Nippon Denki Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233218B2 (ja) | 1990-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817037A (en) | Data processing system with overlap bus cycle operations | |
| JP2558393B2 (ja) | 多重クラスタ信号プロセッサ | |
| CA1221173A (en) | Microcomputer system with bus control means for peripheral processing devices | |
| JPH021037A (ja) | 共有母線のための分配仲裁装置および方法 | |
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| EP0183431B1 (en) | System control network for multiple processor modules | |
| JPS58202643A (ja) | 通信バスル−ト制御方式 | |
| JP2583586B2 (ja) | バス制御方法 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH0346855B2 (ja) | ||
| JPH0391339A (ja) | 通信制御装置 | |
| JPH03235152A (ja) | バス制御方式 | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPH07109595B2 (ja) | Ｌａｎアダプタの制御方式 | |
| JPS63203057A (ja) | フアクシミリ複数回線送信装置 | |
| JPS63263941A (ja) | 回線選択制御装置 | |
| JPH06149725A (ja) | プロセッサ応用装置 | |
| JPH05314066A (ja) | データ転送能力拡張方式 | |
| JPH0427584B2 (ja) | ||
| JPS626359A (ja) | コンピュータシステム |