JPH0120458B2 - - Google Patents
Info
- Publication number
- JPH0120458B2 JPH0120458B2 JP59147087A JP14708784A JPH0120458B2 JP H0120458 B2 JPH0120458 B2 JP H0120458B2 JP 59147087 A JP59147087 A JP 59147087A JP 14708784 A JP14708784 A JP 14708784A JP H0120458 B2 JPH0120458 B2 JP H0120458B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- systems
- coupling circuit
- individual
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 45
- 238000010168 coupling process Methods 0.000 claims description 45
- 238000005859 coupling reaction Methods 0.000 claims description 45
- 238000004891 communication Methods 0.000 claims description 34
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、分散制御のために多重化構成された
データ処理装置に関する。
データ処理装置に関する。
従来の二重化処理装置は、一方の系に属する装
置から他方の系に属する装置ヘアクセスする場合
には、両系装置間に接続された専用バスを介して
通信する構成がとられていた。そのため、両系に
含まれる装置数が増加すればする程両系間にまた
がる装置専用のバスが増大する結果となつた。ま
た、近年の高集積度カスタム大規模集積回路や高
集積度マスタスライス大規模集積回路の利用が進
むにしたがい、装置間インターフエース線数を減
少させて装置間インターフエース仕様を統一した
規格で行い、さらに装置そのものを汎用化するこ
とが必要になつてきている。
置から他方の系に属する装置ヘアクセスする場合
には、両系装置間に接続された専用バスを介して
通信する構成がとられていた。そのため、両系に
含まれる装置数が増加すればする程両系間にまた
がる装置専用のバスが増大する結果となつた。ま
た、近年の高集積度カスタム大規模集積回路や高
集積度マスタスライス大規模集積回路の利用が進
むにしたがい、装置間インターフエース線数を減
少させて装置間インターフエース仕様を統一した
規格で行い、さらに装置そのものを汎用化するこ
とが必要になつてきている。
しかし、従来の二重化処理装置ではこのまま規
模を拡大すると、両系装置間のインターフエース
線数の増大を招くことになり、装置間インターフ
エース仕様は複雑化し、さらに装置そのものの専
用化することになつて拡張性がなくなる欠点があ
つた。
模を拡大すると、両系装置間のインターフエース
線数の増大を招くことになり、装置間インターフ
エース仕様は複雑化し、さらに装置そのものの専
用化することになつて拡張性がなくなる欠点があ
つた。
本発明は上記の欠点を解決するもので、二重化
処理装置のハードウエア量を減少させ、さらに二
重化処理装置の汎用化を図り、マルチプロセツサ
システムへの移行を可能とする拡張性のある二重
化処理装置を提供することを目的とする。
処理装置のハードウエア量を減少させ、さらに二
重化処理装置の汎用化を図り、マルチプロセツサ
システムへの移行を可能とする拡張性のある二重
化処理装置を提供することを目的とする。
第一の発明は、各系毎に、中央制御装置と、主
記憶装置と、この中央制御装置により制御される
１以上の被制御装置と、上記各装置を結合する個
別バスとを備え、上記各系がその系内でデータ処
理を実行するとともに、上記各系が相互に通信を
行うことができるように構成された多重化処理装
置において、上記各装置の通信は必ず上記個別バ
スを介して実行するように構成され、各系毎に、
上記個別バスに固定的に接続されたバス結合回路
を備え、上記各系にまたがつてこのバス結合回路
を接続する共通バスを設け、各系には、その系が
他系に属する装置に当てて行う通信について、そ
の系のバス結合回路と上記共通バスを介して、自
己の系番号、発信装置番号、宛先系番号、宛先装
置番号およびフアンクシヨン指定を含む信号を送
信する手段を備え、上記バス結合回路は、上記個
別バス上の上記信号中の他系宛の信号を上記共通
バスを介して他系のバス結合回路に送出し、他系
のバス結合回路から送出された自系宛の信号を受
信して上記個別バスに出力する手段を備えたこと
を特徴とする。この発明は系の数が２であること
ができる。
記憶装置と、この中央制御装置により制御される
１以上の被制御装置と、上記各装置を結合する個
別バスとを備え、上記各系がその系内でデータ処
理を実行するとともに、上記各系が相互に通信を
行うことができるように構成された多重化処理装
置において、上記各装置の通信は必ず上記個別バ
スを介して実行するように構成され、各系毎に、
上記個別バスに固定的に接続されたバス結合回路
を備え、上記各系にまたがつてこのバス結合回路
を接続する共通バスを設け、各系には、その系が
他系に属する装置に当てて行う通信について、そ
の系のバス結合回路と上記共通バスを介して、自
己の系番号、発信装置番号、宛先系番号、宛先装
置番号およびフアンクシヨン指定を含む信号を送
信する手段を備え、上記バス結合回路は、上記個
別バス上の上記信号中の他系宛の信号を上記共通
バスを介して他系のバス結合回路に送出し、他系
のバス結合回路から送出された自系宛の信号を受
信して上記個別バスに出力する手段を備えたこと
を特徴とする。この発明は系の数が２であること
ができる。
第二の発明は、各系毎に、中央制御装置と、主
記憶装置と、この中央制御装置により制御される
１以上の被制御装置と、上記各装置を固定的に結
合する個別バスとを備え、上記各系がその系内で
データ処理を実行するとともに、上記各系が相互
に通信を行うことができるように構成された多重
化処理装置において、上記各装置の通信は必ず上
記個別バスを介して実行するように構成され、各
系毎に、上記個別バスに固定的に接続されたバス
結合回路を備え、上記各系にまたがつてこのバス
結合回路を接続する共通バスを設け、各系には、
その系が他系に属する装置に当てて行う通信につ
いて、その系のバス結合回路と上記共通バスを介
して、自己の系番号、発信装置番号、宛先系番
号、宛先装置番号およびフアンクシヨン指定を含
む信号を送信する手段を備え、上記バス結合回路
は、上記個別バス上の上記信号中の他系宛の信号
を上記共通バスに送出し、他系から送出された自
系宛の信号を受信して上記個別バスに出力する手
段を備え、上記共通バスには、各系に共通に一組
の共通バス競合管理回路と、系間通信制御装置と
が接続されたことを特徴とする。この発明は系の
数が３以上であることができる。
記憶装置と、この中央制御装置により制御される
１以上の被制御装置と、上記各装置を固定的に結
合する個別バスとを備え、上記各系がその系内で
データ処理を実行するとともに、上記各系が相互
に通信を行うことができるように構成された多重
化処理装置において、上記各装置の通信は必ず上
記個別バスを介して実行するように構成され、各
系毎に、上記個別バスに固定的に接続されたバス
結合回路を備え、上記各系にまたがつてこのバス
結合回路を接続する共通バスを設け、各系には、
その系が他系に属する装置に当てて行う通信につ
いて、その系のバス結合回路と上記共通バスを介
して、自己の系番号、発信装置番号、宛先系番
号、宛先装置番号およびフアンクシヨン指定を含
む信号を送信する手段を備え、上記バス結合回路
は、上記個別バス上の上記信号中の他系宛の信号
を上記共通バスに送出し、他系から送出された自
系宛の信号を受信して上記個別バスに出力する手
段を備え、上記共通バスには、各系に共通に一組
の共通バス競合管理回路と、系間通信制御装置と
が接続されたことを特徴とする。この発明は系の
数が３以上であることができる。
〔作用〕
第一の発明は、系内各装置相互の通信は必ず個
別バスを介し、また、他系に属する装置との通信
は個別バスに固定的に接続されたバス結合回路と
このバス結合回路を接続する共通バスとを介し、
自己の系番号、発信装置番号、宛先系番号、宛先
装置番号およびフアンクシヨン指定を含む信号を
送信して行うことにより、二重化処理装置がマル
チプロセツサシステムに移行した場合と同一の通
信プロトコルによりその処理を行い、両系間の直
接交信をバス結合回路により行うことによりハー
ドウエアを減少し、汎用化を図ることができる。
別バスを介し、また、他系に属する装置との通信
は個別バスに固定的に接続されたバス結合回路と
このバス結合回路を接続する共通バスとを介し、
自己の系番号、発信装置番号、宛先系番号、宛先
装置番号およびフアンクシヨン指定を含む信号を
送信して行うことにより、二重化処理装置がマル
チプロセツサシステムに移行した場合と同一の通
信プロトコルによりその処理を行い、両系間の直
接交信をバス結合回路により行うことによりハー
ドウエアを減少し、汎用化を図ることができる。
第二の発明は、系内各装置相互の通信は必ず個
別バスを介し、また、他系に属する装置との通信
は個別バスに固定的に接続されたバス結合回路と
このバス結合回路を接続する共通バスとを介し、
自己の系番号、発信番号、発信装置番号、宛先系
番号、宛先装置番号およびフアンクシヨン指定を
含む信号を送信し、共通バス競合管理回路と系間
通信制御装置との管理により行う通信プロトコル
によつて処理することにより、マルチプロセツサ
システムへの移行を二重化処理装置のハードウエ
アに特別な追加変更することなく、通信手段も二
重化構成時と全く同一にすることができる。この
発明は系の数が３以上の多重化処理装置に実現で
きる。
別バスを介し、また、他系に属する装置との通信
は個別バスに固定的に接続されたバス結合回路と
このバス結合回路を接続する共通バスとを介し、
自己の系番号、発信番号、発信装置番号、宛先系
番号、宛先装置番号およびフアンクシヨン指定を
含む信号を送信し、共通バス競合管理回路と系間
通信制御装置との管理により行う通信プロトコル
によつて処理することにより、マルチプロセツサ
システムへの移行を二重化処理装置のハードウエ
アに特別な追加変更することなく、通信手段も二
重化構成時と全く同一にすることができる。この
発明は系の数が３以上の多重化処理装置に実現で
きる。
次に、図面を参照して、本発明の実施例につい
て説明する。
て説明する。
第１図は本発明一実施例二重化処理装置のブロ
ツク構成図である。この装置は二つの系１０およ
び１１を備え、それぞれの系には、中央制御装置
a0，a1、主記憶装置b0，b1、データチヤネル装置
c0，c1、個別バスe0，e1、バス結合回路d0，d1を
備え、この二つの系のバス結合回路d0，d1の間が
バスｆにより接続されている。
ツク構成図である。この装置は二つの系１０およ
び１１を備え、それぞれの系には、中央制御装置
a0，a1、主記憶装置b0，b1、データチヤネル装置
c0，c1、個別バスe0，e1、バス結合回路d0，d1を
備え、この二つの系のバス結合回路d0，d1の間が
バスｆにより接続されている。
系１０の個別バスe0には中央制御装置a0と主記
憶装置b0とデータチヤネル装置c0とがそれぞれ固
定的に接続され、系１１の個別バスe1には、同様
に中央制御装置a1と主記憶装置b1とデータチヤネ
ル装置c1とがそれぞれ固定的に接続されている。
系１０の個別バスe0と系１１の個別バスe1とはそ
れぞれ系１０のバス結合回路d0と系１１のバス結
合回路d1とを介してバスｆにて接続される。
憶装置b0とデータチヤネル装置c0とがそれぞれ固
定的に接続され、系１１の個別バスe1には、同様
に中央制御装置a1と主記憶装置b1とデータチヤネ
ル装置c1とがそれぞれ固定的に接続されている。
系１０の個別バスe0と系１１の個別バスe1とはそ
れぞれ系１０のバス結合回路d0と系１１のバス結
合回路d1とを介してバスｆにて接続される。
ここで本発明の特徴とするところは、系１０お
よび系１１の個別バスe0，e1間に固定的に接続さ
れたバス結合回路d0，d1とバス結合回路d0，d1を
接続するバスｆとを設け、両系とにまたがるアク
セスを行う場合には、全て上記バス結合回路d0，
d1を介して実行するように構成され、系１０，１
１には、その系が他系に属する装置に当てて行う
通信において、その系のバス結合回路と上記バス
ｆを介して、同一系内装置間通信におけると同様
に、自己の系番号、発信装置番号、宛先系番号、
宛先装置番号およびフアンクシヨン指定を含む信
号を送信するように構成されたことにある。
よび系１１の個別バスe0，e1間に固定的に接続さ
れたバス結合回路d0，d1とバス結合回路d0，d1を
接続するバスｆとを設け、両系とにまたがるアク
セスを行う場合には、全て上記バス結合回路d0，
d1を介して実行するように構成され、系１０，１
１には、その系が他系に属する装置に当てて行う
通信において、その系のバス結合回路と上記バス
ｆを介して、同一系内装置間通信におけると同様
に、自己の系番号、発信装置番号、宛先系番号、
宛先装置番号およびフアンクシヨン指定を含む信
号を送信するように構成されたことにある。
このように構成された二重化処理装置の動作を
第２図を参照して詳細に説明する。第２図はこの
二重化処理装置の同一系内装置間または両系にま
たがる装置間でアクセスを行うときのアドレスバ
スフオーマツトＡ、メモリアドレスフオーマツト
ＢおよびデータバスフオーマツトＣを示す。アド
レスフオーマツトＡは中央制御装置ａとデータチ
ヤネル装置ｃ間の通信で主に使用されるアドレス
上のコマンドフオーマツトであり、メモリアドレ
スフオーマツトＢは中央制御装置ａおよびデータ
チヤネル装置ｃから主記憶装置ｂに対しデータの
リードライトを行うとき使用されるメモリアドレ
スである。またアドレスバスフオーマツトＡの
REN部は受信側の系番号と装置番号とを示し、
SEN部は送信側の系番号と装置番号とを示し、
FUC部は受信側装置に対するフアンクシヨン指
定を示す。
第２図を参照して詳細に説明する。第２図はこの
二重化処理装置の同一系内装置間または両系にま
たがる装置間でアクセスを行うときのアドレスバ
スフオーマツトＡ、メモリアドレスフオーマツト
ＢおよびデータバスフオーマツトＣを示す。アド
レスフオーマツトＡは中央制御装置ａとデータチ
ヤネル装置ｃ間の通信で主に使用されるアドレス
上のコマンドフオーマツトであり、メモリアドレ
スフオーマツトＢは中央制御装置ａおよびデータ
チヤネル装置ｃから主記憶装置ｂに対しデータの
リードライトを行うとき使用されるメモリアドレ
スである。またアドレスバスフオーマツトＡの
REN部は受信側の系番号と装置番号とを示し、
SEN部は送信側の系番号と装置番号とを示し、
FUC部は受信側装置に対するフアンクシヨン指
定を示す。
ここで第１図に示される二重化処理装置におい
て、例えば、系１０内の中央制御装置a0からデー
タチヤンネル装置c0へアクセスする場合に、アド
レスバス上には、REN部の系番号が系１０で装
置番号がデータチヤンネルｃと指定され、SEN
部の系番号が系１０で装置番号が中央制御装置ａ
指定とされ出力されることになる。このときに、
系１０のバス結合回路d0は系１０の個別バスe0内
で閉じるアクセスであることをREN部の系番号
が系１０であることより読取り、系１１の装置に
対してはアクセスはしない。
て、例えば、系１０内の中央制御装置a0からデー
タチヤンネル装置c0へアクセスする場合に、アド
レスバス上には、REN部の系番号が系１０で装
置番号がデータチヤンネルｃと指定され、SEN
部の系番号が系１０で装置番号が中央制御装置ａ
指定とされ出力されることになる。このときに、
系１０のバス結合回路d0は系１０の個別バスe0内
で閉じるアクセスであることをREN部の系番号
が系１０であることより読取り、系１１の装置に
対してはアクセスはしない。
次に、系１０の中央制御装置a0から系１１の中
央制御装置a1へアクセスする場合は、系１０のア
ドレスバス上にはREN部の系番号が系１１指定
および装置番号が中央制御装置ａ指定とされ、
SEN部の系番号が系１０と指定され、装置番号
が中央制御装置ａ指定とされ出力されることにな
る。このときに、系１０のバス結合回路d0は、系
１０の個別バスe0に出力されたREN部の系番号
が系１１の指定であることによりバスｆ上に系１
０の個別バス情報を出力し、系１１のバス結合回
路d1では、バスｆ上のREN部の系番号が系１１
を指定するものであることを判別し、系１１の個
別バスe1上にバスｆの内容を出力することにな
る。
央制御装置a1へアクセスする場合は、系１０のア
ドレスバス上にはREN部の系番号が系１１指定
および装置番号が中央制御装置ａ指定とされ、
SEN部の系番号が系１０と指定され、装置番号
が中央制御装置ａ指定とされ出力されることにな
る。このときに、系１０のバス結合回路d0は、系
１０の個別バスe0に出力されたREN部の系番号
が系１１の指定であることによりバスｆ上に系１
０の個別バス情報を出力し、系１１のバス結合回
路d1では、バスｆ上のREN部の系番号が系１１
を指定するものであることを判別し、系１１の個
別バスe1上にバスｆの内容を出力することにな
る。
上記同系内装置間アクセスおよび上記両系にわ
たる装置間アクセスにおいても受信側装置は装置
別に割当てられた自分の装置番号とREN部装置
番号が一致することのみ検出すればよい。したが
つて、この二重化処理装置の主記憶装置ｂ以外の
任意の装置間通信は全く同一手順にて同一アドレ
スバスフオーマツトを用い行うことができる。
たる装置間アクセスにおいても受信側装置は装置
別に割当てられた自分の装置番号とREN部装置
番号が一致することのみ検出すればよい。したが
つて、この二重化処理装置の主記憶装置ｂ以外の
任意の装置間通信は全く同一手順にて同一アドレ
スバスフオーマツトを用い行うことができる。
第３図は第１図に示される二重化処理装置のハ
ードウエア量を追加変更することなくマルチプロ
セツサシステムへ拡張したときのブロツク構成図
である。系１０と系１１から系１と系1mまで
は、第１図に示される二重化処理装置の各系と全
く同一構成となつており、一重化処理装置１ｎは
第１図に示される片系処理装置と全く同一構成と
なつている。
ードウエア量を追加変更することなくマルチプロ
セツサシステムへ拡張したときのブロツク構成図
である。系１０と系１１から系１と系1mまで
は、第１図に示される二重化処理装置の各系と全
く同一構成となつており、一重化処理装置１ｎは
第１図に示される片系処理装置と全く同一構成と
なつている。
ここで本発明の特徴とするところは、系１０，
１１……，１，1m，1nはそれぞれ結合回路ｄ
を介し共通バス６に接続されている。また共通バ
ス６には共通主記憶装置２、共通データチヤネル
装置３、各系１０，１１，……，１，1m，1n
間の通信におけるロードシエア、フアンクシヨン
シエアの管理等を行う各系間の通信制御装置４が
接続され、さらに、各装置から共通バス６へのア
クセスを管理する共通バス競合管理回路５が接続
されている。
１１……，１，1m，1nはそれぞれ結合回路ｄ
を介し共通バス６に接続されている。また共通バ
ス６には共通主記憶装置２、共通データチヤネル
装置３、各系１０，１１，……，１，1m，1n
間の通信におけるロードシエア、フアンクシヨン
シエアの管理等を行う各系間の通信制御装置４が
接続され、さらに、各装置から共通バス６へのア
クセスを管理する共通バス競合管理回路５が接続
されている。
次に、このように構成されたマルチプロセツサ
システムの動作を図面を参照して詳細に説明す
る。第１図と第２図とを用いて装置間通信がアド
レスバスフオーマツトＡおよびメモリアドレスフ
オーマツトＢによりすべて同一手順、同一フオー
マツト化できることを説明したように、第３図に
示されるマルチプロセツサシステムにおいても装
置間通信が同一手順、同一フオーマツト化が可能
である。例えば、系１０に含まれる中央制御装置
ａから系1m内の中央制御装置ａに対してアクセ
スする場合に、まず、系１０内中央制御装置ａか
ら系１０の個別バスｅ上に、第２図に示される
REN部系番号が「ｍ」、装置番号が「ａ」、また
SEN部系番号「０」、装置番号が「ａ」として出
力される。系１０内バス結合回路ｄは他系通信指
定であることを判別し、系１０内個別バスｅ上の
データを共通バス６へ出力する。このときに、
1mのバス結合回路ｅは、共通バス６へイネーブ
ルされたアドレスバスREN部の系番号が「ｍ」
であることを検出し、系1m内の個別バスｅへ共
通バス６上の内容を送出し、さらに系1m内の中
央制御装置ａはREN部装置番号が「ａ」である
ことにより起動がかかることになる。次に、起動
された系1m内の中央制御装置ａから送信元の系
１０内の中央制御装置ａへのアンサを送出する場
合は、最初に送信装置から送られてきたREN部
とSEN部を入れ換えて出力すれば上記通信ルー
トを逆にたどりアンサが送られることになる。
システムの動作を図面を参照して詳細に説明す
る。第１図と第２図とを用いて装置間通信がアド
レスバスフオーマツトＡおよびメモリアドレスフ
オーマツトＢによりすべて同一手順、同一フオー
マツト化できることを説明したように、第３図に
示されるマルチプロセツサシステムにおいても装
置間通信が同一手順、同一フオーマツト化が可能
である。例えば、系１０に含まれる中央制御装置
ａから系1m内の中央制御装置ａに対してアクセ
スする場合に、まず、系１０内中央制御装置ａか
ら系１０の個別バスｅ上に、第２図に示される
REN部系番号が「ｍ」、装置番号が「ａ」、また
SEN部系番号「０」、装置番号が「ａ」として出
力される。系１０内バス結合回路ｄは他系通信指
定であることを判別し、系１０内個別バスｅ上の
データを共通バス６へ出力する。このときに、
1mのバス結合回路ｅは、共通バス６へイネーブ
ルされたアドレスバスREN部の系番号が「ｍ」
であることを検出し、系1m内の個別バスｅへ共
通バス６上の内容を送出し、さらに系1m内の中
央制御装置ａはREN部装置番号が「ａ」である
ことにより起動がかかることになる。次に、起動
された系1m内の中央制御装置ａから送信元の系
１０内の中央制御装置ａへのアンサを送出する場
合は、最初に送信装置から送られてきたREN部
とSEN部を入れ換えて出力すれば上記通信ルー
トを逆にたどりアンサが送られることになる。
共通主記憶装置２と共通データチヤネル３と系
間通信制御装置４とは共通系Ｘとしてまとめられ
ている。共通系装置へアクセスする場合には
REN部系番号を「Ｘ」とする。各処理装置内の
主記憶装置ｂと共通主記憶装置２とのアクセス
は、ともに第２図に示されるメモリアドレスフオ
ーマツトＢにより行われる。ここで各処理装置内
に主記憶装置ｂと共通主記憶装置２とのメモリ容
量分界指定が用意されており、この分界指定によ
り、各処理装置内のバス結合回路ｄが動作する。
間通信制御装置４とは共通系Ｘとしてまとめられ
ている。共通系装置へアクセスする場合には
REN部系番号を「Ｘ」とする。各処理装置内の
主記憶装置ｂと共通主記憶装置２とのアクセス
は、ともに第２図に示されるメモリアドレスフオ
ーマツトＢにより行われる。ここで各処理装置内
に主記憶装置ｂと共通主記憶装置２とのメモリ容
量分界指定が用意されており、この分界指定によ
り、各処理装置内のバス結合回路ｄが動作する。
本発明は、以上説明したように、個別バスに接
続されたバス結合回路とバス結合回路とを接続す
る共通バスを設け、二重化構成時と、マルチプロ
セツサ構成時との通信プロトコルを共通のものと
しているため、二重化構成時からマルチプロセツ
サ構成に拡張する場合にもそのハードウエア量の
追加変更を行う必要性がなく、その二重化構成か
らマルチプロセツサ構成への移行を容易に行うこ
とができる効果がある。また二重化構成時には直
接バス結合回路間での直接交信により２系間の通
信処理を行うため、二重化構成時に特別に共通バ
ス制御用ハードウエアを必要としない効果もあ
る。
続されたバス結合回路とバス結合回路とを接続す
る共通バスを設け、二重化構成時と、マルチプロ
セツサ構成時との通信プロトコルを共通のものと
しているため、二重化構成時からマルチプロセツ
サ構成に拡張する場合にもそのハードウエア量の
追加変更を行う必要性がなく、その二重化構成か
らマルチプロセツサ構成への移行を容易に行うこ
とができる効果がある。また二重化構成時には直
接バス結合回路間での直接交信により２系間の通
信処理を行うため、二重化構成時に特別に共通バ
ス制御用ハードウエアを必要としない効果もあ
る。
第１図は本発明一実施例二重化処理装置のブロ
ツク構成図。第２図はそのアドレスバス、メモリ
アドレスおよびデータバスのコマンドフオーマツ
ト。第３図は本発明の他の実施例マルチプロセツ
サシステムのブロツク構成図。 ａ……中央制御装置、ｂ……主記憶装置、ｃ…
…データチヤネル装置、ｄ……バス結合回路、ｅ
……個別バス、ｆ……バス、１０〜1n……系、
Ｘ……共通系、２……共通主記憶装置、３……共
通データチヤネル装置、４……系通信制御装置、
４……共通バス競合管理回路、６……共通バス。
ツク構成図。第２図はそのアドレスバス、メモリ
アドレスおよびデータバスのコマンドフオーマツ
ト。第３図は本発明の他の実施例マルチプロセツ
サシステムのブロツク構成図。 ａ……中央制御装置、ｂ……主記憶装置、ｃ…
…データチヤネル装置、ｄ……バス結合回路、ｅ
……個別バス、ｆ……バス、１０〜1n……系、
Ｘ……共通系、２……共通主記憶装置、３……共
通データチヤネル装置、４……系通信制御装置、
４……共通バス競合管理回路、６……共通バス。
Claims (1)
- 【特許請求の範囲】 １ 各系毎に、中央制御装置と、主記憶装置と、
この中央制御装置により制御される１以上の被制
御装置と、上記各装置を結合する個別バスとを備
え、 上記各系がその系内でデータ処理を実行すると
ともに、上記各系が相互に通信を行うことができ
るように構成された多重化処理装置において、 上記各装置の通信は必ず上記個別バスを介して
実行するように構成され、 各系毎に、上記個別バスに固定的に接続された
バス結合回路を備え、 上記各系にまたがつてこのバス結合回路を接続
する共通バスを設け、 各系には、その系が他系に属する装置に当てて
行う通信について、その系のバス結合回路と上記
共通バスを介して、自己の系番号、発信装置番
号、宛先系番号、宛先装置番号およびフアンクシ
ヨン指定を含む信号を送信する手段を備え、 上記バス結合回路は、上記個別バス上の上記信
号中の他系宛の信号を上記共通バスを介して他系
のバス結合回路に送出し、他系のバス結合回路か
ら送出された自系宛の信号を受信して上記個別バ
スに出力する手段を備えた ことを特徴とする多重化処理装置。 ２ 系の数が２である特許請求の範囲第１項に記
載の多重化処理装置。 ３ 各系毎に、中央制御装置と、主記憶装置と、
この中央制御装置により制御される１以上の被制
御装置と、上記各装置を個定的に結合する個別バ
スとを備え、 上記各系がその系内でデータ処理を実行すると
ともに、上記各系が相互に通信を行うことができ
るように構成された多重化処理装置において、 上記各装置の通信は必ず上記個別バスを介して
実行するように構成され、 各系毎に、上記個別バスに固定的に接続された
バス結合回路を備え、 上記各系にまたがつてこのバス結合回路を接続
する共通バスを設け、 各系には、その系が他系に属する装置に当てて
行う通信について、その系のバス結合回路と上記
共通バスを介して、自己の系番号、発信装置番
号、宛先系番号、宛先装置番号およびフアンクシ
ヨン指定を含む信号を送信する手段を備え、 上記バス結合回路は、上記個別バス上の上記信
号中の他系宛の信号を上記共通バスに送出し、他
系から送出された自系宛の信号を受信して上記個
別バスに出力する手段を備え、 上記共通バスには、各系に共通に一組の共通バ
ス競合管理回路と、系間通信制御装置とが接続さ
れたことを特徴とする多重化処理装置。 ４ 系の数が３以上である特許請求の範囲第３項
に記載の多重化処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14708784A JPS6126169A (ja) | 1984-07-16 | 1984-07-16 | 多重化処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14708784A JPS6126169A (ja) | 1984-07-16 | 1984-07-16 | 多重化処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126169A JPS6126169A (ja) | 1986-02-05 |
| JPH0120458B2 true JPH0120458B2 (ja) | 1989-04-17 |
Family
ID=15422170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14708784A Granted JPS6126169A (ja) | 1984-07-16 | 1984-07-16 | 多重化処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126169A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6313556A (ja) * | 1986-07-04 | 1988-01-20 | Nec Corp | 分散形保守端末接続方式 |
| JPH0637585B2 (ja) * | 1988-12-17 | 1994-05-18 | 日産丸善ポリエチレン株式会社 | 電線被覆用エチレン共重合体組成物 |
| JPH05108473A (ja) * | 1991-03-20 | 1993-04-30 | Hitachi Ltd | デ−タ処理システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117059A (en) * | 1981-01-14 | 1982-07-21 | Nec Corp | Multiprocessor system |
| JPS58202643A (ja) * | 1982-04-21 | 1983-11-25 | Fujitsu Ltd | 通信バスル−ト制御方式 |
| JPS58211271A (ja) * | 1982-06-03 | 1983-12-08 | Nec Corp | マルチプロセツサシステム |
-
1984
- 1984-07-16 JP JP14708784A patent/JPS6126169A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117059A (en) * | 1981-01-14 | 1982-07-21 | Nec Corp | Multiprocessor system |
| JPS58202643A (ja) * | 1982-04-21 | 1983-11-25 | Fujitsu Ltd | 通信バスル−ト制御方式 |
| JPS58211271A (ja) * | 1982-06-03 | 1983-12-08 | Nec Corp | マルチプロセツサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6126169A (ja) | 1986-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025399A (ja) | デジタル信号のスイツチングシステムのための周辺制御システムおよびスイツチングシステムのための周辺制御システム | |
| US5724343A (en) | Device for communications between a plurality of functional modules installed in a local unit and an ARINC 629 type external bus | |
| JPH0120458B2 (ja) | ||
| US4532627A (en) | Time multiplex controlled data system | |
| JPH10262272A (ja) | 時分割多重化通信媒体の簡単なインターフェース | |
| JPS58153442A (ja) | デ−タ通信システム | |
| KR890007168A (ko) | 프로필 및/또는 칫수 측정 시스템의 데이터 전송 버스 | |
| JPS5810021B2 (ja) | 時分割多重ネツトワ−ク・システム | |
| KR890003160A (ko) | 지역네트워크 콘트롤러 독점 버스 시스템 | |
| JPS6051145B2 (ja) | コンピユ−タ接続方式 | |
| JPH0531336B2 (ja) | ||
| JPS6217879Y2 (ja) | ||
| KR0146304B1 (ko) | 메인 메모리와 디피램의 공유장치 | |
| JPS5955507A (ja) | 並列処理型プログラマブル・コントロ−ラの制御方式 | |
| JP3178206B2 (ja) | 多重通信装置 | |
| JPS6377240A (ja) | タイムスロツト割付け方式 | |
| JPS61129933A (ja) | 時分割多重化装置 | |
| JPS6028459B2 (ja) | デ−タ伝送方式 | |
| RU1839257C (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| JPS5860842A (ja) | 航空機用光デ−タバスシステム | |
| JPS5882353A (ja) | 共通メモリ制御方式 | |
| JPH02299058A (ja) | 計算機システム間通信方式 | |
| WO1993022727A1 (en) | Multiprocessing system with multiple-channel communication | |
| JPH0521377B2 (ja) | ||
| JPS6039951A (ja) | ロ−カル・エリア・ネツトワ−ク |