JPS63263941A - 回線選択制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信制御処理装置に関する。特に、多数のラ
インアダプタを排他的に時分割制御する回線選択制御装
置に関する。

〔概要〕

多数のデータ通信回線を収容する通信制御処理装置の回
線選択制御装置において、 情報線をラインアダプタアドレスとデータの転送に時分
割的に使用することにより、 回線制御共通部とラインアダプタ間の信号線を削減でき
るようにしたものである。

〔従来の技術〕

従来、この種の回線選択制御装置は、ラインアダプタを
選択するラインアダプタアドレスを常時回線制御共通部
が出力し、選択されたラインアダプタが回線制御共通部
との間でデータなどの転送を行っていた。

〔発明が解決しようとする問題点〕

上述した従来の回線選択制御装置は、ラインアダプタア
ドレスを常時出力するために、データ転送のためのデー
タ線とは別の独立した回線が必要でバスの規模が大きく
なり、また、回線制御共通部の予備を設けて切替えを行
う場合には、回線制御共通部とラインアダプタを接続す
るケーブル本数が増大し、高価になる欠点がある。

本発明はこのような問題を解決して、回線制御共通部と
ラインアダプタ間の信号線を削減することを目的とする
ものである。

〔問題点を解決するための手段〕

本発明は、それぞれデータ通信回線に接続されデータの
送受信を行う複数のラインアダプタと、このラインアダ
プタに共通に接続されたバスと、このバスに接続され各
ラインアダプタを時分割に選択制御する回線制御共通部
を備えた回線選択制御装置において、この回線制御共通
部は、ラインアダプタアドレスおよびラインアダプタア
ドレス送出を表示するアドレス送出信号を前記共通バス
に出力する手段を含み、各ラインアダプタは、自己のア
ドレスを保持するアドレスレジスタと、前記共通バスに
送出されたラインアダプタアドレスとを比較する比較器
と、この比較器の一致出力を保持する被選択表示手段と
、この被選択表示手段の表示出力により上記共通バスと
人力データレジスタまたは出力データレジスタとのデー
タ送受を有効にする手段とを含むことを特徴とする。

〔作用〕

本発明の回線選択方式は、回線制御共通部がラインアダ
プタアドレスとラインアダプタアドレス送出を表示する
アドレス送出信号を共通バスに出力する。

ラインアダプタは、アドレス送出信号が共通バスに出力
されているときに、自ラインアダプタアドレスと共通バ
ス上のラインアダプタアドレスを比較する。

この自ラインアダプタアドレスと共通バス上のラインア
ダプタアドレスが一致したときに次のアドレス送出信号
が出力されるまで一致したことを被選択表示手段が保持
し、この被選択表示手段がセットされたラインアダプタ
が共通バスを専有して回線制御共通部との間でデータ転
送を行う。被選択表示手段はあらかじめ設定されたブロ
ック数のデータ送受信が行われるとリセットされる。

本発明の共通バスは従来技術でのアダプタアドレス線と
データ線の和よりは少なく、アダプタアドレス線または
データ線のいずれか大きい方の信号線と一致していれば
よい。つまり、本発明の構成にすれば、共通バスは時分
割的にアダプタアドレス線にもデータ線にもなることが
でき、信号線の削減が可能となる。

〔実施例〕

次に本発明ついて図面を参照して説明する。第１図は、
本発明実施例回線選択制御装置の構成を示すブロック図
である。本発明実施例は、回線制御共通部１と、ライン
アダプタ２−１．２−２、〜２−ｎと、共通バス３とに
より構成されている。

回線側ｉ’ｆ５共通部１は共通バス３を介してラインア
ダプタ２−１〜２−ｎを個々に選択し時分割的に制御す
る。ラインアダプタ２−１〜２−ｎはそれぞれデータ通
信回線に接続され、回線制御共通部　　　　　１の指示
によりデータの送受信を行い、送信データの要求、受信
データの引き取り要求などを回線制御共通部１へ共通バ
ス３を介して通知し、転送を行う。

第２図は本発明実施例回線選択制御装置の回線制御共通
部およびラインアダプタ２−ｍの構成を示すブロック図
である。

回線制御共通部１は、ラインアダプタアドレスおよびラ
インアダプタアドレス送出を表示するアドレス送出信号
を共通バスに出力する手段である制御部１１と、ライン
アダプタアドレスを格納するアドレスレジスタ１２と、
送受信データを格納するデータレジスタ１３および制御
部１１の指示により出力を切替える切替回路１４とを備
えている。

制御部１１は、切替回路１４と共通バス３のアドレス送
出信号線３２および制御Ｉａ３３に接続され、切替回路
１４はアドレスレジスタ１２と、データレジスタ１３お
よび共通バス３の情報線３１に接続されている。

また、各ラインアダプタ２−１．２−２、−２−ｎは制
御回路２１と、自己のアドレスを保持するアダプタアド
レスレジスタ２２と、共通バス３に送出されたラインア
ダプタアドレスとを比較する比較器２３と、この比較器
２３の一致出力を保持する被選択表示手段２４と、送信
データの保持回路である入力データレジスタ２５と、受
信データの保持回路である出力データレジスタ２６とを
備えている。

制御回路２１は共通バス３の制御線３３に接続され、ア
ダプタアドレスレジスタ２２は比較器２３に、この比較
器２３は共通バス３の情報線３１と被選択表示手段２４
に、この被選択表示手段２４は共通バス３のアドレス送
出信号線３２と入力データレジスタ２５と出力データレ
ジスタ２６に接続され、この入力データレジスタ２５お
よび出力データレジスタ２６は共通バス３の情報線３１
に接続されている。

回線制御共通部１のデータレジスタ１３はラインアダプ
タとの送信データあるいは受信データの格納をするレジ
スタであり、アドレスレジスタ１２は制御するラインア
ダプタを選択するためのラインアダプタアドレスが格納
され、順次走査を行うためにカウンタ構造をしている。

切替回路１４は制御部１１の指示により共通バスへの出
力をデータレジスタ１３とするか、アドレスレジスタ１
２とするか、あるいは受信データ転送時のように出力し
ないかのいずれかの切替えを行う。

また、ラインアダプタ２−１．２−２、−・・２−ｎの
アダプタアドレスレジスタ２２は、それぞれラインアダ
プタ２−１〜’ｌ−ｎで固有の値が設定され、比較器２
３で共通バス３の情報線３１と一致しているかどうか調
べられる。もし比較器２３で一致が認められ、かつ共通
バス３にアドレス送出信号線３２からの信号があると、
被選択表示手段２４がオンとなる。入力データレジスタ
２５は、送信データの保持回路であり、出力データレジ
スタ２６は受信データ保持回路でいずれも被選択表示手
段２４がオンであるときに有効となる。制御回路２１は
ラインアダプタの制御回路で、入力データレジスタ２５
や出力データレジスタ２６などの管理を行う。

次に動作について説明する。制御回路１１は切替回路１
４にアドレスレジスター２を情報ｇ３１に出力するよう
指示し、アドレス送出信号線３２の信号をアクティブに
する。ラインアダプタ２−ｍは、アダプタアドレスレジ
スタ２２と情報線３１を比較し、一致しでいれば被選択
表示手段２４がオンとなり、その後制御線３３および情
＠線３１を介してデータを転送することが可能となる。

比較器２３で一致が検出されなければ被選択表示手段２
４はオンとはならず、情報線３１をはじめとする共通バ
ス３の使用は許可されない。

第３図は、選択動作およびデータ転送の状況を示すタイ
ムチャートである。送信データをラインアダプタ２−ｍ
および２−ｍ＋１へ転送するまでの状況を示したもので
、制御回路１１から情報線３１にデータ出力の指示があ
ると、アドレス送出信号線３２がアクティブとなり、情
報線３１でアドレスｍを指定し、あらかしめ設定された
ブロック数の間被選択表示手段２４がオンとなる。この
例では４ブロツクのデータＤ０〜Ｄ３が入力データレジ
スタ２５に転送される。つづいて情報線３１でアドレス
ｍ＋１が指定されて同様の動作が繰り返される。

〔発明の効果〕

以上説明したように本発明は、情報線をラインアダプタ
アドレスとデータの転送に時分割的に使用できるために
、ラインアダプタ選択のための独立したラインアダプタ
アドレス線を不要とすることができ、回線制御共通部と
ラインアダプタ間の信号線を削減することができる。例
えば２５６個のラインアダプタが存在する場合には８本
の信号線がアドレッシングのために必要であり、データ
用に８本とすると、本発明によれば、情報線は８本あれ
ばよく、信号線を半減することができる。

【図面の簡単な説明】

第１図は本発明実施例回線選択制御装置の構成を示すブ
ロック図。 第２図は本発明実施例回線選択制御装置の回線制御共通
部およびラインアダプタの構成を示すブロック図。 第３図は選択動作およびデータ転送の状況を示すタイム
チャート。 １・・・回線制御共通部、２−１．２−２−２−　ｍ−
−−２−ｎ・・・ラインアダプタ、３・・・共通バス、
１１・・・制御部、１２・・・アドレスレジスタ、１３
・・・データレジスタ、１４・・・切替回路、２１・・
・制御回路、２２・・・アダプタアドレスレジスタ、２
３・・・比較器、２４・・・被選択表示手段、２５・・
・入力データレジスタ、２６・・・出力データレジスタ
、３１・・・情報線、３２・・・アドレス送出信号線、
３３・・・制御線。

Claims (1)

【特許請求の範囲】
1. （１）それぞれデータ通信回線に接続されデータの送受
   信を行う複数のラインアダプタと、 このラインアダプタに共通に接続されたバスと、このバ
   スに接続され各ラインアダプタを時分割に選択制御する
   回線制御共通部を備えた回線選択制御装置において、 この回線制御共通部は、ラインアダプタアドレスおよび
   ラインアダプタアドレス送出を表示するアドレス送出信
   号を前記共通バスに出力する手段を含み、 各ラインアダプタは、自己のアドレスを保持するアドレ
   スレジスタと、前記共通バスに送出されたラインアダプ
   タアドレスとを比較する比較器と、この比較器の一致出
   力を保持する被選択表示手段と、この被選択表示手段の
   表示出力により上記共通バスと入力データレジスタまた
   は出力データレジスタとのデータ送受を有効にする手段
   とを含むことを特徴とする回線選択制御装置。