JPS61117650A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータシステムに利用され、それぞれが
バス接続されたユニットのバス使用制御を行うバス制御
装置に関する。

〔従来の技術〕

ユニットのバス接続は、多数のユニットを接続するため
に有効な手段としてコンピュータシステムの各所に採用
されている。たとえば、入出カプロセッサと各入出力ア
ダプタ間や、演算プロセッサと磁気ディスクプロセッサ
と入出力プロセッサと保守プロセッサと主記憶装置との
間において等である。このようなバス接続のバス制御は
、主として近年の集積回路技術の急発展に伴う装置の高
度化、複雑化によりその重要度を強めている。

従来この種のバス制御方式は、バスと共有する複数ユニ
ー／　トからのバスリクエスト信号に対し、予め定めら
れた優先順位に基づいて応答し、アクセプト信号を返送
し、アクセプト信号を受は取ったユニットがバスを使用
するようにしている。

ところで、バスを共有するユニット間には、たとえば磁
気ディスクアダプタや磁気テープアダプタ対ラインプリ
ンタアダプタやカード読取アダプタ、または入出カプロ
セッサや磁気ディスクプロセッサ対演算プロセッサや保
守プロセッサ等のように、データ転送速度が比較的高速
なユニットと比較的低速なユニットがある。したがって
バスリクエスト信号に対しては、ユニットのデータ転送
速度に応じて優先順位を付し、この優先順位にしたがっ
てバス使用権を割当てることはコンピュータのスループ
ットの向上を図るうえで妥当な方式〔発明が解決しよう
とする問題点〕 しかしこのような従来構成では、たとえ低位のユニット
に対してでも、一旦バス使用権が割当られると、バス使
用中は他の高位のユニットからのバスリクエスト信号が
あっても受付けられないため、低速ユニットからの長い
パスクエストが頻発し、高速ユニットからの発生間隔が
比較的長いバスリクエスト信号と競合することがあると
、高位ユニットからのバスリクエスト信号と低位ユニッ
トからのバスリクエスト信号とが交互に受は入れられる
ようになり、高速データ転送が損なわれ、コンビエータ
システムのスループットが低下する欠点がある。

また、逆に低位ユニットの内部状態により、緊急にデー
タを必要とする場合例えば、低速ユニットが有するデー
タバッファが空きになりそうな場合などに、高位ユニッ
トのバスリクエスト信号が頻発すると長い間低位ユニッ
トへのサービスが受付けられずにデータオーバーランな
どを発生する欠点がある。

本発明は上記従来の問題点を解決するものであり、緊急
性を要するユニットが強制使用要求信号を送出すること
により、他のユニットからのノくスリクエスト信号をイ
ンヒビットしてバスが空き次第、強制使用要求信号の発
信ユニットが単一の場合には、すぐにバスを使用でき、
複数存在する場合にはその中で最も優先順位が高いユニ
ットがバスを使用できることにより、データの転送が効
率的に正しく行えるバス制御装置を提供することを目的
とする。

〔問題点を解決するための手段〕

本発明は、複数のユニットに共通に接続されたバスと、
このバスの使用権を制御するバスリクエスト制御回路と
、このバスリクエスト制御回路と上記複数のユニットと
の間に設けられたバスリクエスト信号およびアクセプト
信号を送受信する手段とを備えたバス制御方式において
、上記ユニットのうちの少なくとも一部のユニットに、
上記バスの通常の優先順位にかかわらず優先的に使用す
ることを要求する強制使用要求信号を発生する手段を備
え、この強制手段要求信号が各ユニットにわたり共通に
接続された強制使用要求信号線を設け、上記少なくとも
一部のユニ７トに、自ユニット内で発生するバスリクエ
スト信号、上記アクセプト信号および上記強制使用要求
信号を入力して、その強制使用要求信号が活性化された
ときに、自ユニットでバスを使用している場合および自
ユニットで上記強制使用要求信号を送出している場合を
除き、自ユニットから送出しているバスリクエスト信号
を非活性化する論理回路を備えたことを特徴とする。

〔作用〕

緊急度の高いユニットが送出する強制バス使用信号によ
り、他のユニットからのバスリクエスト信号を排除でき
ることにより、強制バス使用信号の場合は直ぐに、複数
であったときは優先順位の高い方のユニットから専有で
きるように構成してデータ転送が効率良く行われる。

〔実施例〕

次に本発明について添付図面を参照して詳細に説明する
。

第１図は本発明の実施例装置を示すブロック構成図であ
る。第１図を参照すると、バス共通りロックで同期して
動くバスリクエスト制御回路ｌとＮ個（Ｎａ３）のユニ
ット２１．２２、・・・２Ｎとを備える。この各ユニッ
トは共通のバス１０に接続され、このバスを介してデー
タ転送を行うように構成されている。本発明はこのバス
ｌＯの使用権に係わる問題を扱う。

各ユニット毎にあるバスリクエスト送出回路３１．３２
、−・・３Ｎとは、バスリクエスト制御回路ｌより各ユ
ニットに送出サービスバス使用許可を指示するアクセプ
ト信号４１．４２、−４　Ｎおよび各ユニットからバス
リクエスト制御回路１に送出されるバスリクエスト信号
５１．５２、−５　Ｎで結合される。各ユニットからの
強制使用要求信号６１．６２、−・６Ｎは各ユニットの
出力にワイヤードオア接続されている。本実施例におい
ては、この強制使用要求信号６０の結合は非活性時に論
理「ｌ」、他の信号は論理ｒＯＪとする。

第２図は第１図に示したバスリクエスト送出口路３Ｘ　
　（Ｘは１〜Ｎの任意数）の詳細回路図である。この回
路はユニット内から発生するバスリクエスト信号７１１
と、その値をバス共通りロック７００で取り込むバスリ
クエスト保持フリップフロップ３０１と、同じくユニッ
ト内からのバス強制使用要求信号７２１を入力としその
値をバス共通りロック７００で取り込む強制使用要求信
号保持フリップフロップ３０２とを備える。このフリッ
プフロップ３０１の出力信号７１２と、フリップフロッ
プ３０２の出力信号７２２を入力とするアンドゲート３
０３と、バスリクエスト制御回路１より供給されるアク
セプト信号４Ｘと、前記出力信号７１２を入力とするア
ンドゲート３０４と前記出力信号７２２を入力としバス
上に強制使用要求信号６Ｘを出力するオーブンコレクタ
ーのインバータ３０７と強制使用要求信号６ｘと、出力
信号７１２を入力とするアンドゲート３０５と、アンド
ゲート３０３．３０４．３０５の出力を入力としバスリ
クエスト制御回路ｌのバスリクエスト信号５Ｘを送出す
るオアゲート３０６とにより構成される。

次に第１図、第２図によってこの実施例装置の動作を説
明する。

まず緊急を要しないバスリクエスト信号の送出を説明す
る。ユニット内部より送出されたユニット内バス使用要
求信号７１１が論理「１」となりバス共通りロック７０
０によってバスリクエスト信号保持フリップフロップ３
０１で取り込まれる。この時強制使用要求信号保持フリ
ップフロップ３０２は強制使用要求がないため論理「０
」を保持している。

他のユ斗ットが強制使用要求信号６０を論理「Ｏ」にし
なければ、アンドゲート３０５の出力は出力信号７１２
と強制使用要求信号６ｘにより論理「１」を出力、オア
ゲート３０６を介してバスリクエスト信号５Ｘがバスリ
クエスト制御回路１へ供給される。バスリクエスト制御
回路１では、各ユニットからのバスリクエスト信号を優
先順位に従い選択し、該当するユニットにバス共通りロ
ック７００に同期してアクセプト信号４Ｘを返送する。

ユニット２ｘはバスリクエスト信号５ｘの応答のアクセ
プト信号４Ｘが論理ｒｌＪとなると、バス動作を開始し
バス動作を完了するとバスリクエスト信号５Ｘを論理「
０」とする。バスリクエスト制御回路１はアクセプト信
号４ＸをｒＯＪにするとともに、他のバスリクエスト信
号を同様に１つ選択しアクセプト信号を送出する。アク
セプト信号４Ｘの待機中に他のユニットが強制使用要求
信号６０を論理ｒＯＪとしたとすると、アンドゲート３
０５の出力は強制使用要求信号６Ｘが論理「０」になる
ことにより論理ｒＯＪを送出しバスリクエスト信号５Ｘ
はバスリクエスト制御回路１より見えな（なる。

バス動作中、すなわちバスアクセプト信号４Ｘが論１１
ｒｌＪである間に他のユニットが強制使用要求信号６０
を論理「０」にした場合には、アンドゲート３０５の出
力は論理「０」となるが、アンドゲート３０４がアクセ
プト信号４Ｘとフリップフロ７プ３０１の出力信号７１
２を入力として、論理「１」を出力し続けるため、バス
リクエスト信号５Ｘはバス動作が終了するまで論理ｒｌ
Ｊを送出する。

緊急を要するバスリクエスト信号の送出では、ユニット
内部よりバスリクエスト信号７１１とバス強制使用要求
信号７２１がともに論理「１」となる。

これは同時に「１」になる必要がなくどちらが先行して
もかまわない。

出力信号７１２．７２２はバス共通りロック７００が印
加されるとともに論理「１」となり、インバータ３０７
を介し強制使用要求信号６ｘを介して各ユニットとワイ
ヤードオア接続されている強制使用要求信号６０を論理
「０」とする。アンドゲート３０３はフリップフロップ
３０１の出力信号７１２　、’フリツブフロツブ３０２
′の出力信号７２２より論理「１」を出力し、オアゲー
ト３０６を介してバスリクエスト信号５Ｘを送出する。

前記した通り、緊急性を要せず強制使用要求信号を送出
していないユニットからのバスリクエスト信号は、バス
を使用しているユニットを除いて強制使用要求信号６０
により論理ｒＯＪとなり、バスリクエスト制御回路ｌか
ら見えなくなる。バスリクエスト制御回路１は、バスが
開放され次第、次にバスを使用権を与えるユニットを選
択するが、他に強制使用要求信号６０を発信しているユ
ニットがない場合はバスリクエスト送出口路３ｘのリク
エスト信号しか見えないので、アクセプト信号４ｘを返
送し、ユニ７）２Ｘはバスを即時使用できるようになる
。強制使用要求信号６０は、各ユニットがオーブンコレ
クターのインバータ３０７でドライブしているため、複
数のユニットからの送出が可能である。この場合は強制
使用要求信号を発信しているユニー／　トのバスリクエ
スト信号がバスリクエスト制御回路１に供給されるが、
バスリクエスト制御回路１は、その中の一番優先順位の
高いユニットに対してアクセプト信号を送出することに
なる。優先順位が高い方が通常より高い転送速度を持ち
緊急度は高いので効果的にバスを使用できる。

第２図に示す論理回路の構成はあくまでも一例を示すも
のであって、これと同様の論理回路はこの他の構成によ
ってもさまざまに実行することができ、これにより同様
に本発明を実施することができる。

〔発明の効果〕

本発明によれば、緊急性を要するユニットが強制使用信
号を送出することにより、他のユニットからのバスリク
エスト信号をインヒビットすることによって、バスが空
き次第に強制使用信号発信ユニットが単一の場合はすぐ
にバスを使用することができる。また複数存在する場合
にはその中で最も優先順位が高いユニットがバスを使用
できることにより、データ転送が効率的に正しく行われ
る効果がある。

【図面の簡単な説明】

第１図は本発明の実施例装置を示すブロック構成図。 第２図は第１図のバスリクエスト送出回路のブロック構
成詳細回路図。 １・・・バスリクエスト制御回路、２１．２２．２ｘ、
２Ｎ・＝ユニット　（＃１〜＃Ｘ　）　、３１．３２．
３ｘ、３Ｎ・・・バスリクエスト送出回路、ＩＯ・・・
バス、４工、４２．４Ｘ　、４Ｎ　・７クセブト信号、
５１．５２．５Ｘ。 ５Ｎ・・・バスリクエスト信号、６０．６１．６２．６
Ｘ、６Ｎ・・・強制使用要求信号、３０１・・・バスリ
フ呈スト保持フリップフロップ、３０２・・・強制使用
要求信号保持フリップフロップ、３０３．３０４．３０
５・・・アンドゲート、３０６・・・オアゲート、３０
７・・・オーブンコレクターのインバータ、７００・・
・バス共通りロック、７１１・・・ユニット内バスリク
エスト信号、７１２・・・フリップフロップ３０１の出
力信号、７２１・・・ユニット内バス強制使用要求信号
、７２２・・・フリップフロップ３０２の出力信号。

Claims (1)

【特許請求の範囲】
1. （１）複数のユニットに共通に接続されたバスと、この
   バスの使用権を制御するバスリクエスト制御回路と、 このバスリクエスト制御回路と上記複数のユニットとの
   間に設けられたバスリクエスト信号およびアクセプト信
   号を送受信する手段と を備えたバス制御方式において、 上記ユニットのうちの少なくとも一部のユニットに、上
   記バスの通常の優先順位にかかわらず優先的に使用する
   ことを要求する強制使用要求信号を発生する手段を備え
   、 この強制手段要求信号が各ユニットにわたり共通に接続
   された強制使用要求信号線を設け、上記少なくとも一部
   のユニットに、 自ユニット内で発生するバスリクエスト信号、上記アク
   セプト信号および上記強制使用要求信号を入力して、そ
   の強制使用要求信号が活性化されたときに、自ユニット
   でバスを使用している場合および自ユニットで上記強制
   使用要求信号を送出している場合を除き、自ユニットか
   ら送出しているバスリクエスト信号を非活性化する論理
   回路を備えたことを特徴とするバス制御方式。