JP4154678B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP4154678B2 JP4154678B2 JP34617497A JP34617497A JP4154678B2 JP 4154678 B2 JP4154678 B2 JP 4154678B2 JP 34617497 A JP34617497 A JP 34617497A JP 34617497 A JP34617497 A JP 34617497A JP 4154678 B2 JP4154678 B2 JP 4154678B2
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- bus
- data
- shared
- shared bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Description
【発明の属する技術分野】
本発明は、情報処理装置において、共有バスに接続される1つのアダプタが有するデータ転送処理能力を、1つの共有バス性能を超えて高速化することが可能な高速バスシステムに関する。
【0002】
【従来の技術】
従来、1つのアダプタ上のバス高速化技術としては、アダプタに接続している共有バス上の動作クロックを高速化してデータの高速転送をおこなう第1の方法と、同時刻では片方向データ転送をしており、共有バス上の転送データ幅を拡張して高速転送を行う第2の方法がある。第2の方法では、例えばアドレスバス10本、データバス16本、コントロールバス5本のうちデータバスを拡張して32本にする場合等が考えられる。
しかしながら、上記の従来方法を用いた情報処理装置では、クロックを高速化する方法を採用した場合には、高周波になるためパターン設計技術や、電磁波漏れ対策がより高度になり、面倒になる。また、転送データ幅を拡張した場合でも、共有バス上のデータはある時間をみると片方向転送であり、同時双方向データ転送を実現できないという問題があった。
従来、このようなバス制御方法としては、例えば特開平7−210498号公報に記載のバス調停回路や、特開平9−198307号公報に記載の情報処理装置のキャッシュコピーレンス制御方法がある。
【0003】
【発明が解決しようとする課題】
このように、従来による共有バスの高速化においては、クロックを高速化する方法と転送データ幅を拡張する方法があるが、パターン設計技術や、電磁波漏れ対策がより高度で面倒になり、また、同時双方向データ転送は実現できなかった。
1つのアダプタが分離した複数の共有バスのコネクタ部と接続する場合に、アダプタが複数の上記共有バスを独立に制御することができれば、クロックを高速化することなく、データの同時双方向転送を実現することができる。
本発明の目的は、このような従来の課題を解決し、1つのアダプタが分離した複数の共有バスをそれぞれ独立して制御できるようにして、クロックを高速化せずにデータの同時双方向転送を実現することが可能な高速バスシステムを提供することにある。
【0004】
【課題を解決するための手段】
上記目的を達成するため、本発明の高速バスシステムは、分離した2つ以上の共有バスを制御できるバスコントローラとアダプタを有し、該共有バスに複数のアダプタが接続できる情報処理装置において、1つの共有バスに接続するアダプタの性能が、該共有バスの性能以上のデータ転送能力を必要とする場合、共有バスの性能を向上させるために、該バスコントローラとアダプタが、独立して第1の共有バス及び該第1の共有バスとは別の第2の共有バスを同時に制御できる機能を設ける。
なお、該アダプタと該バスコントローラは、分離した共有バスに同一アダプタが接続されているかどうかを、上位MPUが通知してくることで判別する。
該アダプタと該バスコントローラは、分離した共有バスのうち一方の共有バスを制御するときには、アダプタからバスコントローラへデータを送出する上り側専用に使用し、他方の共有バスを制御するときは、バスコントローラからアダプタへデータを送出する下り側専用に使用する。
この場合、該アダプタと該バスコントローラは、分離した共有バス番号をもとに、各分離された共有バスをデータの上り側と下り側専用に分けて使用する。
このように、該アダプタが分離した2つ以上の共有バスに接続できるようにすることにより、該共有バスのデータ転送能力を向上させるものである。
【0005】
【発明の実施の形態】
以下、本発明の実施例を、図面により詳細に説明する。
図1は、本発明の一実施例を示す情報処理装置の全体構成図である。
図1において、情報処理装置J1に収容される1つの回線は例えば電話回線であり、他の回線は例えば社内のネットワークの回線である。各アダプタP1〜Pnは、ユーザ毎に使用される論理回路であって、ある回線にデータが受信されると、この旨を上位MPUに通知することにより、上位MPUは受信データがいずれのアダプタに転送されるべきかを指示する。このように、上位MPUは情報処理装置J1の統括的制御を行うユニットである。情報処理装置J1は、分離した2つ以上の共有バスK1,K2を制御できる1個のバスコントローラB1と複数個のアダプタP1,P2を有し、コネクタC11,C12,C22を介して共有バスK1,K2に接続された複数のアダプタP1,P2を接続する。
上位MPU(M1)は、共有バスK1と共有バスK2に接続されるアダプタが1つのコネクタを持つシングルアダプタであるのか、あるいは2つのコネクタを持つダブルアダプタであるのかを認識するために、最初に、システムバスS1、バスコントローラB1、共有バスK1または共有バスK2を介して各アダプタへアクセスして、アダプタ内にある共通部KP3にあるアダプタ固有IDを読み出すことにより判定している。
【0006】
図5は、図1におけるアダプタ固有IDの認識方法の一例を示す図であり、図6は、同じく上位MPUによる固有IDと回線種別の識別用テーブルの一例を示す構成図である。
上位MPU(M1)がアダプタP2の共通部KP3にアクセスした場合、共通部KP3には3本の線(ID0,ID1,ID2)が接続されており、それらの先端に+5Vに接続されていれば‘1’、接地されていれば‘0’と判別され、3つの値で識別コードを形成する。この識別コードにより、8種類の固有IDと回線種別とシングルかまたはダブルのアダプタ種別を判別できるので、上位MPUは図6のようなテーブルを保持しておく。
例えば、図6に示すように、識別コードが‘000’のときには、シングルアダプタで、回線種別はイーサネットワークであり、アダプタP1であることを判別する。また、‘100’のときには、ダブルアダプタで、回線種別はイーサネットワークであり、アダプタP2であることを判別する。
ユーザロジックULは回線種別、例えばWAN,LAN,イーサネット等により決まる論理回路であって、プロトコル等の手順を交信するロジックを与える。
【0007】
上位MPU(M1)はそのアダプタP2がシングルアダプタか、あるいはダブルアダプタかの判定を行うと、その判定結果をバスコントローラB1に通知し、バスコントローラB1と共有バスK1,K2に接続しているアダプタP2は、アダプタタイプがシングルアダプタかダブルアダプタを認識する。ここでは、ダブルアダプタであることを認識する。また、複数の共有バスK1,K2は異なる番号を持ち、ダブルアダプタが2つにまたがって共有バスK1,K2に接続されるときには、小さい番号の共有バスK1(番号1)を介して、ダブルアダプタP2からバスコントローラB1へとデータ転送(上りデータ転送)を行い、大きい番号の共有バスK2(番号2)を介して、バスコントローラB1からダブルアダプタP2へとデータを転送(下りデータ転送)を行う。バスコントローラB1内にある下りデータ専用制御部KB1と上りデータ専用部KB2、ならびにダブルアダプタP2内にある下りデータ専用制御部KP1と上りデータ専用部KP2は、独立して動作することにより同時双方向データ転送を行い、共有バスの高速化を実現している。
【0008】
図2は、回線からの受信データをアダプタP2がバスコントローラB1へ転送するデータ受信転送と、送信データをバスコントローラB1がアダプタP2に転送するデータ送信転送の流れを示す詳細図である。
図2により、先ずデータ受信転送の流れを説明する。
回線からの受信データは、ユーザロジックULおよびアダプタP2内の送受信データ共通制御部KP3Aを介してデュアルメモリKP3Bに格納され、送受信データ共通制御部KP3Aは上りデータ制御部KP2内の受信データ管理部KP2Bに受信データを格納したことを通知する。受信データ管理部KP2Bは、あらかじめ上位MPUから受信データを格納する上位デュアルメモリKB3Bのアドレスを知らされているため、受信データフローR1で示すように、受信データをそのアドレス宛てに共有バスK2を介して共通バス2制御部KB2Aの制御のもとでバスコントローラB1内の共通部KB3の上位デュアルメモリKB3Bに転送する。アダプタP2内の共通バス2インタフェースタイミング制御部KP2AとバスコントローラB1内の上位共通バス2インタフェースタイミング制御部KB2Bは、共有バスK2の決められたバスタイミングに従い、受信データ転送を行う。
【0009】
次に、図2によりデータ送信転送の流れを説明する。
上位MPU(M1)は、送信データをバスコントローラB1内の上位デュアルメモリKP3Bに格納し、そのときに、格納アドレスを共通制御部KB3Aに通知する。共通制御部KB3Aは、送信データが格納されていることを共通バス1制御部KB1Aに通知する。共通バス1制御部KB1Aは、アダプタP2内の送信データ管理部KP1Bに送信起動要求を出すことにより、送信データ管理部KP1Bは共通制御部KB3Aから送信データの格納アドレスを入手して、送信データフローT1に示すように、送信データを上位デュアルメモリKP3Bから共通バス1制御部KB1A、共有バスK1、送受信データ共通制御部KP3Aを介してデュアルメモリKP3Bに転送する。デュアルメモリKP3Bの送信データ転送アドレスは送信データ管理部KP1Bが管理している。
アダプタP2内の共通バス1インタフェースタイミング制御部KP1AとバスコントローラB1内の上位共通バス1インタフェースタイミング制御部KB1Bは、共有バスK1の決められたバスタイミングに従い、送信データ転送を行う。共通バスK1と共通バスK2は全く同じ仕様のバスであり、物理的に分離されている。
【0010】
上記受信データフローR1に示すような受信データ転送中に、上記送信データフローT1に示すような送信データ要求が上位MPU(M1)よりあった場合には、送受信が共通にアクセスする上位デュアルメモリKB3Bと送受信デュアルメモリKP3Bがあり、送受信データが同時にアクセスした場合にデータのオーバーフロー、アンダーフローが発生しないようにする必要がある。そのため、本実施例では、共有バス1制御部KB1A、共有バス2制御部KB2A、送信データ管理部KP1Bおよび受信データ管理部KP2Bの内部にそれぞれバッファを持たせることにより、送受信データの転送が同時に発生してもシステム的に問題なく高速通信が実現できる。例えば、上位デュアルメモリKB3BおよびデュアルメモリKP3Bでは、送信データと受信データの格納エリアが別個に分けられているが、送受信データ制御部KP3Aから受信データ管理部KP2Bに受信データを送信している時間中に送信データ管理部KP1Bから送受信データ制御部KP3Aに送信データが送られてきた場合には、誤動作が発生してしまうので、送信データ管理部KP1Bのバッファに送信データを一時格納して競合動作を回避する。同じように、共通制御部KB3Aから共通バス1制御部KB1Aに送信データを送信している時間中に、共通バス2制御部KB2Aから共通制御部KB3Aに受信データが送られてきた場合には、誤動作が発生してしまうので、共通バス2制御部KB2Aのバッファに受信データを一時格納して競合動作を回避する。
【0011】
図3は、本発明のコネクタ部と共有バスとの構成を説明する図である。
図3の上方破線内には、共有バスK1とその共有バスK1に接続するコネクタ群C1(C11、C12、C1n)が、また下方破線内には、共有バスK2とその共有バスK2に接続するコネクタ群C2(C21、C22、C2n)が示されている。
各共有バスK1,K2にコネクタ部がそれぞれ複数個存在する場合には、シングルアダプタは各1個ずつのコネクタ部を有し、ダブルアダプタは両方に1個ずつのコネクタ部を有している。ダブルアダプタの場合、C11とC21の組合わせでも、C12とC22の組合わせでもよく、またC1nとC2nの組合わせでもよい。
例えば、シングルアダプタP1は、1つのコネクタ部C11をもち、ダブルアダプタP2は、2つのコネクタ部C12とC22を持つ。シングルアダプタP1は、共有バスK1に接続されたコネクタ部(C11、C12、C1n)および共有バスK2にあるコネクタ部(C21、C22、C2n)のいかなる場所でも接続でき、ダブルアダプタP2は、共有バスK1のコネクタ部C11と共有バスK2にあるコネクタ部C21、共有バスK1のコネクタ部C12と共有バスK2にあるコネクタ部C22、共有バスK1のコネクタ部C1nと共有バスK2にあるコネクタ部C2n、というように2組のコネクタを使用して共有バスに接続する。
【0012】
図4は、本発明のアダプタとコネクタ部の構成を示す図である。
図4には、一例としてシングルアダプタP1とコネクタ部C11、ダブルアダプタP2と2つのコネクタ部(C12とC22)の構成が示されている。
情報処理装置J1には、シングルアダプタP1とダブルアダプタP2とが設けられるが、本発明データ同時双方向転送を実現するのはダブルアダプタP2であって、シングルアダプタP1は同時刻ではないが、データ双方向転送を行うのみである。
【0013】
【発明の効果】
以上説明したように、本発明によれば、分離した2つ以上の共有バスを制御できるバスコントローラとアダプタを有し、該共有バスに複数の該アダプタが接続できる情報処理装置内で、複数の共有バスを独立にコントロールするバスコントローラとアダプタ間のデータ転送時、アダプタはバスコントローラへデータを送出するための共有バスと、バスコントローラからデータを受け入れるための前記共有バスと異なる共有バスを独立して制御し、バスコントローラおよびアダプタは上記2つの異なる共有バスを同時に使用するので、アダプタとバスコントローラ間でデータの同時双方向転送が可能となり、クロックを高速化することなく、データの同時双方向転送が実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す情報処理装置の全体構成図である。
【図2】図1における送信データと受信データの流れを説明する詳細図である。
【図3】本発明のコネクタ部と共有バスの構成を説明する図である。
【図4】本発明のアダプタとコネクタ部の組合わせの一例を示す図である。
【図5】上位MPUがアダプタの固有IDと回線種別を識別する方法を説明する図である。
【図6】アダプタの固有IDと回線種別を識別するテーブルの構成図である。
【符号の説明】
J1…情報処理装置、M1…上位MPU、S1…システムバス、
B1…バスコントローラ、K1…共有バス1、K2…共有バス2、
KB1…バスコントローラ内共有バス1制御部、
KB2…バスコントローラ内共有バス2制御部、
KB3…システムバス制御と共有バス間コントローラ、
C11…アダプタP1が接続する共有バス1のコネクタ部、
C21…アダプタP1がダブルアダプタのときの共有バス2のコネクタ部、
C12…アダプタP2が接続する共有バス1のコネクタ部、
C22…アダプタP2が接続する共有バス2のコネクタ部、
C1n…アダプタPnが接続する共有バス1のコネクタ部、
C2n…アダプタPnが接続する共有バス2のコネクタ部、
C1…共有バス1のコネクタ群、C2…共有バス2のコネクタ群、
P1…共有バス1または共有バス2のいずれかに接続するアダプタ、
P2…共有バス1と共有バス2をまたがって接続するアダプタ、
KP1…アダプタP2内共有バス1制御部、
KP2…アダプタP2内共有バス2制御部、
KP3…アダプタP2内KP1とKP2共通制御部、
KB1A…バスコントローラB1内の共通バス1制御部、
KB1B…バスコントローラB1のインタフェースタイミング制御部、
KB2A…バスコントローラB1内の共通バス1制御部、
KB2B…バスコントローラB1内のインタフェースタイミング制御部、
KB3A…バスコントローラB1内の共通制御部、
KB3B…バスコントローラB1内の上位デュアルメモリ、
KP1A…アダプタP2内の共通バス1インタフェースタイミング制御部、
KP1B…アダプタP2内の送信データ管理部、
KP2A…アダプタP2内の共通バス2インタフェースタイミング制御部、
KP2B…アダプタP2内の受信データ管理部、
KP3A…アダプタP2内の送受信データ制御部、
KP3B…アダプタP2内のデュアルメモリ、T1…送信データフロー、
R1…受信データフロー、
UL…ユーザロジック。
Claims (3)
- 複数の回線を収容しデータの送受信を行う情報処理装置であって、
情報処理装置の制御を行う上位プロセッサユニットと、
複数の共有バスと、
前記上位プロセッサユニットと前記複数の共有バスとの間に接続され、各共有バスでのデータ転送を独立して制御するバスコントローラと、
前記複数の回線毎に、当該回線と前記共有バスとの間に接続され、該共有バスとはコネクタを介して接続される複数のアダプタとを有し、
前記上位プロセッサユニットは、データの送受信に用いるアダプタが少なくとも第1の共有バスに接続された第1のコネクタと第2の共有バスに接続された第2のコネクタを含む複数のコネクタを持つアダプタかどうか判定して判定結果を前記バスコントローラに通知し、
前記バスコントローラは、
前記上位プロセッサユニットから前記アダプタが複数のコネクタを持つとの判定結果を通知されると、前記第1のコネクタに接続されている前記第1の共有バスを、当該バスコントローラから当該アダプタに前記回線への送信データを転送する下り専用バスとして使用し、前記第2のコネクタに接続されている前記第2の共有バスを、当該アダプタから当該バスコントローラに前記回線からの受信データを転送する上り専用バスとして使用して同時双方向データ転送制御を行い、
前記上位プロセッサユニットから前記アダプタが1つのコネクタを持つとの判定結果を通知されると、当該コネクタに接続された共有バスを介して双方向のデータ転送制御を行う
ことを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記バスコントローラは、前記送信データを一時的に格納する第1のバッファと、前記受信データを一時的に格納する第2のバッファと、前記送信データと前記受信データとを格納する第1のメモリとを有し、
前記アダプタは、前記送信データを一時的に格納する第3のバッファと、前記受信データを一時的に格納する第4のバッファと、前記送信データと前記受信データとを格納する第2のメモリとを有し、
前記送信データは、前記バスコントローラから前記アダプタに前記第1の共有バスを介して転送され、該アダプタの前記第3のバッファ部に一時的に格納された後、前記第2のメモリ部に格納され、
前記受信データは、前記アダプタから前記バスコントローラに前記第2の共有バスを介して転送され、該バスコントローラの前記第2のバッファ部に一時的に格納された後、前記第1のメモリ部に格納される
ことを特徴とする情報処理装置。 - 請求項1もしくは請求項2のいずれかに記載の情報処理装置であって、
前記上位プロセッサユニットは、
前記アダプタが複数のコネクタを持つのか1つのコネクタのみ持つのかを示すアダプタ種別情報と当該アダプタの識別情報とを対応付けて記憶し、
前記判定を、前記記憶した対応付け情報を参照して行う
ことを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34617497A JP4154678B2 (ja) | 1997-12-16 | 1997-12-16 | 情報処理装置 |
US09/210,482 US6216194B1 (en) | 1997-12-16 | 1998-12-14 | Information processing unit for separately controlling a plurality of shared buses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34617497A JP4154678B2 (ja) | 1997-12-16 | 1997-12-16 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11175460A JPH11175460A (ja) | 1999-07-02 |
JP4154678B2 true JP4154678B2 (ja) | 2008-09-24 |
Family
ID=18381623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34617497A Expired - Lifetime JP4154678B2 (ja) | 1997-12-16 | 1997-12-16 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6216194B1 (ja) |
JP (1) | JP4154678B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10010007B2 (en) | 2015-12-09 | 2018-06-26 | Mellanox Technologies, Ltd. | Multi-slot plug-in card |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05204822A (ja) | 1992-01-24 | 1993-08-13 | Hitachi Ltd | データバスの多重化方式 |
JPH07141285A (ja) | 1993-11-16 | 1995-06-02 | Nec Gumma Ltd | データ転送制御装置 |
JPH07210498A (ja) | 1994-01-20 | 1995-08-11 | Fuji Facom Corp | バス調停回路 |
CA2124770C (en) * | 1994-05-31 | 1998-11-03 | Bruce Leigh Townsend | Voice bus for a computer backplane |
WO1995034065A2 (en) * | 1994-06-08 | 1995-12-14 | Intel Corporation | Disk drive connector interface for use on pci bus |
US5572688A (en) * | 1994-09-30 | 1996-11-05 | Tyan Computer Corporation | Primary bus processing element with multifunction interconnection to secondary bus |
US5740378A (en) * | 1995-08-17 | 1998-04-14 | Videoserver, Inc. | Hot swap bus architecture |
JPH09198307A (ja) | 1996-01-18 | 1997-07-31 | Fujitsu Ltd | 情報処理装置のキャッシュコヒーレンス制御方法 |
US5812801A (en) * | 1996-02-20 | 1998-09-22 | Apple Computer, Inc. | Apparatus and method for implementing an alternate bus standard in a computer system not designed for the alternate bus standard |
-
1997
- 1997-12-16 JP JP34617497A patent/JP4154678B2/ja not_active Expired - Lifetime
-
1998
- 1998-12-14 US US09/210,482 patent/US6216194B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6216194B1 (en) | 2001-04-10 |
JPH11175460A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6070214A (en) | Serially linked bus bridge for expanding access over a first bus to a second bus | |
US6088752A (en) | Method and apparatus for exchanging information between buses in a portable computer and docking station through a bridge employing a serial link | |
US5659718A (en) | Synchronous bus and bus interface device | |
US7356634B2 (en) | Device including serial interface | |
WO1998015896A1 (en) | High speed heterogeneous coupling of computer systems using channel-to-channel protocol | |
US5802333A (en) | Network inter-product stacking mechanism in which stacked products appear to the network as a single device | |
US6799231B2 (en) | Virtual I/O device coupled to memory controller | |
EP1238494B1 (en) | Bridge interface circuit | |
JP4154678B2 (ja) | 情報処理装置 | |
US6816935B1 (en) | Interrupt and status reporting structure and method for a timeslot bus | |
EP1161727B1 (en) | Bus bridge | |
JPH07200432A (ja) | データ通信方法及びシステム連結装置 | |
EP1188120B1 (en) | Computer docking system and method | |
EP1653373B1 (en) | Bus bridge | |
JP4987376B2 (ja) | リンクブリッジ | |
US20030115383A1 (en) | System and method for managing CPCI buses in a multi-processing system | |
CN100412833C (zh) | Dma控制器、具有层次总线结构的系统芯片及数据传输方法 | |
US20050165988A1 (en) | Bus communication system | |
JP5033228B2 (ja) | リンクブリッジ | |
JPH02189049A (ja) | 回線制御装置 | |
JPS61117650A (ja) | バス制御方式 | |
JPH0136740B2 (ja) | ||
JPS62165452A (ja) | デ−タ転送アダプタ | |
JP2006323869A (ja) | 結合システムおよび方法 | |
JPH05216834A (ja) | マルチcpuシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080613 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |