JP2006323869A

JP2006323869A - 結合システムおよび方法

Info

Publication number: JP2006323869A
Application number: JP2006203273A
Authority: JP
Inventors: Franc Ahern; アハーン，フランク
Original assignee: Mobility Electronics Inc
Current assignee: Igo Inc
Priority date: 2006-07-26
Filing date: 2006-07-26
Publication date: 2006-11-30

Abstract

【課題】複数のバス間での情報転送のために改善されたシステムを提供する。
【解決手段】ホストコンピュータによりアクセスできるブリッジであって、第一バス１０から第二バス１２にアクセスを拡張できる。結合システムは、第一と第二のインターフェイスとともにリンク４０，４６をもつ。第一インターフェイス１４は第一バスとリンクとの間に結合される。第二インターフェイス１６は第二バスとリンクとの間に結合される。第一インターフェイスと第二インターフェイスは、次のように動作する。（ａ）第一バスと第二バスフォーマットと異なるフォーマットのリンクを介して情報をシリアルに出力する、（ｂ）第一バスを介して通信するポータブルコンピュータは、該第一バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの一つもしくは二つの該第二バスのバスコンパチブル装置を独立にアドレスすることを可能にする。
【選択図】図１

Description

本発明はデータ処理システム、そして特にバス間で情報転送機構を持つ結合システム（ｄｏｃｋｉｎｇｓｙｓｔｅｍ）に関連するものである。

コンピュータは、ホストプロセッサと、メモリデバイスや入力／出力装置等の様々な装置間のデータ転送のためにバスを使うことができる。ここでいう"入力／出力"装置は、入力を発生させる又は出力を受ける）装置（或いはその両方を指す。従って'入力／出力'は別々に使われる。これらのバスは、プロセッサーに特に緊急に必要とされるデータ交換のための予備の高レベルバスに接続されたホストプロセッサーと階層構造に配列される。低レベルバスは優先度の低い周辺装置に接続される。

独立バスを備えるためのいくつかの他の理由がある。一本のバスに装置を過多に設置することは高い負荷を生ずる。そのような負荷は、パワ−の必要と多くの装置を信号処理することから引き起こされる遅延のためにバスのドライブを困難にする。また、あるバス上のいくつかの装置は定期的にマスタとして働き、スレーブデバイスと通信するためにあるバスに制御を要求する。独立バス上のいくつかの装置を分けることによって、マスタ装置がホストプロセッサーや他のマスタ装置に使われるバスと提携することなく、低レベルバス上の他の装置と通信できる。

ＰＣＩバス規格はＯｒeｇｏｎのＰＣＩ Special Interest Group of Hillsboroによって仕様がきめられている。ＰＣＩバスは３２ビット幅でマルチプレクス・アドレス−データ（ＡＤ）バスポーションの特徴があり、６４ビット幅のＡＤバスポーションに拡張することができる。ＰＣＩバス上で高データ・スループットレート（例えば３３ＭＨｚクロックレート）を維持することはバス上の電気的ＡＣ・ＤＣ負荷に固定的限界を与える。スピードを考慮することはまた、バスの物理的な長さ及び負荷によりバスに配置できるキャパシタンスを制限し、一方で、将来のＰＣＩバスレート（例えば６６ＭＨｚ）は電気負荷やキャパシタンス関連を悪化させる。これらの負荷の制限を認識しないと、バス装置間で伝送遅延や同期のとれない動作を生じる。

これらのロード制限を回避するために、ＰＣＩバス標準は、ブリッジを介してプライマリＰＣＩバスがセカンダリＰＣＩバスと通信することを可能にするブリッジを仕様にしている。追加的負荷は、プライマリバス上の負荷を増やすことなくセカンダリバス上に配置される。様々なタイプのブリッジは米国特許5,548,730と5,694,556を参照のこと。

ＰＣＩブリッジは、いずれかのバスのイニシエータ或いはバスマスターが、他のバスにあるターゲットの処理を完了することを可能にする階層構造を監視する。ここで使われるように、階層構造は高レベル或いは低レベルが意味を持つという概念を持つシステムのことをいう。例えば、ＰＣＩバスシステムは様々なスコアにおいて階層構造をもつ。レベルの順序は、高レベルホストプロセッサが、通常、高レベルバスからブリッジを経由して低レベルバスへと通信する場合において、監視される。レベルの順序はまた、同レベルのバスが直接通信することはなく高レベルバスに相互接続されたブリッジを経由して通信される場合において、監視される。またレベルの順序は、データが、含まれるレベルに基づいてブリッジを通ることを許可される前にそのアドレスによってフィルタされる場合において監視される。一つ或いはそれ以上の先行概念を用いる、又は異なる概念を用いることによりレベルの順序を監視する他の階層構造システムも存在する。

いくつかのパーソナルコンピュータはコンピュータ内の周辺バスへカードを接続可能にするアドオンカード用のスロットを備える。ユーザはしばしば追加スロットを必要とするため、拡張カードは、アドオンカードのための追加スロットを提供する拡張ユニットと周辺バス間を接続するように設計されている。バス拡張のためのシステムについては、米国特許5,006,981、5,191,657、また5,335,329を参照のこと。また米国特許5,524,252も参照のこと。

ポータブルコンピュータでは、ユーザが追加周辺装置を接続するときに特別な考慮が必要になる。しばしばユーザはポータブルコンピュータをデスクトップへもっていき、結合ステーション或いはキーボードやモニタ、プリンタ等のためのポートレプリケータを通して接続する。ユーザはまた、結合ステーション内のネットワークインタフェースカードを通してネットワークに接続することを希望する。あるときは、ユーザはハード装置やＣＤ−ＲＯＭドライブといった追加デバイスを必要とする。技術的には限られた範囲まで可能なのであるが、ポータブルコンピュータのバスをケーブルを通して拡張することは、多数のワイヤを必要とするため、またケーブルの実質的な長さにより生じる呼び出し時間のために難しい。

米国特許5,696,949においてホストシャーシは、拡張シャーシ内のＰＣＩからＰＣＩへのブリッジにケーブルバスを介してつながるＰＣＩからＰＣＩへのブリッジを持つ。このシステムは、一つのケーブルバス上を二つの独立したブリッジが通信するため比較的複雑である。このケーブルバスは本質的にＰＣＩバスに通常見られるラインをすべて含む。この方法はケーブルバスに関連するクロック呼び出し時間を扱う遅延技術を用いる。ケーブルバスの拡張サイドに生成されるクロック信号は次のようなものである：（a）ケーブルバスを交差して送られるが、ケーブルの長さに応じた遅れが生じる。（b）拡張サイドが使われる前に、遅延ラインによってケーブルバスの拡張サイドと等しい量だけ遅れが生じる。そのような設計はシステムを複雑にし、様々な物理設計でワークスペースを提供することを難しくするので、あらかじめ設計された長さの調整ケーブルへ制限する。

米国特許5,590,377は、結合ステーション内のＰＣＩからＰＣＩへのブリッジへＰＣＩ接続されるポータブルコンピュータのプライマリＰＣＩバスを示す。結合された時、プライマリバスとセコンダリバスは物理的に非常に密着している。ケーブルは、結合ステーションとポータブルコンピュータ間での分離は可能でない。この配置では、プライマリＰＣＩバスと結合ステーション間のインタフェース回路はない。米国出願5,724,529を参照のこと。

米国特許5,540,597はポータブルコンピュータ内のＰＣカードスロットへ周辺機器を接続するときに、ＰＣＭＣＩＡコネクタの追加を避けることを提唱するが、しかしそのための関連ブリッジ技術をなんら明らかにしていない。

米国特許4,882,702は工業機械と処理を制御するプログラマブル・コントローラーを示す。該システムは様々な入力／出力モジュールとデータをシリアル交換する。これらのモジュールの一つは、様々なグループの付加的入力／出力モジュールとシリアル通信できる拡張モジュールに置き換えることが可能である。このシステムは、拡張モジュールとの通信方法が入力／出力モジュールとの通信方法と異なるということにおいてブリッジに類似するものではない。拡張モジュールではシステムは、ステイタスバイトのグループがすべての拡張デバイスへ転送されるブロック転送モードに変化する。このシステムはまた、入力／出力処理に制限され、アドレスを指定できる様々なメモリ処理をサポートしていない。米国特許4,413,319及び4,504,927を参照。

米国特許5,572,525において、機器のために設計されたもう一つのバス（IEEE488一般目的機器バス）は、もう一つの拡張装置への転送ケーブルを介してシリアルに転送されるパケットへのバスインフォメーションを中断する拡張装置に接続する。この別の拡張装置はシリアルパケットを第二機器バスに適用されるパラレルデータに復元する。この拡張装置は、パラレル／シリアル変換レイヤ以前のメッセージ解釈レイヤや他のあらゆるレイヤを介して動作するインテリジェント・システムである。従ってこのシステムはブリッジと異なる。このシステムはまた、実行する処理のタイプも限定される。米国特許4,959,833を参照。

米国特許5,325,491は、リモート周辺装置と連結するための多数のワイヤによりローカルバスをケーブルにインタフェースするシステムを示す。米国特許3,800,097、4,787,029、4,961,140、5,430,847を参照。

Small Computer System Interface(ＳＣＳＩ)は多様な周辺装置のためのバス規格を定義する。このＳＣＳＩバスはハイレベル命令へ応答するインテリジェント・システムの一部分である。従ってＳＣＳＩシステムは、ソフトウェア・ドライバに、ハードウェアがＳＣＳＩバスと通信できることを必要とする。このかなり複雑なシステムはＰＣＩ規格で定められたブリッジとは大きく異なる。データ転送のためのその他の複雑な技術とプロトコルには様々なものが存在するが、イーサネット、トークンリング、TCP/IP、ISDN、FDDI、HIPPI、ATM、ファイバー・チャネル等も含めて、これらはブリッジ技術との関連性は持たない。

米国特許4,954,949、5,038,320、5,111,423、5,446,869、5,495,569、5,497,498、5,507,002、5,517,623、5,530,895、5,542,055、5,555,510、5,572,688、5,611,053も参照。

それゆえに複数のバス間での情報転送のために改善されたシステムが必要である。

発明の概要
本発明の特徴と利点を示す実施例に従って、ポータブルコンピュータへ第一バスからセカンドバスへのアクセスを付与するための結合システムが提供される。該第一バスと該第二バスはそれぞれのバスの複数のバス−コンパティブル・デバイスにそれぞれ独立に接続するように適合されている。該結合システムは、第一バスと第二バスのインタフェース手段を合わせるリンクを持つ。第一インタフェース手段は該第一バスとリンクとの間に結合される。第二インタフェース手段は該第二バスとリンクとの間に結合される。第一バスインタフェース手段と第二バスインタフェース手段は（a）第一バスと第二バスと異なるフォーマットでリンクを通してバス関連情報を送る、（ｂ）該第一バスを介して通信するポータブルコンピュータは、該第一バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの該第一バスで使用する一つもしくは二つの該第二バスのバスコンパチブル装置を独立にアドレスすることを可能にする。

本発明のもう一つの面に従うと、第一バスを持つポータブルコンピュータを結合するために、リンクを通じて第二バスと通信するための方法が提供される。第一バスと第二バスはそれぞれ、複数のバス−コンパティブル・デバイスの各々に独立して接続するように適合される。該方法はバス関連情報を、第一バスと第二バスと異なるフォーマットでリンクを通して送るステップを含む。別のステップは、該第一バスを介して通信するポータブルコンピュータは、該第一バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの該第一バスで使用する一つもしくは二つの該第二バスのバスコンパチブル装置を独立にアドレスすることを可能にする。

前述の型の装置と方法を採用することによって、バス間で情報転送をする改良されたシステムが完成された。一つの望ましい実施例において、二本のバスが、単方向リンクのペアで形成された双方向リンクにより通信し、それぞれは、ツイストペア或いはトゥイン軸ライン（望まれるスピードと予想される通信距離に依存する）を採用した。バスからの情報ははじめにリンクで伝送するためにフレームにシリアライズされる前にＦＩＦＯ（ファーストインファーストアウト）レジスタにロードされる。受け取ったフレームはデシリアライズされ、目的バスに配置される前にＦＩＦＯレジスタにロードされる。望ましくは、割り込み、エラー信号、状態信号はリンクにより送られる。

この望ましい実施例において、アドレスとデータは、制御もしくはバイトイネーブル信号のいずれかとして動作する４ビットで、一度に一トランザクションでバスから取得される。二或いはそれ以上の追加ビットが各トランザクションでタグに追加され、各トランザクションは、アドレッシングサイクル、ノン−ポステッッドライト（on-posted write）のアクノリッジメント、データバースト、（もしくは、シングルサイクル）である。もしこれらのトランザクションがポステッドライトなら、リンクにシリアルに送られるいくつかのフレームにエンコードされる前に、速やかにＦＩＦＯレジスタに格納される。プリフェッチの読み出しが可能な場合、ＦＩＦＯレジスタは読み出したデータをイニシエータが要求した場合格納することができる。応答を待たねばならないシングルサイクルの書き込みもしくは他のトランザクションの場合、要求がターゲットに伝わる前でも、ブリッジは速やかにイニシエータに待ちの信号を送ることができる。

望ましい実施例において、一つ或いは複数のバスがＰＣＩ或いはＰＣＭＣＩＡバス規格に従う（他のバス規格に代わることもできるが）。望ましい装置はＰＣＩ規格の使用の情報とともにロードされる構成レジスタを持つブリッジとして動作する。該装置は構成レジスタによって包含されるレンジ内にあるペンディングアドレスに依存してバス間で情報を転送する。このスキームはアドレス衝突を避けるために単一のベースアドレスを与えられたブリッジの反対側のデバイスと動作する。

一つの大いに望ましい実施例において該装置は、ケーブルで接続された二つの独立のアプリケーションスペシフィック集積回路（ＡＳＩC）として形成される。望ましいのは、これらの二つの集積回路は同じ構造を持つことであるが、それ自体の一つのピンに適用された制御信号に応答して二つの異なるモードで動作できる。階層構造のバス（第一及び第二バス）と動作しながら、これらの集積回路はその関連バスに適切なモードに配置される。第二バスに関連付けられたＡＳＩCは望ましく第二バスのマスタ制御に恩典を与える調停装置を持つ。この望ましいＡＳＩC はまたパラレル及びシリアルポートポートと同様にマウスやキーボードをサポートするポート数を提供する。

ポータブルコンピュータと用いられるときには、ＡＳＩＣのうちの一つはＰＣＭＣＩＡ規格に従うＰＣカードスロットに適合するように設計されたパッケージ内にコネクタと共に組み立てられる。該ＡＳＩＣは結合ステーション内に配置される他のＡＳＩＣへのケーブルを通して接続される。従って、該装置は結合ステーション内のカードバスとＰＣＩバス間でブリッジとして動作する。望ましいＡＳＩCはマウスやキーボードへのポートもまた提供できるため、この設計は結合ステーションに特に有用である。また、ＡＳＩＣに実装された該セコンダリＰＣＩバスはビデオカードやモニタを動作させるためのメインドック回路ボード上のビデオ処理回路へ接続することもできる。

いくつかの実施例において、あるＡＳＩＣはオリジナル装置製造業者（ＯＥＭ）によってポータブルコンピュータにマウントされる。このポータブルコンピュータは、結合ステーションを一対のＡＳＩＣと接続するためのケーブル専用の特別なコネクタを持つ。そのような実施例として、様々なデバイスのためのポートがＡＳＩＣ内に存在することが非常に有利である。ＯＥＭはこの既存のＡＳＩＣの特徴を使うことができ、その結果、そうでなければそのようなポートを実装するために必要となる回路構成が除かれる。

上記の概略的な説明だけでなく本発明の他の目的、特徴および利点は、添付の図面を参照し、以下の適切な詳細な説明および図面に基づく本発明に係わる実施例を参照して十分に理解される。

望ましい実施例の詳細な説明
図１を参照すると、ブリッジが第一バス１０と第二バス１２の間で結合して示されている（あるいは、プライマリバス１０とセコンダリバス１２として参照される）。これらのバスは、ＰＣＩもしくはＰＣＭＣＩＡ３２ビットバスでよいが、他のタイプのバスが考えられ、本説明はなんらかの特定のタイプのバスに限定されるものでない。このタイプのバスは、通常、アドレスとデータラインをもつ。ＰＣＩバスをもつようないくつかの場合には、アドレスおよびデータは同じラインに多重される。さらに、これらのバスは、バス上の装置がトランザクションをうまく処理することを可能にする信号線をもつ。ＰＣＩ標準の場合、これらの信号線は制御もしくはバイトイネーブリング（Ｃ／ＢＥ〔３：０〕）のいずれかに使用される４本のラインを含む。ＰＣＩ標準に基づく他の信号線は、バス制御を獲得するため、ハンドシェイクのため，およびその類のためのものがある（例えば、ＦＲＡＭＥ２２＃、ＴＲＤＴ＃、ＩＲＤＹ＃、ＳＴＯＰ＃、ＤＥＶＳＥＬ＃等）。

バス１０と１２は、それぞれ第一インタフェース１４と第二インタフェース１６（あるいは、インタフェース１４と１６として参照される）に接続されて示されている。送信のためにインタフェース１４と１６により選択されたバス情報はレジスタ１８と２０にロードされる。バスに従うためにインターフェイス１４と１６が選択する入力バス情報はそれぞれレジスタ２２と２４からそれぞれ求める。一実施例において、レジスタ１８−２４は各１６×３８ＦＩＦＯレジスタであるが、異なる大きの別のタイプのレジスタが別の実施例において使用できる。

この実施例において、レジスタ１８−２４は少なくとも３８ビット幅である。これらの３６ビットは、ＰＣＩバス標準に基づいて４制御ビット（Ｃ／ＢＥ＃〔3:０〕）および３２アドレス／データビット（ＡＤ〔31: ０〕）のために予約される。残りの２ビットは、関係するトランザクションの性質を識別するための付加的なタグを送信するために使用できる。他のビットは、各対象のトランザクションを特徴付けるために使用できる。トランザクションは、アドレスサイクル、ノン−ボステッドライトのアクノリッジメント、データバースト、データバーストの終了（もしくはシングルサイクル）のようなタグを付けることができる。このように、出力される書き込みトランザクションはシングルサイクルトランザクションもしくはバースト部分のようなタグを付けることができる。出力される読み出し要求は、バーストの各連続読み出しサイクルに対するバイトイネーブルコード（Ｃ／ＢＥ）のシークエンスをもつバーストの部分としてタグを付けることができる。別の実施例において異なるビット数を使用する他のコーディングスキームが使用できることが理解されるであろう。

図１に示された構造のバランスをとるものは、レジスタ１８−２４を介してインタフェース１４と１６の間の双方向通信を達成するように設計されたリンクである。例えば、エンコーダ２８はレジスタ２０から最も古い３８ビットを受取り、それを５バイト（４０ビット）に変更できる。この余分の２ビットは、ブロック３４から供給される中断、ステータス信号および、エラー信号を表すようにエンコードされる。

これらの各５バイトは、リンクを調整するために有効な情報だけでなく各バイトの情報を運ぶことのできる１０ビットフレームに変換される。例えば、これらのフレームは、良く知られた態様でコンママーカ、アイドルマーカもしくはフロー制御信号を搬送できる。そのような１０ビットフレームにエンコードされるバイトで動作する送受信装置システムは形式番号ＨＤＭＰ−１６３６、もしくは１６４６としてヒューレットパッカードにより商業的に売れている。エンコーダ２８により生成されるフレームは、単方向リンク４６により送信部４４を介して、デコーダ３０にシリアル情報を供給する受信部４８に転送され。同様に、エンコーダ２６は、シリアル情報を単方向リンク４０により送信部３８を介して、デーコーダ３２にシリアル情報を供給する受信部４２に転送する。

フロー制御は、ＦＩＦＯにオーバフローの危険がありそうな場合に、必要である。例えば、もし、ＦＩＦＯレジスタ２２が、ほとんど埋まっている時、それはエンコーダ２６にスレッシュホールド検出信号３６を供給し、リンク４０を介してデコーダ３２にこの情報を転送する。応答において、デコーダ３２はスレッシュホールド停止信号５０をエンコーダ２８に発行し、それはシリアル情報の転送を停止し、それによりＦＩＦＯレジスタ２２のオーバフローを事前に防ぐ。同様に、ＦＩＦＯレジスタ２４のオーバフローの予測はエンコーダ２８とリンク４６を介して流れるスレッシュホールド検出信号５２を生じさせ、デコーダ３０にスレッシュホールド停止信号５４を発行させ、エンコーダ２６がより多くのフレームの情報を送ることを停止させる。ある実施例において、システムは受信情報を検査し、それが送信エラーを含むかどうか、もしくはある態様において原形が損なわれているかどうかを決定する。そのようなイベントにおいて、システムは原形を損なわれた情報の再送信を要求でき、そしてそれにより高度の信頼リンクを保証する。

この実施例において、要素１４、１８、２２、２６、３０、３８および４８は単一のアプリケーションスペシフィック集積回路（ＡＳＣＩ）部である。要素１６、２０、２４、２８、３２、４２および４４は、またＡＳＣＩ５８部である。後に説明されるように、第一ＡＳＩＣ５６と第二ＡＳＩＣ５８は、同じ構成であるが、異なるモードで動作する。他の実施例は、ＡＳＩＣ部は使用しないが、代わりに、プログラマブルロジックもしくは同様の回路を使用できる。後に示されるように、ＡＳＩＣ５６はプライマリバス１０に合うように設計されたモードにおいて動作するものであり、（ここに説明される理由により）ブロック５７に出力を送る。反対に、ＡＳＩＣ５８のブロック３４はブロック３４から入力を受ける。

エンコーダ２６と２８は、それぞれ、そのような情報を要求するアプリケーションに対して選択的なパラレル出力をする。そのようなアプリケーションに対してデコーダ３０と３２はそれぞれパラレル入力３１と３３をする。これらの選択的入力と出力は、形式番号ＨＤＭＰ−１６３６もしくは−１６４６でヒューレットパッカード社により提供されている前記のような送受信装置チップに接続できる。これらの装置は、システムがシリアル情報を送信することを可能にするが、外部送受信装置チッブの手段を使用してある。これは、ＡＳＩＣ部５６と５８のユーザがリンクの送信方法をより多くコンロールすることを可能にする。

図２を参照すると、前記のＡＳＩＣ部５６と５８がさらに詳細に示されている。前記のエンコーダ、デコーダ、送信部、受信部、およびＦＩＦＯレジスタは、ブロック６０と６２に組み込まれ、それは上記の単方向リンク４０と４６で構成される双方向ケーブルにより内部接続されている。前記のインタフェース１４は、プライマリバス１０に接続され、それは多数のバス−コンパティブル装置６４にまた接続されて示されている。同様に、前記のインタフェース１６は第二バス１２に接続され、それはまた、多数のバス−コンパティブル装置６６に接続されている。装置６４と６６は、ＰＣＩ従属装置であり、そしてメモリ装置もしくは入力／出力装置として動作する。

インタフェース１４は、第一レジスタ手段６８に接続されて示され、それはＰＣＩ標準に応じた配置レジスタとして動作する。このシステムはブリッジとして動作するので、配置レジスタ６８は、通常、ブリッジに関連した情報をもつ。また、配置レジスタ６８は、セコンダリバス１２に作られる装置に対するアドレスの範囲もしくは予めきめられたスケジュールを指示するためのベースレジスタと制限レジスタを含む。ＰＣＩ標準に基づいて、ＰＣＩバス上の装置は、それ自身おのおのベースレジスタをもち、それはメモリ空間および／もしくはＩ／Ｏ空間のマッビングを可能にする。結果的に、配置レジスタ６８におけるベースおよび制限レジスタ６８は、個々のＰＣＩ装置により実行されることをマッピングするのに役立つ。配置レジスタ６８の情報は、第二配置レジスタ６７（また第二配置手段として参照される）には反映される。これは、すぐに配置情報をリンクの両サイドのインタフェースに利用できるようにする。

この実施例において、ＡＳＩＣ５８は調停装置７０をもつ。調停装置はバスをコントロールするためのセコンダリバス１２上のマスタからの要求を受ける。調停部装置は、恩典信号（ｇｒａｎｔｓｉｇｎａｌ）すなわち許可信号を競合するマスタの要求の一つに発行することによりその要求に許可を与える公正なアルゴリズムである。この階層的スキームにおいて、セコンダリバス１２はバス調停を要求するが、プライマリバス１０はそれ自身の調停をする。従って、ＡＳＩＣ５６は、調停装置７２がディセーブルであるモードに配置される。ＡＳＩＣ部５６と５８のモードは、それぞれピン７４と７６に加えられる制御信号によりセットされる。このモード選択のために、ブロック５７と３４に関連する信号方向は、反転される。

この実施例において、ＡＳＩＣ５８は、第３バス７８を実行するモードにおけるものである。バス７８は、ＰＣＩ標準に従うものであるが、別の標準においてより都合良く実施されるものである。バス７８は、ポート手段として動作する多くの装置に接続される。例えば、装置８０と８２はマウスもしくはキーホードのいずれかに接続できるＰＳ／２ポートを実行できる。装置８４は、プリンタもしくは他の装置をドライブするためのＥＣＰ／ＥＰＰパラレルポートを実行する。装置８６は、通常のシリアルポートを実行する。装置８０、８２、８４および８６は入力／出力ライン８１、８３および８７によりそれぞれ示される。装置８０−８６は、それらがバス１２のＰＣＩ装置であるかのようにバス１０にアドレスされる。この実施例において、バス８８は、独立した入力／出力回路を必要とすることなくこれらのポートを実行するためにＯＥＭをイネーブルにするバス７８に示されるのと同じ装置をもつＡＳＩＣ５６の中に示される。

図３を参照すると、前記のＡＳＩＣ５８は、リモートおよび内部クロックを発生する発振器に接続される結合ステーション１３０の中に示される。ＡＳＩＣ５８は、それぞれキーボードおよびマウスに接続するための接続装置９０を介して接続されたライン８１と８３をもつ。シリアルライン８５とパラレルライン８７は、それぞれ送受信装置９２と９４に接続されるように示され、それは、またプリンタとよびモデムのような様々なパラレルおよびシリアル周辺回路への接続のための接続装置９０に接続する。

ＡＳＩＣ５８は、上記のセコンダリバス１２に接続された状態で示されている。バス１２は、ＰＣＩバス１２がハード装置、パックアップテープ装置、ＣＤ−ＲＯＭ装置等のようなＩＤＥ装置と通信可能にするアダプターカードに接続されて示されている。他のアダプタカード９８は、バス１２から汎用シリアルポート（ＵＳＢ）への通信を可能にするように示されている。ネットワークインタフェースカード１００はバス１２を介して、イーサネット標準、トークンリング標準等に基づいて動作する様々なネットワークと通信することを可能にする。ビデオアダプタカード１０２（あるいはビデオ手段として参照される）は、ユーザが他のモニターを操作することを可能にする。アド−オンカード１０４は、有効な機能を実行するためにユーザにより選択される様々なカードの一つである。この実施例は、アド−オンカードにより実行され様々の機能を示しているが、一方、他の実施例がドック（ｄｏｃｋ）における共通回路ボードのひとつもしくはそれ以上の機能を実行できる（例えば、ＩＤＥアダプタカードのようなものを含む機能）。

ＡＳＩＣ５８は、受信装置／送信装置１０６を介して通信し、受信装置／送信装置１０６はターミナルコネクタ１０８を介してケーブル４０、４６に物理的インタフェースを提供する。コネクタ１０８は、ＥＭＩシールドにより高速信号を送ることのできる２０ピンコネクタである（例えば、モレックス会社により提供されているタイプの低力ヘリックスコネクタ）が、他の結合タイプが代わりに使用できる。ケーブル４０、４６の対向する端部は、ギガバイトのターミナルコネクタ１１０を介して物理インタフェース１１２に接続され、それは受信装置／送信装置として動作する。インタフェース１１２は、前記の第一ＡＳＩＣ５６に接続されて示され、それは、またローカルクロック信号を生成するための発振器１１４に接続されて示されている。この設計仕様は、外部送信装置／受信装置を使用することを考慮している（例えは、図１のライン２７、２９、３１および３３外部ＳＥＲＤＥＳ）、しかし、他の実施例がＡＳＩＣの５６と５８の内部装置を考慮してこれらの外部装置を省略できる。

この実施例は、ＰＣＭＣＩＡ３２ビットバス１０をもつポータブルコンピュータと動作するようにされているが、他のタイプのコンピュータを使用できる。従って、ＡＳＩＣ５６は、ＰＣＭＣＩＡ標準に従うアウトラインをもつパッケージ１１６で示され、そしてパッケージ１１６はポータブルコンピュータのスロットに合うようにされている。そのため、ＡＳＩＣ５６は、バス１０に接続するためのコネクタ１１８をもつ。ケーブル４０、４６は、通常、パッケージ１１６に恒久的に接続されるが、他の実施例においては、取外し可能コネクタが使用でき、その場合には，ユーザは、望むなら、パッケージ１１６をポータブルコンピュータの内部に残すことができる。

電源１２０は、いろいろな部品にパワーを供給するために使用されるさまざまな供給電圧を生成することを示している。ある実施例においては、これらの供給ラインは、バッテリを充電するためにポータブルコンピュータに直接接続できる。

図４を参照すると、前記の単方向リンク４０と４６は、トゥイン軸ライン４０Ａと４０Ｂで示され、それぞれのシールド４０Ｂと４８Ｂにより被覆されている。シングルシールド１２２がライン４０と４６を囲んでいる。４本のパラレルワイア１２４（より多数が別の実施例として可能である）は様々な目的のためのシールド１２２の周辺の周囲にマウントされて示されている。これらのワイア１２４は、結合ステーションとポータブルコンピュータの間のインタフェースにおいて有効であるパワー管理信号、ドック制御信号もしくは他の信号を運ぶことができる。トゥイン軸ラインは高い信頼性を与えるが、送信距離が大きくない場合、そしてトゥイステッドペアもしくは他の送信媒体がビット転送速度が高い必要のない別の実施例において使用できる。ここに、ハードワイア結合が図示されているが、他の実施例において、ワイアレスもしくは他のタイプの接続が代わりに使用できる。

図５を参照すると、前記のパッケージ１１６は、ポータブルコンピュータ１２６のＰＣＭＣＩＡスロットに接続される位置に示される。コンピュータ１２６は、プライマリバス１０とホストプロセッサ１２８をもつことを示している。パッケージ１１６は結合ステーション１３０の前記コネクタ１０８にケーブル４０、４６を介して接続するように示されている。前記の結合ステーション１３０は、ＰＳ／２ポートを介してキーボード１３２とマウス１３４に接続されて示されている。プリンタ１３６は、結合ステーション１３０のパラレルポート１３０に結合して示されている。前記のビテオ手段１０２は、モニタ１３８に接続されて示されている。結合ステーション１３０は前記のアダプターカードを接続する内部ハードデバイス１４０により示されている。ＣＤ−ＲＰＭ装置１４２が、さらに結合ステーション１３０にマウントされ、そして適当なアダプタカード（図示せず）を介してセコンダリバスに接続される。前記アド−オンカード１０４は自身のケーブル１４４をもつように示されている。

図６を参照すると、修正されたポータブルコンピュータ１２６'が、ホストプロセッサ１２８とプライマリバス１０をもつものとして再び示される。しかし、この実施例においても、ポータブルコンピュータ１２６'は前記ＡＳＩＣ５６を含んでいる。かくて、ＡＳＩＣ５６とケーブル４０、４６の間で要求される回路は存在しない（周辺装置は別にして）。この場合、ケーブル４０、４６のラップトップ端部は、ケーブルの他端のものに類似のコネクタ１４２をもつ（図５のコネクタ１０８）。コネクタ１４３は、コネクタ１４１とペアになり、そして高速スピードリンクをサポートするように設計される。前のように、コネクタ１４１と１４３はさまざまなパワー管理信号および結合システムに関係する他の信号を搬送できる。

この配置の重要な利点は、シリアルボート、パラレルポート、マウスおよびキーホードに対するＰＳ／２ボート、および類似のものを備える回路を含むことである。ポータブルコンピュータ１２６'は、通常そのようなポートを備えるので、ＡＳＩＣ５６はポータブルコンピュータの設計を簡単にする。この利点は、単一ＡＳＩＣ設計（すなわち、ＡＳＩＣ５６と５８のものは同じ構造）をもつ利点がさらにあり、それは、ポータブルコンピュータもしくは結合ステーションのいずれかにおいて動作可能であり、それによりＡＳＩＣ設計を容易にし、そして蓄積要求を減少させる。

前記の装置に関係した原理を理解することを容易にするために、その動作が簡単に説明される。この動作は、図３と５の結合システムと関連して説明される（それは一般的に図２に関係する）、しかし、動作は他のタイプの配置に対しても同様である。結合システムに対して、結合はパッケージ１１６をポータブルコンピュータ１２６に差し込むこと（図５）により達成される。これは、プライマリバス１０とＡＳＩＣ５６（図３）の間のリンクを達成する。

この時点で、プライマリバス１０にアクセスするイニシエータ（ホストプロセッサもしくはマスタ）は制御を主張できる。イニシエータは，通常、このイニシエータに実際に制御の恩典を与える内部調停装置（図示せず）に要求信号を送る。なんらかのイベントにおいて、プライマリバス１０の制御を主張するイニシエータは、適切なハンドシェイク信号を交換し、そしてバス１０にアドレスを送る。バス１０の信号ラインに与えられる制御信号は、トランザクションが読み出し、書き込み、もしくは他のタイプのトランザクションであるかどうかを指示する。

インタフェース１４（図２）は、ペンディングアドレスを確かめ、そしてそれが、ブリッジの他のサイドの装置（即ち，第二バス１２）によるか、あるいはブリッジ自身によるトランサクションであるかどうかを決定する。配置レジスタ６８は、インタフェース１４の調停権を決定するアドレスの範囲を指示する情報により通常の方法ですでにロードされている。

書き込みトランザクションがバス１０に継続中であるとすると、インタフェース１４は、３２アドレスビット（ＰＣＩ標準）をＦＯレジスタ１８（図１）に４つのバス制御ビットと一緒に転送する。エンコーダ２６は、アドレスサイクルのようなこの情報のタグになる付加的な２ビットを少なくとも付け加える。この情報は、それから、リンク４０にシリアルに転送される前に、フロー制御と他の信号を運ぶことができるフレームに分解される。

待つことなく、インタフェース１４は、データサイクルを処理し、そして４バイトのイネーブルビットとともにバス１０から３２ビットのデータにいたるまで受け取る。前のように、この情報はタグを付けられ，付加的な情報を補われ、そしてリンク４０のシリアル転送のためのフレームに分解される。この送信情報は、それがバーストもしくはシングルサイクルの部分であるかどうかを指示するためにタグを付けられる。

受け取ると、デコーダ３２は、フレームをオリジナル３２ビットフォーマットにフレームを格納し、そしてレジスタ２４のスタックに最後に記述された２つのサイクルでロードする。インタフェース１６は、実際に、書き込み要求におけるアドレスサイクルのような第一サイクルに注目する。インタフェース１６は、その時、通常の方法でバス１２に制御を交渉し、バス１２にアドレスを申し込む。バス１２の装置は、通常のハンドシェーキングを実行することにより書き込み要求に応答する。

次に、インタフェース１６は、レジスタ２４のストックされた書き込みデータをバス１２に送る。もし、このトランザクションがバーストなら、インタフェース１６は、レジスタ２４からそれをフェッチすることによりバス１２にデータを送り続ける。しかし、もし、そのトランザクションがシングルサイクル書き込みなら、インタフェース１６は、バス１２のトランザクションを閉じ、そしてレジスタ２０にアクノリッジメントをロードする。このアクノリッジメントは、データもしくはアドレス情報を送ることを必要としないので、ユニークコードがレジスタ２０に置き換えられ、そのため、エンコーダ２８は、リンク４６に送信するためのフレームにそれを分析する前に、このラインに適切にタグをつけることができる。受け取ると、デコーダ３０は、レジスタ２２にロードされそして、実際にインタフェース１４に転送されるユニークコードを生成し、それは、書き込みが成功したバス１０の装置にアクノリッジメントを送る。

その代わりに、イニシエータは、読み出し要求を指示するためにアドレスサイクルの間にその制御ビットをセットしたら、インタフェース１４が調停権をもてば、そのサイクルを受け取る。インタフェース１４は、データを戻す用意がされていないバス１０の調停装置に送る信号を（例えは、リトライ信号、それは、ＰＣＩ標準のもとに定義されたように停止信号である）。イニシエータはバイトイネーブル情報によりバス１０の信号ラインをドライブすることによりデータサイクルを開始できる（しかし、終了しない）。同じ技術を使用して、このアドレス情報、バイトイネーブル情報が続いて、インタフェース１４により受けられ、そしてレジスタ１８にタグとともにロードされる。これらの二つのラインの情報は、それからエンコードされ、そしてリンク４０にシリアに送られる。受信すると、この情報は、レジスタ２４のスタックにロードされる。実際、インタフェース１６は、読み出し要求のような第一アイテムに注目し、そしてセコンダリバス１２にアドレス情報を送る。セコンダリバス１２で装置は、適切なハンドシェークで応答して、そして実行する。インタフェース１６は、それからバイトイネーブルを含むレジスタ２４からの情報の次のアイテムをバス１２に転送し、そのようにしてターゲット装置は、要求されたデータにより応答できる。この応答テータは、レジスタ２０にインタフェース１６を介してロードされる。もし、プリ−フェッチが指示されたら、インタフェース１６は、イニシエータにより要求されるにしろ、要求されないにしろシークエンシャルなアドレスからレジスタ２０にデータを蓄積するための多数の連続読み出しサイクルを初期化する。

以前のように、このデータはターゲットであり、フレームに分解され、そしてシリアルリンク４６に送られ、デコードされて、ロードされる。その送信データは、レジスタ２２に蓄積されるプリ−フェッチデータを含むことができる。インタフェース１４は、プライマリバス１０にデータを返す第一のアイテムを送信し、そして、もし必要なら、イニシエータが他の読み出しサイクルに処理することを可能にする。送信されるデータは、レジスタ２２に蓄積されるプリフェッチデータを含むことができる。インタフェース１４は、プライマリバス１０にデータを返す第一アイテムを転送し、そしてもし、必要なら、イニシエータは別の読み出しサイクルを処理する。もし、別の読み出しサイクルがバーストトランザクションの役割を管理されるなら、要求されたデータは、すでにインタフェース１４によりバス１０にすぐに配送されるためにレジスタ２２に存在する。もし、これらのプリ−フェッチデータが次のサイクルの間に要求されていないなら、その時、それは廃棄される。

実際、イニシエータは、バス１０の制御を放棄する。次に、バス１２のイニシエータ１２は、バス１２の制御のための要求を調停装置７０に送る（図２）。もし、調停装置７０が制御の恩典を与えるなら、イニシエータはバス１２にアドレスを送ることにより読み出しもしくは書き込み要求をする。インタフェース１６は、このアドレスが配置レジスタ６７に特徴付けられるアドレスの調停範囲にないなら、応答する。前と同様の方法であるが、しかしリンク４０、４６の反対方向のフローにより、インタフェース１６はアドレスとデータサイクルを受取り、そしてリンク４０、４６によりそれを通信する。バス１０に恩典を与えられる前に，インタフェース１４はバス１０に関連した調停装置（図示せず）に要求を送る。

ある場合に、プライマリバス１０のイニシエータは、ポート手段８０、８２、８４、もしくは８６から読み出す、もしくは書き込むことを望む。これらの４アイテムは、ＰＣＩ標準の装置として動作するように配置される。インタフェース１６は、それ故に、情報がバス１２を介してでなく、バス７８を介してルートされることを除いて、前のように動作する。

他のタイプのトランザクションは、配置レジスタ６７と６８の書き込みと読み出し（図２）を含めて、実行される。他のタイプのトランザクションは、ＰＣＩバス標準（もしくは他のバス標準）で定義される場合、同様に実行できる。

インターラプト信号は、ポートによって、もしくは他のＡＳＩＣ５８の装置により生成される。また、外部インターラプトは、ブロック３４により指示されるとして受信される。前に着目したように、インターラプト信号は、リンク４６に送られたコードに埋め込まれている。システム６０は、インターラプトを受け取ると、デコードし、そしてブロック５７に転送するが、それはＡＳＩＣ５６のひとつもしくはそれ以上のピンを簡単化されている（例えば、ＰＣＩ標準のＩＮＴＡを実行する）。このインターラプト信号は、ホストバス、もしくはホストプロセッサにインターラプトを転送するインターラプト制御のいずれかに送られる。
システムエラーは、同様の方法で、バス１０に直接にルートされるかもしくは与えられたハードウェアを使用して処理されるようにあてられているＡＳＩＣ５６のピンに出力を生成するように転送される。設計者は、望むなら個々のステータス信号を送るようにすることもでき、それは、リンク４０、４６により同様の方法で操作できる。

様々な修正が、上記の望ましい実施例に関して実施される。他の実施例において、図示のＡＳＩＣは、いくつかのディスクリートバッケージに分割され、ある場合には、商業的に手に入る集積回路をする。また、リンクに対する媒体は、ワイア、オプィカルファイバ、赤外光、ラジオ無線信号、もしくは他のメディアで良い。さらに、プライマリおよびセコンダリバスは、一つもしくはそれ以上の装置を持ち、そして、それらの装置は，一つもしくはそれ以上で良く、メモリ装置および入力／出力装置を含む。さらに、装置は、様々なクロック速度、バンド幅およびデータレートで動作する。さらに、ブリッジを介してトランザクションが通過することは、ポステッドライトとしてもしくはプリフェッチデータとして蓄積されるが、しかしある実施例はそのような技術を使用しない。また、ここに説明したブリッジは、同じバスもしくは等価もしくは異なるレベルのバスに接続されたプライマリサイドをもつような複数のブリッジを使用する階層の部分でもできる。さらに、図示のポートは異なる数もしくはタイプで良く、あるいはある実施例においては省略できる。また、図示の調停装置は、マスターにより専用されない設計のセコンダリバスに対する調停を省略できる。ステップのシークエンスは上記で省略でき、他の実施例において、これらのステップは，数において、増加もしくは減少でき、もしくは、本発明の範囲から逸脱することなく異なる命令で実行される。

あきらかに、本発明の多くの修正と変更が上記の技術に照らして可能である。それは、それ故に、付属のクレームの範囲で、特に説明したのと別の方法で発明は実行できる。

本発明の原理にかかわるブリッジにおけるリンクにより分離されたブリッジを示す図式的ブロックダイアログの図である。図１のリンクを使用する本発明の原理にかかわるブリッジを示す図式的ブロック図である。本発明の原理にかかわる結合システムを使用した図２のブリッジを示す図式的ブロック図である。図３のケーブルの断面図である。ポータブルコンピュータおよび様々の周辺装置に関係した図３のブリッジの図である。図５のものに類似しているが、結合ステーションにリンクをサポートするように設計されたアプリケーションスペシフィック集積回路を含むように修正されたポータブルコンピュータをもつ結合ステーションを示す。

Claims

ポータブルコンピュータの第一バスと結合ステーションの第二バスの間で通信する結合システムにおいて、
該第一バスと該第二バスは、それぞれ独立に複数のバスコンパチブル装置に接続するように適合されるものであり、
リンクと、該第一バスと該リンクの間を結合するように適合される第一インターフェイスおよび、該第二バスと該リンクの間を結合するように適合された第二インターフェイスを備え、
該第一インターフェイスと該第二インターフェイスは、（ａ）第一バスと第二バスのフォーマットと異なるフォーマットの該リンクを介してシリアルにバス関連情報を送る、（ｂ）該第一バスを介して通信するポータブルコンピュータは、該第一バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの該第一バスで使用する該第二バス上の一つもしくは一つ以上のバスコンパチブル装置を独立にアドレスすることを可能にする動作をするものであることを特徴とする結合システム。
該第一インターフェイスと該第二インターフェイスは、該第二バスより高いレベルを該第一バスに与えるあらかじめきめられた階層に従って、該第一バスと該第二バスの間でバス関連情報を交換可能であることを特徴とする請求項１に記載の結合システム。
該第一インターフェイスと該第二インターフェイスは、該該第二バス上の宛先を表す特徴を持つペンディングトランザクションに応答して、該第一バスと該第二バスの間のバスに関連する情報を認めることが可能であることを特徴とする請求項１に記載の結合システム。
該第一バスと該第二バスは、それぞれ、バス通信を制御するために、バスコンパチブル装置をイネーブルする複数の信号線をもち、該第一バス上のペンディングトランザクションが該第二バスに送信され、そして該第二バスによりアクノリッジされる前に、該第一バス上のペンディングトランザクションに応答して、該ペンディングトランザクションの処理を開始するように、および該第一バスの信号線の少なくとも一つにリトライ信号を印可するように、該第一インターフェイスが動作可能であることを特徴とする請求項１に記載の結合システム。
該第一バスの信号線上の全部の情報より少ない情報が、該リンクの該第一インターフェイスにより送信されることを特徴とする請求項４に記載の結合システム。
該第一インターフェイスは、該第一バスから集められる、および該一バスに向けられたバス関連情報の連続的グループに対する情報をスタックするためのファーストインファーストアウトレジスタの第一のペアを備えることを特徴とする請求項４に記載の結合システム。
該第二インターフェイスは、該第一バスから集められる、および該二バスに向けられたバス関連情報の連続的グループに対する情報をスタックするためのファーストインファーストアウトレジスタの第二のペアを備えることを特徴とする請求項６に記載の結合システム。
入力／出力に対する複数のポート備えるために、該第二インターフェイスに結合されたリモートの複数のポート手段を備えることを特徴とする請求項１に記載の結合システム。
入力／出力に対する複数のポート備えるために、該第一インターフェイスに結合されたローカルな複数のポート手段を備えることを特徴とする請求項８に記載の結合システム。
第二インターフェイスに結合された第三バスと、入力／出力に対する複数のポート備えるために、該第三バスに結合された複数のポート手段を備えることを特徴とする請求項１に記載の結合システム。
該複数のポートは、シリアルおよびパラレル通信に適用されることを特徴とする請求項１０に記載の結合システム。
該複数のポートは、キーボードおよびポインティング装置に独立に通信するように適用されることを特徴とする請求項１０に記載の結合システム。
該第二インターフェイスにより該リンクから受信されたデータからビデオ信号を供給する該第三バスに結合されたビデオ手段を備えることを特徴とする請求項１０に記載の結合システム。
該第二インターフェイスにより該リンクから受信されたデータから、ビデオ信号を供給する該第二インターフェイスに結合されたビデオ手段を備えることを特徴とする請求項８に記載の結合システム。
該第一バスはＰＣＭＣＩＡ３２ビットバスである請求項１に記載の結合システム。
第一インターフェイスと第二インターフェイスは、該リンクと該第一バスと該第二バスの間にそれぞれ接続されている第一と第二のプログマブル論理装置を備えることを特徴とする請求項１に記載の結合システム。
第一インターフェイスと第二インターフェイスは、該リンクと該第一バスと該第二バスの間にそれぞれ接続されている第一および第二アプリケーション−スペシフィック集積回路装置を備えることを特徴とする請求項１に記載の結合システム。
該第一および第二アプリケーション−スペシフィック集積回路装置は、同じ構成であり、そしてそれぞれは二つのモードの一つで動作を確立する制御信号を受信するピンをもつことを特徴とする請求項１７に記載の結合システム。
該第一および第二アプリケーション−スペシフィック集積回路装置は調停装置を備え、該調停装置は、該第二アプリケーション−スペシフィック集積回路装置においてのみイネーブルとされ、第二バスに許可を与える権限をもち、そして該第二インターフェイスもしくは該第二バス上のバスコンパチブル装置の一つに第一バスに許可を与える権限をもたないことを特徴とする請求項１８に記載の結合システム。
第二アプリケーション−スペシフィック集積回路装置および第二バスを含むドックハウジングと、及び該リンクに結合されそして該ポータブルコンピュータに接続するように適合されたコネクタをもつアセンブリとを備え、
第一アプリケーション−スペシフィック集積回路装置は該アセンブリにマウントされていることを特徴とする請求項１７に記載の結合システム。
第二アプリケーション−スペシフィック集積回路装置および第二バスを含むドックハウジングと、該ポータブルコンピュータにマウントされそして該第一インターフェイスに結合されたコネクタとを備え、
該第一アプリケーション−スペシフィック集積回路装置は該ポータブルコンピュータにマウントされていることを特徴とする請求項１７に記載の結合システム。
調停装置を備え、該調停装置は該第二アプリケーション−スペシフィック集積回路装置のおいてのみイネーブルとされ、第二バスに恩典を与える権限をもち、そして該第二インターフェイスもしくは該第二バスのバスコンパチブル装置の一つに第一バスを許可する権限はないことを特徴とする請求項１に記載の結合システム。
該第一インターフェイスは、該第一バスのバスコンパチブル装置の他のものに対応するアドレスに応答することを避けるため、該第二バスを介してアクセスできるバスコンパチブル装置に対応するアドレスにあらわれるあらかじめ決められたスケジュールにある該第一バスにあらわれるアドレスにそれぞれに選択的に応答することを特徴とする請求項１に記載の結合システム。
該あらかじめ決められたスケジュールを記憶するレジスタを備えることを特徴とする請求項２３に記載の結合システム。
第一インターフェイスは、あらかじめ決められたスケジュールを記憶する第一レジスタを備え、該第二インターフェイスはあらかじめ決められたスケジュールを記憶する第二レジスタを備えることを特徴とする請求項２３に記載の結合システム。
該レジスタは、該第一バスに関して、該第二バスの一つもしくはそれ以上のバスコンパチブル装置に対するアドレスを確立するように動作することを特徴とする請求項２４に記載の結合システム。
該第一バスに関して、該第二バスの一つもしくはそれ以上のバスコンパチブル装置に対するアドレスを確立するレジスタを備えることを特徴とする請求項１に記載の結合システム。
第一インターフェイスおよび第二インターフェイスは、該第一バスを介することなく該第一バスの装置のバスコンパチブル装置の間で通信可能であることを特徴とする請求項１に記載の結合システム。
調停装置を備え、該調停装置は、第二バスに恩典を与える権限をもち、そして該第二インターフェイスもしくは該第二バスのバスコンパチブル装置の一つに第一バスを許可する権限はないことを特徴とする請求項２８に記載の結合システム。
該ポータブルコンピュータはインターラプトドライブされ、該第二インターフェイスは、該ポータブルコンピュータをインターラプトするようにあてられたインターラプト信号を、該リンクを介して該第一インターフェイスに送信できるものであることを特徴とする請求項１に記載の結合システム。
該ポータブルコンピュータは、エラー信号に応答するものであり、該第二インターフェイスは、ポータブルコンピュータに影響するようにあてられたエラー信号を、該リンクを介して第一インターフェイスに送信できるものであることを特徴とする請求項１に記載の結合システム。
該第一バスは、あらかじめ決められたクロック速度で動作し、該リンクは、あらかじめ決められたクロック速度より大きいビット転送レートで第一インターフェイスおよび第二インターフェイス間でデータ伝搬させることができることを特徴とする請求項１に記載の結合システム。
該リンクは、反対方向に情報を送る単方向リンクのペアであることを特徴とする請求項３２に記載の結合システム。
該単方向リンクは差分信号転送としてドライブされることを特徴とする請求項３３に記載の結合システム。
該該単方向リンクは、トゥイステッドペアを構成することを特徴とする請求項３３に記載の結合システム。
該該単方向リンクのそれぞれは、トゥイン軸ラインケーブルを構成することを特徴とする請求項３３に記載の結合システム。
該該単方向リンクの双方の単一シールドと、該単方向リンクのそれぞれの周囲の独立したシールドの独立したペアを備えることを特徴とする請求項３６に記載の結合システム。
該第二バスはＰＣＩバスを備えることをことを特徴とする請求項３８に記載の結合システム。
該第二インターフェイスは、ペンディングもしくは予想されるトランザクションを満足するために、該リンクに返信用該第二バスのバスコンパチブル装置の適任なものからデータをフェッチもしくはプリフェッチするために、初期読み出し要求を表す該リンクからトランザクションに応答して動作できることを特徴とする請求項７に記載の結合システム。
該第一インターフェイスは、ペンディングもしくは予想されるトランザクションを満足するために、該リンクに返信用該第二バスのバスコンパチブル装置の適任なものからデータをフェッチもしくはプリフェッチするために、初期読み出し要求を表す該リンクからトランザクションに応答して動作できることを特徴とする請求項３９に記載の結合システム。
第一インターフェイスおよび第二インターフェイスは、該第二バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの該第二バスで使用する一つもしくは一つ以上の該第一バスのバスコンパチブル装置をアドレスするように、該第二バスのバスコンパチブル装置の少なくとも一つを可能にすることを特徴とする請求項１に記載の結合システム。
ポータブルコンピュータの第一バスと結合ステーションの第二バスの間でブリッジ通信することを可能にする結合方法において、
リンクにより通信するために、該第一バスと該第二バスはそれぞれ独立に複数のバスコンパチブル装置に適合されるものであって、
第一バスと第二バスのフォーマットと異なるフォーマットの該リンクを介してシリアル転送により第一バスと第二バスの間で情報を送るステップ、そして、
該第一バスにより通信するポータブルコンピュータは、該第一バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの該第一バスで使用する該第二バス上の一つもしくは一つ以上のバスコンパチブル装置を独立にアドレスするステップを備えることを特徴とするポータブルコンピュータの第一バスと結合ステーションの第二バスの間でブリッジ通信することを可能にする結合方法。
該第二バスより高いレベルを該第一バスに与えるあらかじめきめられた階層に従って、該第一バスと該第二バスの間でバス関連情報を交換可能であることを特徴とする請求項４２に記載の結合方法。
該第二バス上の宛先を表す特徴を持つペンディングトランザクションに応答して、該第一バスと該第二バスの間バスに関連する情報を認めることが可能であることを特徴とする請求項４２に記載の結合方法。
該第一バスと該第二バスは、それぞれ、バス通信を制御するために、バスコンパチブル装置をイネーブルする複数の信号線をもち、
該第一バス上のペンディングトランザクションが該第二バスに送信されそして該第二バスによりアクノリッジされる前に、該第一のインターフェイスが、該ペンディングトランザクションの処理を開始すると共に該第一バスの信号線の少なくとも一つにリトライ信号を印可することを特徴とする請求項４２に記載の結合方法。
該信号線に信号を適用するステップは、該第一バスの信号線上の全部の情報より少ない情報を送信することにより実行されることを特徴とする請求項４５に記載の結合方法。
該第一バスから集められる、および該一バスに向けられたバス関連情報の連続的グループをスタックするステップを備えることを特徴とする請求項４５に記載の結合方法。
該第二バスから集められる、および該一バスに向けられたバス関連情報の連続的グループをスタックするステップを備えることを特徴とする請求項４７に記載の結合方法。
該リンクのバス関連情報を搬送することにより、該ポータブルコンピュータにシリアルおよびパラレル通信ポートを備えるステップを備えることを特徴とする請求項４２に記載の結合方法。
該リンクのバス関連情報を搬送することにより、キーボードおよびポインティング装置を介して独立に該ポータブルコンピュータに通信するステップを備えることを特徴とする請求項４２に記載の結合方法。
該リンクに搬送されるデータからビデオ信号を供給するステップを備えることを特徴とする請求項４２に記載の結合方法
該第一バスとして動作するポータブルコンピュータにＰＣＭＣＩＡ３２ビットバスを選択するステップを備えることを特徴とする請求項４２に記載の結合方法。
該第一バスのバスコンパチブル装置の他のものに対応するアドレスに応答することを避けるため、該第二バスを介してアクセスできるバスコンパチブル装置に対応するアドレスに対してあらかじめ決められたスケジュールにある該第一バスにあらわれるアドレスにそれぞれ選択的使用するステップを備えることを特徴とする請求項４２に記載の結合方法。
該第一バスに関して、該第二バスの一つもしくはそれ以上のバスコンパチブル装置に対するベースアドレスを確立するステップを備えることを特徴とする請求項４２に記載の結合方法。
該第一バスを介することなく該第一バスの装置のバスコンパチブル装置の間で通信可能であるステップを備えることを特徴とする請求項４２に記載の結合方法。
該ポータブルコンピュータはインターラプトドライブされ、該ポータブルコンピュータをインターラプトするようにあてられたインターラプト信号を、該リンクを介して送信するステップを備えることを特徴とする請求項４２に記載の結合方法。
該ポータブルコンピュータは、エラー信号に応答するものであり、ポータブルコンピュータに影響するようにあてられたエラー信号を該リンクを介して送信するステップを備えることを特徴とする請求項５６に記載の結合方法。
該第一バスは、あらかじめ決められたクロック速度で動作し、あらかじめ決められたクロック速度より大きいビット転送レートで該リンクにデータ伝搬させるステップを備えることを特徴とする請求項４２に記載の結合方法。
該リンクを介してバス関連情報を送信するステップは、単方向リンクのペアで反対方向に情報を送ることを特徴とする請求項５８に記載の結合方法。
該第二バスのバスコンパチブル装置をアドレスするステップは、ＰＣＩバス標準に従って実行されることを特徴とする請求項４２に記載の結合方法。
ペンディングもしくは予想されるトランザクションを満足するために、該リンクに返信用該第二バスのバスコンパチブル装置の適任のものからデータを、初期読み出し要求を表す該リンクからのトランザクションに応答して、フェッチもしくはプリフェッチするステップを備えることを特徴とする請求項４８に記載の結合方法。
ペンディングもしくは予想されるトランザクションを満足するために、初期読み出し要求を表す該リンクからトランザクションに応答して、該リンクに返信用該第一バスのバスコンパチブル装置の適任のものからデータをフェッチもしくはプリフェッチするステップを備えることを特徴とする請求項６１に記載の結合方法。
該第二バスの装置にアクセスするのに使用されたのと実質的に同じアドレス処理するタイプの該第二バスを使用する一つもしくは一つ以上の該第一バスのバスコンパチブル装置をアドレスすることを、該第二バスのバスコンパチブル装置のすくなくとも一つにおいて可能なステップを備えることを特とする徴請求項４２に記載の結合方法。
該第一インターフェイスと該第二インターフェイスは、ハンドシェイクすることなく該リンクを介して情報をシリアルに送信可能であることを特徴とする請求項１に記載の結合システム。