JPH0981504A

JPH0981504A - コンピュータシステム

Info

Publication number: JPH0981504A
Application number: JP7231616A
Authority: JP
Inventors: Shinichi Furuta; 眞一古田
Original assignee: Toshiba Corp; Toshiba Computer Engineering Corp
Current assignee: Toshiba Corp; Toshiba Computer Engineering Corp
Priority date: 1995-09-08
Filing date: 1995-09-08
Publication date: 1997-03-28
Also published as: US5857081A

Abstract

(57)【要約】【課題】ＤＭＡシリアルチャネルプロトコルを改良し
て、マスタアボートの誤発生を防止する。【解決手段】ＰＣＩマスタ４１がトランザクションを実
行している期間中に、そのＰＣＩマスタ４１よりも優先
度の高い内部ＰＣＩバス２上のＰＣＩデバイスのバスア
クセス要求信号ＲＥＱ＃がアクティブにされると、シリ
アルＧＮＴ＃によってＰＣＩマスタ４１に対してＧＮＴ
＃が切れたことが通知されるが、この通知には時間が掛
かる。このため、外部ＰＣＩバス４上のトランザクショ
ンが終了される前に内部ＰＣＩバス２上の新たなバスマ
スタによって、外部ＰＣＩバス４上のデバイスをターゲ
ットとするトランザクションが実行される場合がある
が、この場合には、ＥＰＢＢ２０１によってターゲット
リトライか通知され、これによってマスタアボートの誤
発生が防止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はコンピュータシス
テムに関し、特にＰＣＩバスと拡張バスとを接続するブ
リッジ装置を有するコンピュータシステムに関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ＩＳＡ（Ｉｎｄｕｓｔｒｙ
ＳｔａｎｄａｒｄＡｒｃｈｉｔｅｃｔｕｒｅ）バス
やＥＩＳＡ（ＥｘｔｅｎｄｅｄＩＳＡ）バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、デスクトップ型のパーソナルコンピュータを中心
に、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎ
ｔＩｎｔｅｒｃｏｎｎｅｃｔ）バスが採用され始めて
いる。

【０００３】ＰＣＩバスにおいては、ほとんど全てのデ
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばＰＣＩバスでは最大１３３Ｍバイト／
秒（データバスが３２ビット幅の時）のデータ転送速度
を実現できる。

【０００４】したがって、ＰＣＩバスを採用すると、Ｉ
／Ｏデバイス間、およびシステムメモリとＩ／Ｏデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。

【０００５】

【発明が解決しようとする課題】最近では、デスクトッ
プ型のパーソナルコンピュータだけでく、ノートブック
タイプまたはデスクトップタイプなどのポータブルパー
ソナルコンピュータにおいても、ＰＣＩバスの採用が検
討され始めている。

【０００６】デスクトップ型のパーソナルコンピュータ
においては、ＰＣＩ拡張カードやＩＳＡ拡張カードとい
った機能拡張のためのオプションカードは、システムボ
ード上の拡張スロットに直接装着して使用される。

【０００７】この場合、ＩＳＡ拡張カードが接続される
各ＩＳＡ拡張スロットについては、複数種のＤＭＡチャ
ネルに対応するＤＭＡ要求信号（ＤＲＥＱ）線およびＤ
ＭＡアクノリッジ（ＤＡＣＫ＃）線からそれぞれ構成さ
れる複数のＤＭＡ制御線ペアが定義されている。このた
め、各ＩＳＡ拡張カードは、そのカードに対応する特定
のＤＭＡチャネル（１組のＤＲＥＱ，ＤＡＣＫ＃）を利
用することにより、システムボード上のＤＭＡＣ（直接
メモリアクセスコントローラ）コアのＤＭＡ転送機能を
使用することができる。

【０００８】また、ＰＣＩ拡張カードが接続される各Ｐ
ＣＩ拡張スロットについては、バスアクセス要求信号
（ＲＥＱ＃）線およびバスアクセス許可信号（ＧＮＴ
＃）線から構成されるアービトレーション制御線のペア
が定義されている。このため、システムボード上のＰＣ
Ｉバスアービタは、ＰＣＩ拡張カードについても、シス
テムボード上のＰＣＩデバイスと同様にバス使用権の調
停を行う事ができる。

【０００９】したがって、デスクトップ型のパーソナル
コンピュータにおいては、ＰＣＩ拡張カードおよびＩＳ
Ａ拡張カードを装着して利用することは比較的容易であ
る。しかし、ポータブルパーソナルコンピュータにおい
ては、ＰＣＩ拡張カードやＩＳＡ拡張カードなどのオプ
ションカードは、ドッキングステーションと称される拡
張ユニットを介して装着する必要がある。この場合、ポ
ータブルパーソナルコンピュータからドッキングステー
ションに導出される信号線数はできるだけ少なくするこ
とが要求されている。なぜなら、ドッキングステーショ
ンに導出される信号線数が増えると、システムボード上
に搭載されたドッキングステーションとのインタフェー
スのためのＬＳＩのピン数の増加や、ポータブルパーソ
ナルコンピュータとドッキングステーションとを接続す
るためのコネクタのピン数の増加などが引き起こされ、
ポータブルパーソナルコンピュータのコストアップ、シ
ステム実装効率の低下といった不具合が生じるからであ
る。

【００１０】このため、ＤＭＡ要求信号（ＤＲＥＱ）線
およびＤＭＡアクノリッジ（ＤＡＣＫ＃）線の複数のペ
ア、およびバスアクセス要求信号（ＲＥＱ＃）線および
バスアクセス許可信号（ＧＮＴ＃）線の複数ペアをドッ
キングステーションに導出することは望ましくない。し
かし、これらＤＭＡ転送のための制御線およびアービト
レーションのための制御線をドッキングステーションに
導出しないと、ＩＳＡ拡張カードがＤＭＡ転送を利用す
ること、およびＰＣＩ拡張カードがバスマスタとして動
作することはできない。

【００１１】そこで、最近では、ＤＭＡ要求信号（ＤＲ
ＥＱ）線およびＤＭＡアクノリッジ（ＤＡＣＫ＃）線の
複数のペア、およびバスアクセス要求信号（ＲＥＱ＃）
線およびバスアクセス許可信号（ＧＮＴ＃）線の複数ペ
アを利用せずに、ＩＳＡ拡張カードとＤＭＡＣコアとの
間のＤＲＥＱおよびＤＡＣＫ＃の送受信、およびＰＣＩ
拡張カードとＰＣＩバスアービタとの間のＲＥＱ＃およ
びＧＮＴ＃の送受信を行うためのプロトコルが検討され
ている。

【００１２】このプロトコルは、ＰＣＩバス上の１対の
バスアクセス要求信号（ＲＥＱ＃）およびバスアクセス
許可信号（ＧＮＴ＃）を利用して、ＩＳＡ拡張カードの
ための複数チャネル分のＤＲＥＱおよびＤＡＣＫ＃の転
送と、ＰＣＩ拡張カードのための複数のＲＥＱ＃および
ＧＮＴ＃ペアの転送を実現する方式である。このプロト
コル下においては、複数チャネル分のＤＭＡ要求（ＤＲ
ＥＱ）とＰＣＩバスマスタ要求（ＲＥＱ＃）とがサポー
トされる。

【００１３】以下、これらＤＭＡ要求とＰＣＩバスマス
タ要求をシリアル転送する目的で使用されるＲＥＱ＃お
よびＧＮＴ＃については、シリアルＲＥＱ＃およびシリ
アルＧＮＴ＃と称することにする。

【００１４】このように複数のＤＭＡ要求およびＰＣＩ
バスマスタ要求をシリアル化して転送するというＤＭＡ
シリアルチャネルプロトコルを利用した場合には、ドッ
キングステーションにはＰＣＩバスに相当する信号線だ
けを導出し、それをドッキングステーション内に設けら
れたブリッジ装置によって外部ＰＣＩバスおよび外部Ｉ
ＳＡバスそれぞれと接続するだけで、ＰＣＩ拡張カード
とＩＳＡ拡張カードの双方を使用することが可能とな
る。

【００１５】しかし、このような構成を採用すると、Ｄ
ＭＡ要求およびＰＣＩバスマスタ要求の通知について
は、ドッキングステーション内のブリッジ側では複数チ
ャネル分のＤＭＡ要求信号（ＤＲＥＱ）とＰＣＩバスマ
スタ要求（ＲＥＱ＃）を一緒にシリアル化するためのパ
ラレル／シリアル変換処理が必要とされ、またシステム
側ではシリアル転送された情報を複数のＤＲＥＱおよび
ＲＥＱ＃に分解してＤＭＡＣコアおよびＰＣＩバスアー
ビタに入力するシリアル／パラレル変換処理が必要とな
る。このため、ＤＭＡ要求およびＰＣＩバスマスタ要求
が発生されてから、それらがＤＭＡＣコアおよびＰＣＩ
バスアービタで受け付けられるまでには、比較的多くの
時間を要する。

【００１６】同様に、ＤＭＡアクノリッジ（ＤＡＣＫ
＃）およびバスアスセス許可信号（ＧＮＴ＃）の通知に
ついても、システム側では複数チャネル分のＤＡＣＫ＃
と一緒にＧＮＴ＃をシリアル化するためのパラレル／シ
リアル処理、ブリッジ側ではシリアル転送された情報を
複数のＤＡＣＫ＃およびＧＮＴ＃に分解してそれぞれ対
応するＩＳＡ拡張カードおよびＰＣＩ拡張カードに渡す
シリアル／パラレル変換処理が必要となるので、その通
知には多くの時間が掛かる。

【００１７】このようなシリアル転送に起因するタイム
ラグは、種々の問題を引き起こす原因となる。特に、バ
スアスセス許可信号（ＧＮＴ＃）の伝搬遅延は、２つの
バスマスタからのトランザクションの衝突というシステ
ムエラーを引き起こす危険がある。

【００１８】以下、バスアスセス許可信号（ＧＮＴ＃）
の伝搬遅延が原因で２つのバスマスタからのトランザク
ションの衝突するメカニズムについて説明する。（１）外部ＰＣＩバス上のＰＣＩ拡張カードは、該当す
るバスアクセス要求信号（ＲＥＱ＃）をアクティブにし
て、バス使用権を要求する。（２）ブリッジはそのＲＥＱ＃を受け取り、それをシス
テムボード上のＰＣＩバスアービタにシリアル転送す
る。（３）ＰＣＩバスアービタは、バス調停の結果、シリア
ル転送されたバスアクセス要求信号（ＲＥＱ＃）に対応
するバスアクセス許可信号（ＧＮＴ＃）を、ブリッジに
シリアル転送する。（４）ブリッジは、シリアル転送された情報からＧＮＴ
＃を取り出し、それをＰＣＩ拡張カードに与える。（５）ＰＣＩ拡張カードは、バスマスタとして動作する
ことが許可され、トランザクションを開始する。（６）ＰＣＩ拡張カードがトランザクションを実行して
いる期間中に、ＰＣＩ拡張カードよりも優先度の高い他
のＰＣＩデバイスのバスアクセス要求信号（ＲＥＱ＃）
がアクティブにされた時、ＰＣＩバスアービタは、ＰＣ
Ｉ拡張カードに対するバスアクセス許可信号（ＧＮＴ
＃）をインアクティブにし、それをブリッジにシリアル
転送すると共に、優先度の高いＰＣＩデバイスに対する
バスアクセス許可信号（ＧＮＴ＃）をアクティブにす
る。（７）ブリッジは、シリアル転送された情報からＧＮＴ
＃がインアクティブにされたことを示す情報を取り出
し、それをＰＣＩ拡張カードに与える。ＧＮＴ＃がイン
アクティブにされたとき、ＰＣＩ拡張カードは現在のサ
イクルを最終サイクルとして処理しようとする。（８）一方、ＧＮＴ＃がアクティブにされたＰＣＩデバ
イスは、バスマスタとして動作を開始する。この時のア
クセス対象のターゲットが外部ＰＣＩバス上に存在して
いると、ＰＣＩデバイスよって実行されるトランザクシ
ョンがブリッジ経由で外部ＰＣＩバスに送られる。（９）前述したように、ＧＮＴ＃のシリアル転送は、パ
ラレル／シリアル変換、シリアル／パラレル変換処理な
どによるディレーのために多くの時間を要する。このた
め、ＰＣＩ拡張カードがバスマスタとしての動作を終了
する前に、トランザクションがブリッジ経由で外部ＰＣ
Ｉバスに送られてしまう場合がある。（１０）この場合、ＰＣＩ拡張カードからのトランザク
ションと新たにＧＮＴ＃がアクティブにされたＰＣＩデ
バイスからのトランザクションとが衝突する。ブリッジ
は、ＰＣＩ拡張カードのトランザクションが終了するま
で、新たにＧＮＴ＃がアクティブにされたＰＣＩデバイ
スからのトランザクションに応答できない。このため、
トランザクションを開始したＰＣＩデバイスは該当する
ターゲットが存在しないと誤って判断してしまい、これ
によってマスタアボートとなる。マスタアボートが発生
されると、ＰＣＩデバイスによる同一のトランザクショ
ンは２度と実行されない。

【００１９】このように、ＤＭＡシリアルチャネルプロ
トコルを採用したシステムでは、ＰＣＩ拡張カードへの
ＧＮＴ＃送信に時間が掛り、これが原因でトランザクシ
ョンが衝突するという事態が引き起こされる危険があっ
た。

【００２０】この発明はこのような点に鑑みてなされた
もので、ブリッジ装置を改良することによってトランザ
クション衝突に伴い誤動作を防止できるようにし、信頼
性の高いＤＭＡシリアルチャネルプロトコルを実現し得
るコンピュータシステムを提供することを目的とする。

【００２１】

【課題を解決するための手段】この発明によるコンピュ
ータシステムは、第１のＰＣＩバスと、この第１のＰＣ
Ｉバス上に定義され、その第１のＰＣＩバスに接続され
たバスマスタ毎に１組ずつ割り当てられているバスアク
セス要求信号（ＲＥＱ＃）線およびバスアクセス許可信
号（ＧＮＴ＃）線を利用してバスアクセスを調停するバ
スアービタであって、バスマスタ毎にアービトレーショ
ンの優先度がプログラム可能に構成されているバスアー
ビタと、前記第１のＰＣＩバスに接続され、直接メモリ
アクセス（ＤＭＡ）を実行するＤＭＡコントローラと、
前記第１のＰＣＩバスと第２のＰＣＩバスとの間に接続
され、前記第１のＰＣＩバスのバスマスタとして機能す
るブリッジ装置であって、前記第２のＰＣＩバスに接続
されたＰＣＩ拡張デバイスそれぞれからのバスアクセス
要求信号（ＲＥＱ＃）を、前記ブリッジ装置に割り当て
られたバスアクセス要求信号（ＲＥＱ＃）線を利用して
前記ＤＭＡコントローラにシリアル送信するブリッジ装
置と、前記ＰＣＩバスに接続され、前記ブリッジ装置か
らシリアル送信された情報を前記バスアービタ（ＰＢ
Ａ）に入力するためのバスアクセス要求信号（ＲＥＱ
＃）に変換する手段と、前記ＰＣＩバスに接続され、前
記バスアービタ（ＰＢＡ）からのバスアクセス許可信号
の状態を、前記ブリッジ装置に割り当てられたバスアク
セス許可信号（ＧＮＴ＃）線を利用したシリアル転送サ
イクルによって前記ブリッジ装置にシリアル送信する手
段とを具備し、前記ブリッジ装置は、前記第２の拡張バ
ス上のＰＣＩ拡張デバイスによって実行されているトラ
ンザクションが終了される前に前記第２の拡張バス上の
デバイスをターゲットとするトランザクションが前記Ｐ
ＣＩバス上のデバイスによって開始されたとき、そのト
ランザクションを開始した前記ＰＣＩバス上のデバイス
に対してターゲットリトライを通知する手段を具備する
ことを特徴とする。

【００２２】このコンピュータシステムにおいては、Ｐ
ＣＩ拡張デバイスとバスアービタとの間のバスアクセス
要求信号（ＲＥＱ＃）およびバスアクセス許可信号（Ｇ
ＮＴ＃）の授受はシリアルチャネルプロトコルを利用し
て行われる。ＰＣＩ拡張デバイスにＧＮＴ＃が与えられ
ている状態でそのＰＣＩ拡張デバイスよりもアービトレ
ションの優先度が高いバスマスタからＲＥＱ＃が発生さ
れると、シリアル転送によってＧＮＴ＃がインアクティ
ブにされたことがＰＣＩ拡張デバイスに通知されるが、
この通知には比較的多くの時間が必要とされる。

【００２３】このため、ＰＣＩ拡張デバイスがバスマス
タとしてのサイクルを終了する前に、新たにバス使用権
が与えられたバスマスタによってそのＰＣＩ拡張デバイ
スをターゲットとするトランザクションが実行される場
合がある。この場合、通常はブリッジ装置およびＰＣＩ
拡張デバイスはそのトランザクションに応答できないた
め、トランザクションを開始したバスマスタによってタ
ーゲットが存在しないと認識されてマスタアボートとな
るが、これを防止するため、このシステムでは、ブリッ
ジ装置は、バスマスタに対してターゲットリトライを通
知する。これにより、マスタアボートの誤発生を防止で
きるようになり、信頼性の高いシリアルチャネルプロト
コルを実現することができる。

【００２４】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図１には、この発明の一実施
形態に係わるコンピュータシステムの構成が示されてい
る。このコンピュータシステムは、ノートブックタイプ
またはラップトップタイプのポータブルパーソナルコン
ピュータであり、そのシステムボード上には３種類のバ
ス、つまりプロセッサバス１、内部ＰＣＩバス２、およ
び内部ＩＳＡバス３が配設されており、またこのポータ
ブルパーソナルコンピュータ本体のＤＳコネクタに取り
外し自在に接続されるドッキングステーション（拡張ユ
ニット）内には、外部ＰＣＩバス４と外部ＩＳＡバス５
が配設されている。

【００２５】システムボード上には、ＣＰＵ１１、ホス
ト／ＰＣＩブリッジ装置１２、システムメモリ１３、各
種ＰＣＩマスターデバイス１４、内部ＰＣＩ−ＩＳＡブ
リッジ装置１５、ＰＣＩ−ＤＳ（ＤＳ：ドッキングステ
ーション）ブリッジ装置１６、ＰＣカードコントローラ
１７、ＰＣＩＤＭＡデバイス１８などが設けられてい
る。また、ドッキングステーション内には、ＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ装置２０が設けられている。

【００２６】ＣＰＵ１１は、例えば、米インテル社によ
って製造販売されているマイクロプロセッサ“Ｐｅｎｔ
ｉｕｍ”などによって実現されている。このＣＰＵ１１
の入出力ピンに直結されているプロセッサバス１は、６
４ビット幅のデータバスを有している。

【００２７】システムメモリ１３は、オペレーティング
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のＤＲＡＭによって構成されて
いる。このシステムメモリ１３は、３２ビット幅または
６４ビット幅のデータバスを有する専用のメモリバスを
介してホスト−ＰＣＩブリッジ装置１２に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス１
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。

【００２８】ホスト／ＰＣＩブリッジ装置１２は、プロ
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してシステムメモリ１３のア
クセス制御する機能などを有している。

【００２９】内部ＰＣＩバス２はクロック同期型の入出
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
クロックの周波数は最大３３ＭＨｚである。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。このアドレス／データバスは、３２ビット幅
である。

【００３０】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。

【００３１】ＰＣＩマスターデバイス１４は、ホスト／
ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバスマ
スタの１つであり、イニシエータまたはターゲットとし
て動作する。

【００３２】内部ＰＣＩ−ＩＳＡブリッジ装置１５は、
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩである。内部ＩＳＡバス３には、メモリ、複
数のＩＳＡＩ／Ｏデバイス３１，３２，…が接続され
ている。これらＩ／Ｏデバイス３１，３２は、内部ＰＣ
Ｉ−ＩＳＡブリッジ装置１５内蔵のＤＭＡＣにＤＭＡ転
送を要求するデバイス、つまりＤＭＡスレーブである。

【００３３】この内部ＰＣＩ−ＩＳＡブリッジ装置１５
には、ＰＣＩバスアービタ（ＰＢＡ）１５１、ＤＭＡＣ
コア（ＭＰＰＤＭＡ）１５２、および内部ＩＳＡバスブ
リッジ（ＩＩＢＢ）１５３が内蔵されている。

【００３４】ＰＣＩバスアービタ（ＰＢＡ）１５１は、
内部ＰＣＩバス２に結合される全てのバスマスタデバイ
ス間でバス使用権の調停を行う。この調停には、バスマ
スタデバイス毎に１ペアずつ割り当てられる内部ＰＣＩ
バス２上の信号線（バスリクエスト信号ＲＥＱ＃線、グ
ラント信号ＧＮＴ＃線）が用いられる。

【００３５】バスリクエスト信号ＲＥＱ＃は、それに対
応するデバイスが内部ＰＣＩバス２の使用を要求してい
ることをＰＣＩバスアービタ（ＰＢＡ）１５１に通知す
るための信号である。グラント信号ＧＮＴ＃は、バスリ
クエスト信号ＲＥＱ＃を発行したデバイスに、バス使用
を許可することを通知する信号である。

【００３６】また、このシステムでは、内部ＰＣＩバス
２上に定義された複数組のＲＥＱ＃，ＧＮＴ＃線のう
ち、ＤＳ−ＰＣＩ／ＩＳＡブリッジ１０７に割り当てら
れた１組のＲＥＱ＃，ＧＮＴ＃線はＤＭＡシリアルチャ
ネルプロトコル、すなわち、外部ＰＣＩバス４に接続さ
れたＰＣＩ拡張カードとの間のＲＥＱ＃，ＧＮＴ＃の授
受、および外部ＩＳＡバス５に接続されたＩＳＡ拡張カ
ードとの間のＤＲＥＱ，ＤＡＣＫ＃の授受のために使用
される。

【００３７】ＰＣＩバスアービタ（ＰＢＡ）１５１に
は、内部ＰＣＩバス２上のほとんど全てのバスリクエス
ト信号ＲＥＱ＃線およびグラント信号ＧＮＴ＃線が接続
されており、バス使用権の調停はそのＰＣＩバスアービ
タ（ＰＢＡ）１５１によって集中的に制御される。ＰＣ
Ｉバスアービタ（ＰＢＡ）１５１は、ＲＥＱ＃入力毎に
アービトレーションの優先度がプログラムできるように
構成されており、ＧＮＴ＃を与えたバスマスタからのＲ
ＥＱ＃がアクティブ状態のままであっても、それよりも
優先度の高いバスマスタからのＲＥＱ＃がアクティブに
なると、ＧＮＴ＃が与えられるデバイスは優先度の高い
バスマスタに切り替えられる。

【００３８】ＤＭＡＣコア（ＭＰＰＤＭＡ）１５２は、
ＩＳＡＤＭＡＣ１５２１、バスリクエストおよびグラ
ントマネージャ（ＲＧＭ；ＲＥＱ＃，ＧＮＴ＃Ｍａｎ
ａｇｅｒ）１５２２、および内部ＩＳＡＤＭＡルータ
（ＩＩＤＲ；ＩｎｔｅｒｎａｌＩＳＡＤＭＡＲｏ
ｕｔｅｒ）１５２３の３つのブロックから構成されてい
る。このＤＭＡＣコア（ＭＰＰＤＭＡ）１５２は内部Ｐ
ＣＩ−ＩＳＡブリッジ装置１５内の独立した機能ブロッ
クであり、ＤＭＡ以外の機能については、ＤＭＡＣコア
（ＭＰＰＤＭＡ）１５２は使用されず、他のブロックだ
けが動作する。

【００３９】ＩＳＡＤＭＡＣ１５２１、バスリクエス
トおよびグラントマネージャ（ＲＧＭ）１５２２、およ
び内部ＩＳＡＤＭＡルータ（ＩＩＤＲ）１５２３の具
体的な接続関係を図２に示す。

【００４０】ＩＳＡＤＭＡＣ１５２１は、内部ＰＣＩ
バス２に接続されたバスマスタの１であり、ＤＭＡ転送
を必要とするデバイス（ＤＭＡスレーブなど）からの要
求に応じてＤＭＡ転送を実行する。

【００４１】ＤＭＡスレーブは、論理的には内部ＰＣＩ
バス２に接続されている（実際には、ブリッジ１５また
は２０経由で内部ＩＳＡバス３または外部ＩＳＡバス５
に接続されている場合がほとんどである）。

【００４２】ＩＳＡＤＭＡＣ１５２１は、内部ＤＲＥ
Ｑ０〜７が入力されるＤＲＥＱ入力ポートと、内部ＤＡ
ＣＫ＃０〜７を出力するＤＡＣＫ＃出力ポートを有して
おり、それらＤＲＥＱ入力ポートおよびＤＡＣＫ＃出力
ポートの双方はＲＧＭ１５２２およびＩＩＤＲ１５２３
にそれぞれ接続されている。内部ＩＳＡバス３上のＤＭ
Ａスレーブ３１，３２…とＩＳＡＤＭＡＣ１５２１と
の間のＤＲＥＱおよびＤＡＣＫ＃の授受は、ＩＩＤＲ１
５２３を介して実行される。また、外部ＩＳＡバス５上
のＩＳＡ拡張カードであるＩＳＡマスタ５１、ＤＭＡス
レーブ５２，５３…とＩＳＡＤＭＡＣ１５２１との間
のＤＲＥＱおよびＤＡＣＫ＃の授受は、ＲＧＭ１５２２
を介してＤＭＡシリアルチャネルプロトコルによって行
われる。

【００４３】ＩＳＡＤＭＡＣ１５２１は内部ＰＣＩバ
ス２に接続され、またＤＭＡ転送を要求するデバイスは
内部ＩＳＡバス３または外部ＩＳＡバス５に接続されて
いるため、ＩＳＡＤＭＡＣ１５２１によるＤＭＡ転送
では、リードサイクル（Ｉ／Ｏリードまたはメモリリー
ド）とライトサイクル（メモリライトまたはＩ／Ｏライ
ト）とは、時間的に同時には発生しない。すなわち、ま
ずリードサイクルが行われ、そのときのリードデータが
ＩＳＡＤＭＡＣ１５２１内のバッファにラッチされ
る。つぎに、ライトサイクルが実行され、さきほどラッ
チしておいたデータがライトデータとして出力される。

【００４４】リードサイクル、ライトサイクルとも、メ
モリ、Ｉ／Ｏを問わず、内部ＰＣＩバス２上で発生さ
れ、必要な場合はその内部ＰＣＩバス２上のバスサイク
ルがブリッジ装置１５、または２０によってＩＳＡバス
サイクルに変換される。すなわち、ＩＳＡＤＭＡＣ１
５２１は、メモリサイクルとＤＭＡ専用Ｉ／Ｏサイクル
のどちらもＰＣＩバス２上に発生し、ＩＳＡバスサイク
ルについては関知しない。

【００４５】ＩＳＡＤＭＡＣ１５２１は、ＩＳＡバス
システムアーキテクチャで標準となっている８２Ｃ３７
互換の機能を有しており、内部ＤＲＥＱ０〜７と内部Ｄ
ＡＣＫ＃０〜７とによってＤＭＡチャンネルＣＨ０〜Ｃ
Ｈ７をサポートしている。このうち、ＤＭＡチャンネル
ＣＨ４は２つのＤＭＡＣコントローラをカスケード接続
するために使用されるため、ＤＭＡ転送には使用されな
い。このため、内部ＤＲＥＱ０〜７および内部ＤＡＣＫ
＃０〜７のうち、ＤＲＥＱ４およびＤＡＣＫ＃４は、実
際には、ＲＧＭ１５２２とＩＩＤＲ１５２３のどちらに
も接続されない。

【００４６】ＩＳＡＤＭＡＣ１５２１は、ＤＭＡチャ
ンネル毎に１ペアずつ用意された内部ＤＲＥＱ０〜７お
よびＤＡＣＫ＃０〜７を用いて、ＤＭＡチャネルの調停
を行う。内部ＤＲＥＱは、ＤＭＡスレーブが、ＩＳＡ
ＤＭＡＣ１５２１にＤＭＡ転送の実行を要求しているこ
とを通知するために使用されるＤＭＡリクエスト信号で
ある。ＤＡＣＫ＃は、ＩＳＡＤＭＡＣ１５２１がＤＭ
Ａ転送を要求したＤＭＡスレーブに対してＤＭＡサイク
ルの実行開始を通知するためのＤＭＡアクノリッジ信号
であり、このＤＡＣＫ＃によってＤＭＡ転送対象のＤＭ
Ａスレーブが選択される。

【００４７】ＤＭＡチャネルの割り当ては、内部ＩＳＡ
バス３上のデバイスと外部ＩＳＡバス５上のデバイスと
の間で排他的に行われる。各デバイスは、それに割り当
てられたＤＭＡチャネルに対応するＤＲＥＱ、ＤＡＣＫ
＃を用いてＩＳＡＤＭＡＣ１５２１と送受信する。

【００４８】この場合、外部ＩＳＡバス５上のデバイス
とＩＳＡＤＭＡＣ１５２１との間のＤＲＥＱおよびＤ
ＡＣＫ＃の送受信は、前述したように、１組のシリアル
ＲＥＱ＃，シリアルＧＮＴ＃信号線を使用したＤＭＡシ
リアルチャネルプロトコルに従って実行される。

【００４９】このＤＭＡシリアルチャネルプロトコルで
は、シリアルＲＥＱ＃によってＤＳ−ＰＣＩ／ＩＳＡブ
リッジ装置２０から最新のＤＲＥＱの状態が送信され、
それがＲＧＭ１５２２に送られる。ＲＧＭ１５２２で
は、シリアルＲＥＱ＃が分解されてＩＳＡＤＭＡＣ１
５２１への内部ＤＲＥＱ０〜７に変換される。

【００５０】また、ＩＳＡＤＭＡＣ１５２１から出力
される内部ＤＡＣＫ＃０〜７によって指定されるＤＭＡ
転送対象のチャネル情報は、ＲＧＭ１５２２が実行する
シリアルＧＮＴ＃信号線を利用したシリアル転送によっ
て、ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０に送られ
る。

【００５１】ＩＳＡＤＭＡＣ１５２１は、ＲＧＭ１５
２２およびＩＩＤＲ１５２３から提供される最新のＤＲ
ＥＱチャンネル情報に基づき、ＤＲＥＱチャンネルマス
クの設定および調停方式の設定に従って、８２Ｃ３７互
換の、ＤＲＥＱチャンネル間調停を行う。有効なＤＭＡ
要求（ＤＲＥＱ）があれば、ＩＳＡＤＭＡＣ１５２１
は、まず、自身に割り当てられているＲＥＱ＃をアクテ
ィブにしてＰＣＩバスアービタ（ＰＢＡ）１５１に対し
てバス使用権を要求し、ＰＢＡ１５１からＧＮＴ＃が与
えられるのを待つ。

【００５２】ＰＢＡ１５１からＧＮＴ＃が与えられる
と、ＩＳＡＤＭＡＣ１５２１は、調停の結果選択した
ＤＭＡチャンネル番号に対応する内部ＤＡＣＫ＃をアク
ティブにして、ＤＭＡ転送を実行するＤＭＡチャンネル
番号をＲＧＭ１５２２とＩＩＤＲ１５２３へ返す。そし
て、ＩＳＡＤＭＡＣ１５２１は、選択されたＤＭＡチ
ャンネルのセットアップ情報によって規定されるＤＭＡ
転送モード（シングル転送モード、ブロック転送モー
ド、デマンド転送モード、カスケードモード）に対応す
るＤＭＡサイクルを実行する。この場合、ＩＳＡＤＭ
ＡＣ１５２１は、前述したようにメモリ、Ｉ／Ｏサイク
ルとも、ＰＣＩバスのバスサイクルのみをサポートし、
ＩＳＡバスのバスサイクルについてはブリッジ装置１５
または２０によってエミュレートされる。

【００５３】ＲＧＭ１５２２は、複数のＤＭＡ要求およ
びＰＣＩバスマスタ要求をシリアル化して転送するとい
うＤＭＡシリアルチャネルプロトコルに関する処理を行
うためにシリアルＲＥＱ＃およびシリアルＧＮＴ＃の状
態を管理する。このＲＧＭ１５２２は、ＩＳＡＤＭＡ
Ｃ１５２１に対するＩＳＡスタイルのＤＲＥＱ／ＤＡＣ
Ｋ＃プロトコルとＤＭＡシリアルチャネルプロトコルと
の間の変換を行う。

【００５４】ＲＧＭ１５２２には、複数のＲＥＱ＃信号
を入力することができる。また、各ＲＥＱ＃信号毎に、
そのＲＥＱ＃信号のプロトコルをプログラムすることが
できる。したがって、シリアルＲＥＱ＃およびシリアル
ＧＮＴ＃として使用されるＲＥＱ＃およびＧＮＴ＃信号
線のペアを複数用意すれば、ＤＳ−ＰＣＩ／ＩＳＡブリ
ッジ装置２０経由で行われるＤＭＡシリアルチャネルプ
ロトコルだけでなく、例えばＰＣカードコントローラ１
７によって制御されるＰＣＭＣＩＡ／Ｃａｒｄバス仕様
のＰＣカード６１，６２とＩＳＡＤＭＡＣ１５２１と
の間のＤＲＥＱ，ＤＡＣＫ＃の授受などについても同様
のＤＭＡシリアルチャネルプロトコルによって行うこと
ができる。

【００５５】また、ＲＧＭ１５２２は、ＤＭＡシリアル
チャネルプロトコルと、ＰＢＡ１５１がサポートする標
準ＰＣＩスタイルのアービトレーションのためのＲＥＧ
＃／ＧＮＴ＃プロトコル（これは、文献“ＰＣＩＬｏ
ｃａｌＢｕｓＳｐｅｃｉｆｉｃａｔｉｏｎ”１９９
４１０月２１Ｐ４７〜Ｐ５２ＰＣＩＳｐｅｃｉ
ａｌｉｎｔｅｒｅｓｔＧｒｏｕｐ著に記載されて
いる）との間の変換も行う。

【００５６】すなわち、外部ＩＳＡバス５上のデバイス
との間のＤＲＥＱ，ＤＡＣＫ＃の授受だけでなく、外部
ＰＣＩバス４上のＰＣＩ拡張カードであるＰＣＩマスタ
４１との間のＲＥＱ＃，ＧＮＴ＃の授受もＤＭＡシリア
ルチャネルプロトコルを使用して行われる。この場合の
ＲＥＱ＃，ＧＮＴ＃の処理は、ＲＧＭ１５２２によって
次のように行われる。

【００５７】外部ＰＣＩバス４上のＰＣＩマスタ４１
（ＬＡＮボード、ＳＣＳＩボードなど）は、ＲＥＱ＃を
アクティブにすることによって、バス使用要求をＤＳ−
ＰＣＩ／ＩＳＡブリッジ装置２０に知らせる。ＤＳ−Ｐ
ＣＩ／ＩＳＡブリッジ装置２０は、シリアルＲＥＱ＃を
利用したシルアルデータ転送によって、バス使用要求を
ＤＭＡ要求と一緒にＲＧＭ１５２２へ知らせる。この場
合、そのバス使用要求の通知には、ＩＳＡデバイスによ
って使用されていないＤＭＡチャネルであるＤＲＥＱ４
が用いられる。

【００５８】ＲＧＭ１５２２は、シリアルＲＥＱ＃信号
を分解し、シリアルＲＥＱ＃によってＤＲＥＱ４が通知
されたことを検出すると、ＲＥＱ＃をアクティブにして
ＰＢＡ１５１に対してＰＣＩバス２の使用を要求する。
ＰＢＡ１５１は、標準ＰＣＩのアービトレーションルー
ルによって調停を行い、ＧＮＴ＃によってＲＧＭ１５２
２に対してバス使用を許可する。

【００５９】ＲＧＭ１５２２は、ＰＢＡ１５１からのＧ
ＮＴ＃を受け取ると、シリアルＧＮＴ＃を使用したシリ
アルデータ転送によって、バス使用が許可されたことを
ＤＡＣＫと一緒にＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２
０に通知する。この通知には、ＤＡＣＫ４が使用され
る。ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０は、ＲＧＭ
１５２２が送信したシリアルＧＮＴ＃信号を分解し、Ｐ
ＣＩマスタ４１にＧＮＴ＃を与える。ＰＣＩマスタ４１
は、ＧＮＴ＃を受け取るとバスマスタとして動作するこ
とが可能となり、トランザクションを開始する。

【００６０】次に、内部ＩＳＡＤＭＡルータ（ＩＩＤ
Ｒ）１５２３について説明する。内部ＩＳＡＤＭＡル
ータ（ＩＩＤＲ）１５２３は、プログラムされたマッピ
ング情報にしたがって、内部ＩＳＡバス３上のＤＭＡス
レーブ３１，３２，…にマッピングされるＤＭＡチャネ
ルを変更する。ＩＩＤＲ１５２３は、ＤＭＡスレーブ３
１，３２，…からのＤＲＥＱ信号の状態を、マッピング
情報に従って、それらデバイスのＤＭＡチャネル番号に
対応する内部ＤＲＥＱに変換して、ＩＳＡＤＭＡＣ１５
２１に伝える。また、ＩＩＤＲ１５２３は、ＩＳＡＤ
ＭＡＣ１５２１からの内部ＤＡＣＫ＃を、マッピング情
報に従って、ＤＭＡスレーブ３１，３２が実際に使用し
ているＤＡＣＫ＃に変換して、内部ＩＳＡバス３上に出
力する。

【００６１】内部ＩＳＡバスブリッジ（ＩＩＢＢ）１５
３は、内部ＰＣＩバス２と内部ＩＳＡバス３とを繋ぐブ
リッジであり、メモリおよびＩ／Ｏなどの内部ＩＳＡバ
ス３上の全てのデバイスを制御する。このＩＩＢＢ１５
３は、ＩＳＡＤＭＡＣ１５２１がＤＭＡ転送のために
ＰＣＩバス２上に発生するメモリまたはＩ／Ｏサイクル
をプロトコル変換して、内部ＩＳＡバス３上へ伝える。

【００６２】ＰＣＩ−ＤＳブリッジ装置１６は、内部Ｐ
ＣＩバス２と、ドッキングステーションに導出されるＰ
ＣＩバス相当のドッキングバスとを繋ぐブリッジＬＳＩ
であり、ＰＣＩバス２上のエージェントとして機能す
る。このＰＣＩ−ＤＳブリッジ装置１６には、ＤＭＡシ
リアルチャンネルプロトコルによるシリアルＲＥＱ＃／
ＧＮＴ＃の転送の同期化のためのバッファが設けられて
いる。

【００６３】ＰＣカードコントローラ１７は、ＰＣＩバ
スマスタの１つであり、ＤＭＡシリアルチャネルプロト
コルをサポートしている。このＰＣカードコントローラ
１７によって制御されるＰＣカード６１，６２がＤＭＡ
転送を要求した時、そのＤＭＡ要求すなわちＤＲＥＱ
は、ＰＣカードコントローラ１７に割り当てられたＲＥ
Ｑ＃信号線を利用したシリアル転送によってＲＧＭ１５
２２に送信される。また、ＲＧＭ１５２２からのＤＡＣ
Ｋ＃については、ＰＣカードコントローラ１７に割り当
てられたＧＮＴ＃信号線を利用したシリアル転送によっ
てＰＣカードコントローラ１７に送られる。このシリア
ルＧＮＴ＃は、ＰＣカードコントローラ１７によってＤ
ＡＣＫ＃に分解されて、ＰＣカード６１または６２に渡
される。

【００６４】ＰＣＩＤＭＡ１８は、ＰＣカードコントロ
ーラ１７と同様、内部ＰＣＩバス２上のエージェントで
あり、且つＤＭＡシリアルチャネルプロトコルをサポー
トしている。このＰＣＩＤＭＡ１８によって制御される
ＤＭＡスレーブ１９がＤＭＡ転送を要求した時、そのＤ
ＭＡ要求、すなわちＤＲＥＱはシリアルＲＥＱ＃よって
ＲＧＭ１５２２に送信される。また、ＲＧＭ１５２２か
らのシリアルＧＮＴ＃はＰＣＩＤＭＡ１８によってＤＡ
ＣＫ＃に分解されてＤＭＡスレーブ１９に通知される。

【００６５】ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０
は、ＤＳコネクタを介してコンピュータ本体からドッキ
ングステーションに導出されるドッキングバス（ＰＣＩ
バス相当）と外部ＰＣＩバス４および外部ＩＳＡバス５
とを繋ぐブリッジＬＳＩである。このＤＳ−ＰＣＩ／Ｉ
ＳＡブリッジ装置２０は、コンピュータ本体に取り外し
自在に装着されるドッキングステーション内に設けられ
ており、ＰＣＩバスマスタの１つとして機能し、且つＤ
ＭＡシリアルチャネルプロトコルをサポートしている。

【００６６】ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０に
は、外部ＰＣＩバスブリッジ（ＥＰＢＢ；Ｅｘｔｅｒｎ
ａｌＰＣＩＢｕｓＢｒｉｄｇｅ）２０１、外部Ｉ
ＳＡバスブリッジ（ＥＩＢＢ；ＥｘｔｅｒｎａｌＩＳ
ＡＢｕｓＢｒｉｄｇｅ）２０２、ローカルバスアー
ビタ（ＬＢＡ；ＬｏｃａｌＢｕｓＡｒｂｉｔｅｒ）
２０３、および外部ＩＳＡＤＭＡルータ（ＥＩＤＲ；
ＥｘｔｅｒｎａｌＩＳＡＤＭＡＲｏｕｔｅｒ）２
０４が設けられている。

【００６７】以下、図３を参照して、ＥＰＢＢ２０１、
ＥＩＢＢ２０２、ＬＢＡ２０３、およびＥＩＤＲ２０４
の機能およびそれらの接続関係を説明する。ＥＰＢＢ２
０１は、内部ＰＣＩバス２上にＩＳＡＤＭＡＣ１５２
１が発生するメモリサイクルおよびＩ／ＯサイクルをＰ
ＣＩ−ＤＳブリッジ１６を経由して受け取り、それを外
部ＰＣＩバス４上へ伝える。また、外部ＰＣＩバス４上
のＰＣＩマスタデバイス４１にバス使用権が与えられた
場合は、ＥＰＢＢ２０１は、外部ＰＣＩバス４上のバス
トランザクションをドッキングバス上に発生させる。

【００６８】また、このＥＰＢＢ２０１は、ＰＣＩマス
タ４１がバスマスタとしてトランザクションを実行して
いる期間に外部ＰＣＩバス４上のデバイスをターゲット
とするトランザクションが内部ＰＣＩバス２上のデバイ
スによって開始された時、マスタアボートの発生を防止
するために、ターゲットリトライを通知する機能を有し
ている。

【００６９】すなわち、図１のシステムでは、前述した
ように、ＰＣＩマスタ４１とＰＢＡ１５１との間のバス
アクセス要求信号ＲＥＱ＃およびバスアクセス許可信号
ＧＮＴ＃の授受はシリアルチャネルプロトコルを利用し
て行われる。ＰＣＩマスタ４１にＧＮＴ＃が与えられて
いる状態でそのＰＣＩマスタ４１よりもアービトレーシ
ョンの優先度が高い他のバスマスタ（例えば、内部ＰＣ
Ｉバス２上のホストーＰＣＩブリッジ１２）からＲＥＱ
＃が発生されると、ＰＣＩマスタ４１に対応するＧＮＴ
＃がＰＢＡ１５１によってインアクティブにされ、それ
がシリアル転送によってＰＣＩマスタ４１に通知され
る。この通知には比較的多くの時間が必要とされる。

【００７０】このため、ＰＣＩマスタ４１がバスマスタ
としてのサイクルを終了する前に、新たにバス使用権が
与えられた他のバスマスタによって外部ＰＣＩバス４上
のデバイスをターゲットとするトランザクションが開始
される場合がある。

【００７１】この場合、通常のブリッジ装置は、その一
方のバス上のデバイスがバスマスタとして動作している
時には他方のバス上のデバイスからのトランザクション
については何等応答せず、そのトランザクションを受け
付けることは無い。しかし、もしこのように無応答とし
てしまうと、ターゲットが存在するにもかかわらずマス
タアボートが誤って発生されてしまう。

【００７２】そこで、ＥＰＢＢ２０１は、このような状
況下では、外部ＰＣＩバス４上のサイクルが終了するま
では内部ＰＣＩバス２からのトランザクションは受け付
けないが、マスタアボートの発生を防止するために、内
部ＰＣＩバス２上にターゲットリトライサイクルを発生
する。トランザクションを開始した内部ＰＣＩバス２上
のデバイスは、ターゲットリトライが通知されると実行
中のトランザクションを終結し、所定期間経過後に同一
のドランザクションを開始する。

【００７３】ターゲットリトライは、ＥＰＢＢ２０１が
ドッキングバス経由で内部ＰＣＩバス２上の信号ＴＲＤ
Ｙ＃，ＳＴＯＰ＃，ＤＥＶＳＥＬ＃を、それぞれＴＲＤ
Ｙ＃＝インアクティブ、ＳＴＯＰ＃＝アクティブ，ＤＥ
ＶＳＥＬ＃＝アクティブに設定する事によって、内部Ｐ
ＣＩバス２上の現在のバスマスタに通知される。

【００７４】ここで、ＴＲＤＹ＃は、ターゲットが現在
のデータフェーズを完了してレディー状態になったこと
を通知するための信号である。ＳＴＯＰ＃は、ターゲッ
トがイニシエータに対して現在のトランザクションの停
止を要求するために使用される信号である。ＤＥＶＳＥ
Ｌ＃は、アドレス指定されたターゲットから出力される
信号であり、ターゲットが選択されたことを示す。

【００７５】ＥＩＢＢ２０２は、内部ＰＣＩバス２上に
ＩＳＡＤＭＡＣ１５２１が発生するメモリサイクルお
よびＩ／ＯサイクルをＰＣＩ−ＤＳブリッジ１６を経由
して受け取り、それをプロトコル変換して外部ＩＳＡバ
ス５上へ伝える。また、外部ＩＳＡバス５上のＩＳＡマ
スタデバイス４１にバス使用権が与えられた場合は、Ｅ
ＩＢＢ２０２は、外部ＩＳＡバス５上のバストランザク
ションをドッキングバス上に発生させる。

【００７６】ＬＢＡ２０３およびＥＩＤＲ２０４は、Ｄ
ＭＡシリアルチャネルプロトコルをサポートするために
設けられたものである。ＬＢＡ２０３は、外部ＰＣＩバ
ス４上のＰＣＩバスマスタ４１からのバス使用要求ＲＥ
Ｑ＃と、外部ＩＳＡバス５上のＩＳＡマスタ５１および
ＤＭＡスレーブ５２，５３からのＤＲＥＱ信号（基本的
にＩＳＡのＤＭＡチャンネル数分ある）の状態の変化を
監視しており、最新の状態をシリアルＲＥＱ＃を利用し
たビット列のシリアル転送によって、ＰＣＩ−ＤＳブリ
ッジ１６経由でＲＧＭ１５２２へ伝える。

【００７７】シリアルＲＥＱ＃で送信されるビット列の
フォーマットは次の通りである。ＬＢＡ２０３は、アクティブにされたＲＥＱ＃の前縁を
スタートｂｉｔ（Ｓ）とし、以後、ＤＭＡチャンネルの
０から７までを１クロックフレームづつ使用して、シリ
アルに伝える。チャンネル４のフレームは、ＰＣＩマス
タ４１のＰＣＩバスマスタ要求（ＲＥＱ＃）状態の変化
を伝えるために使用され、それ以外は、ＩＳＡマスタ５
１，ＤＭＡスレーブ５２，５３のＤＭＡ要求の状態変化
を伝えるために使用される。

【００７８】各フレームは、“Ｌ”で要求なしを意味
し、“Ｈ”で要求ありを意味する。上述の例では、ＤＲ
ＥＱ０、２、７がアクティブであり、且つＰＣＩマスタ
４１がバス使用を要求している状態（ＤＲＥＱ４がアク
ティブ）に対応している。

【００７９】外部ＰＣＩバス４には、複数のＰＣＩバス
マスタを接続することができる。この場合、複数のＰＣ
Ｉバスマスタ４１から同時にＲＥＱ＃が出力されること
があるが、その場合のアービトレーションはＬＢＡ２０
３によって実行され、いずれか１つのＰＣＩバスマスタ
４１からのＲＥＱ＃がシリアル転送対象として受け付け
られる。

【００８０】ＲＧＭ１５２２からのシルアルＧＮＴ＃を
受け取ると、ＬＢＡ２０３は、そのシルアルＧＮＴ＃に
含まれるビット列をデコードし、ＤＡＣＫ＃をＥＩＤＲ
２０４へ返すか、あるいは外部ＰＣＩバス４にＧＮＴ＃
を返す。

【００８１】シリアルＧＮＴ＃でＲＧＭ１５２２から送
信されるビット列のフォーマットは次の通りである。ＲＧＭ１５２２は、アクティブにされたＧＮＴ＃の前縁
をスタートｂｉｔ（Ｓ）とし、以後、ＤＭＡチャンネル
のＤＡＣＫ＃０から７までのどれかひとつを３ｂｉｔで
コード化した情報を、ＬＳＢから順番に、各ｂｉｔに１
クロックフレームづつ割り当てて、シリアルに伝える。
チャンネル４のコードは、ＰＣＩマスタ４１のバス要求
状態に応答するＧＮＴ＃を伝えるために使用され、それ
以外は、ＩＳＡマスタ５１，ＤＭＡスレーブ５２，５３
のＤＭＡ要求に対するＤＡＣＫ＃を伝えるために使用さ
れる。

【００８２】上述の例では、３ビット情報＝“１００”
であるので、チャンネルコード＝４であり、ＤＭＡチャ
ンネル４が選択された（ＰＣＩバスマスタ要求に対する
ＧＮＴ＃が与えられた）ことを意味する。この場合、Ｌ
ＢＡ２０３は、受け付けたＲＥＱ＃に対応する外部ＰＣ
Ｉバス４上のＧＮＴ＃をアクティブにする。

【００８３】ＥＩＤＲ２０４は、プログラムされたマッ
ピング情報にしたがって、外部ＩＳＡバス５上のＩＳＡ
マスタ５１およびＤＭＡスレーブ５２，５３それぞれに
マッピングされるＤＭＡチャネルを変更する。このＥＩ
ＤＲ２０４と前述のＩＩＤＲ１５２３との共同作用によ
り、内部ＩＳＡバス３上のデバイスと外部ＩＳＡバス５
上のデバイスとにＤＭＡチャネルを排他的に割り当てる
ことができる。

【００８４】ＥＩＤＲ２０４は、ＩＳＡマスタ５１およ
びＤＭＡスレーブ５２，５３それぞれからのＤＲＥＱ信
号の状態を、マッピング情報に従って、それらデバイス
のＤＭＡチャネル番号に対応するＤＲＥＱ信号に変換し
てＬＢＡ２０３に伝える。また、ＥＩＤＲ２０４は、Ｌ
ＢＡ２０３からのＤＡＣＫ＃を、マッピング情報に従っ
て、ＩＳＡマスタ５１およびＤＭＡスレーブ５２，５３
が実際に使用しているＤＡＣＫ＃に変換して、外部ＩＳ
Ａバス５上に出力する。

【００８５】次に、図４のタイミングチャートを参照し
て、前述したマスタアボートの誤発生を防止するための
ＥＰＢＢ２０１の動作について説明する。（１）外部ＰＣＩバス４上のＰＣＩマスタ４１は、その
ＰＣＩマスタ４１に割り当てられているバスアクセス要
求信号（外部ＲＥＱ＃）をアクティブにして、バス使用
権を要求する。（２）ＬＢＡ２０３は、その外部ＲＥＱ＃を受け取り、
それをシリアルＲＥＱ＃を利用したシリアル転送によっ
てシステムボード上のＲＧＭ１５２２に送信する。この
場合、外部ＲＥＱ＃のＰＣＩバスマスタ要求はＤＭＡチ
ャネル４のＤＭＡ要求として送られる。ＬＢＡ２０３と
内部ＰＣＩバス２との間にはドッキングバスおよびＰＣ
Ｉ−ＤＳブリッジ１６が存在しているので、外部ＲＥＱ
＃は、まず、ドッキングバスのクロック（２０〜２５Ｍ
Ｈｚ）に同期化させてそのドッキングバス上に出力され
る（ＤＳシリアルＲＥＱ）。そして、そのＤＳシリアル
ＲＥＱは、ＰＣＩ−ＤＳブリッジ１６によって内部ＰＣ
Ｉバス２のクロック（３０〜３３ＭＨｚ）に同期化され
て内部ＰＣＩバス２上のＲＧＭ１５２２に送られる（内
部シリアルＲＥＱ）。（３）ＲＧＭ１５２２は、内部シリアルＲＥＱから外部
ＲＥＱ＃を取り出してＰＢＡ１５１に入力し、ＰＢＡ１
５１から外部ＲＥＱ＃に対応するＧＮＴ＃が与えられる
のを待つ。ＰＢＡ１５１からＧＮＴ＃が与えられると、
ＲＧＭ１５２２は、そのＧＮＴ＃を内部シリアルＧＮＴ
＃を利用したシリアル転送によってドッキングステーシ
ョン内のＬＢＡ２０３に送信する。この場合、内部シリ
アルＧＮＴ＃は、ＰＣＩ−ＤＳブリッジ１６によってド
ッキングバスのクロック（２０〜２５ＭＨｚ）に同期化
されてドッキングバス上に送られる（外部シリアルＧＮ
Ｔ＃）。（４）ＬＢＡ２０３は、外部シリアルＧＮＴ＃によって
転送されたシリアル情報から外部ＲＥＱに対応するＧＮ
Ｔ＃がアクティブにされたことを検出すると、外部ＰＣ
Ｉバス４に定義されているＰＣＩマスタ４１の外部ＧＮ
Ｔ＃をアクティブにする。

【００８６】これら（１）〜（４）の処理により、ＰＣ
Ｉマスタ４１がＰＣＩバスマスタとして動作することが
可能になる。これにより、ＰＣＩマスタ４１にＰＣＩバ
スマスタとして動作することが許可され、ＰＣＩマスタ
４１はトランザクションを開始する。

【００８７】ＰＣＩマスタ４１がトランザクションを実
行している期間中に、そのＰＣＩマスタ４１よりも優先
度の高い内部ＰＣＩバス２上のＰＣＩデバイスのバスア
クセス要求信号ＲＥＱ＃（内部ＲＥＱ＃）がアクティブ
にされた時、ＰＢＡ１５１は、ＰＣＩマスタ４１に対す
るバスアクセス許可信号ＧＮＴ＃をインアクティブする
と共に、優先度の高いＰＣＩデバイスに対するバスアク
セス許可信号ＧＮＴ＃（内部ＧＮＴ＃）をアクティブに
する。

【００８８】ＰＣＩマスタ４１に対するバスアクセス許
可信号ＧＮＴ＃がインアクティブにされると、ＲＧＭ１
５２２は、シリアルＧＮＴ＃によってそれをＬＢＡ２０
３に通知する。この場合、まず、ＲＧＭ１５２２によっ
て内部ＰＣＩバス２上に内部シリアルＧＮＴ＃が出力さ
れ、次いで、その内部シリアルＧＮＴ＃がＰＣＩ−ＤＳ
ブリッジ１６によってドッキングバスのクロックに同期
化されてドッキングバス上に外部シリアルＧＮＴ＃とし
て出力される。

【００８９】ＬＢＡ２０３は、外部シリアルＧＮＴ＃に
よって転送されたシリアル情報をデコードして外部ＲＥ
Ｑ＃に対応するＧＮＴ＃がインアクティブにされたこと
を検出すると、外部ＰＣＩバス４に定義されているＰＣ
Ｉマスタ４１の外部ＧＮＴ＃をインアクティブにする。
ＰＣＩマスタ４１は、外部ＧＮＴ＃がインアクティブに
されると、現在のサイクルを最終サイクルとして、実行
中のトランザクションを終結しようとする。

【００９０】一方、内部ＧＮＴ＃がアクティブにされた
内部ＰＣＩバス２上のＰＣＩデバイスは、ＦＲＡＭＥ＃
をアクティブにしてトランザクションを開始する。外部
ＧＮＴ＃がインアクティブになるまでにはシリアル情報
の生成およびデコード、および同期化のために時間が掛
るため、内部ＧＮＴ＃がアクティブにされた時点から、
外部ＧＮＴ＃がインアクティブにされてＰＣＩマスタ４
１のトランザクションが終結されるまでの期間は、２つ
のトランザクションが衝突する危険がある。

【００９１】すなわち、もし内部ＰＣＩバス２上のＰＣ
Ｉデバイスによって開始されるトランザクションが外部
ＰＣＩバス４上のデバイスをターゲットとするものであ
ると、図５に示されているように、内部ＰＣＩバス２上
のＰＣＩデバイスからのトランザクションと外部ＰＣＩ
バス４上のＰＣＩデバイスからのトランザクションとが
ＤＳ−ＰＣＩ／ＩＳＡブリッジ２０にて衝突される。

【００９２】ＥＰＢＢ２０１は、外部ＰＣＩバス４上の
デバイスがバスマスタとしてトランザクションを実行し
ている時に、内部ＰＣＩバス２上のデバイスによってト
ランザクションが開始されると、その内部ＰＣＩバス２
からのトランザクションを外部ＰＣＩバス４には伝達し
ないが、その内部ＰＣＩバス２上のアドレスをデコード
して、内部ＰＣＩバス２上の現在のトランザクションが
外部ＰＣＩバス４上のデバイスをターゲットとするトラ
ンザクションであるか否かを調べる。

【００９３】もし外部ＰＣＩバス４上のデバイスをター
ゲットとするトランザクションであれば、ＥＰＢＢ２０
１は、図６に示されているように、ドッキングバス経由
で内部ＰＣＩバス２上の信号ＴＲＤＹ＃，ＳＴＯＰ＃，
ＤＥＶＳＥＬ＃を、それぞれＴＲＤＹ＃＝インアクティ
ブ、ＳＴＯＰ＃＝アクティブ，ＤＥＶＳＥＬ＃＝アクテ
ィブに設定して、ターゲットリトライを通知する。

【００９４】ターゲットリトライが通知された内部ＰＣ
Ｉバス２上のデバイスは、現在のトランザクションを終
了し、所定期間経過後に同一のトランザクションをリト
ライする。この時、外部ＰＣＩバス４上のデバイスがバ
スマスタとしてのトランザクションを終了していれば、
外部ＰＣＩバス４上のターゲットを正常にアクセスする
ことができる。

【００９５】以上のように、ＤＭＡシリアルチャネルプ
ロトコルによってＰＣＩマスタ要求を通知する図１のシ
ステム構成においては、ＰＣＩ拡張デバイスであるＰＣ
Ｉマスタ４１がバスマスタとしてのサイクルを終了する
前に、新たにバス使用権が与えられた内部ＰＣＩバス２
上のバスマスタによって外部ＰＣＩバス４上のデバイス
をターゲットとするトランザクションが実行されても、
ＥＰＢＢ２０１によってターゲットリトライが通知され
るので、マスタアボートの誤発生を防止できるようにな
り、信頼性の高いＤＭＡシリアルチャネルプロトコルを
実現することができる。

【００９６】

【発明の効果】以上説明したように、この発明によれ
ば、ＰＣＩバスと拡張バスとを繋ぐブリッジ装置を改良
する事により、拡張バス上のデバイスによって実行され
ているトランザクションが終了される前に前記第２の拡
張バス上のデバイスをターゲットとするトランザクショ
ンがＰＣＩバス上のデバイスによって開始されたとき
は、そのトランザクションを開始したＰＣＩバス上のデ
バイスにターゲットリトライが通知される。これによ
り、トランザクションの衝突による誤動作を防止できる
ようになり、信頼性の高いＤＭＡシリアルチャネルプロ
トコルを実現できる。

【図面の簡単な説明】

【図１】この発明の一実施形態に係る改良されたＤＭＡ
シリアルチャネルプロトコルを採用したポータブルコン
ピュータのシステム構成を示すブロック図。

【図２】同実施形態のシステムに設けられたＤＭＡＣコ
アの構成を示すブロック図。

【図３】同実施形態のシステムに設けられたＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ装置の構成を示すブロック図。

【図４】同実施形態のシステムにおけるバス使用権の切
り替え動作を説明するタイミングチャート。

【図５】同実施形態のシステムにおけるトランザクショ
ンの衝突の様子を示す図。

【図６】図３のＤＳ−ＰＣＩ／ＩＳＡブリッジ装置によ
って実行されるターゲットリトライの通知動作を説明す
るタイミングチャート。

【符号の説明】

１…プロセッサバス、２…内部ＰＣＩバス、３…内部Ｉ
ＳＡバス、４…外部ＰＣＩバス、５…外部ＩＳＡバス、
１１…ＣＰＵ、１２…ホスト／ＰＣＩブリッジ装置、１
３…システムメモリ、１５…内部ＰＣＩ−ＩＳＡブリッ
ジ装置、１６…ＰＣＩ−ＤＳブリッジ装置、２０…ＤＳ
−ＰＣＩ／ＩＳＡブリッジ装置、４１…外部ＰＣＩバス
上のＩ／Ｏ（ＰＣＩマスタ）、５１，５２，５３…外部
ＩＳＡバス上のＩ／Ｏ（ＩＳＡマスタ、ＤＭＡスレー
ブ）、１５１…ＰＣＩバスアービタ（ＰＢＡ）、１５２
…ＤＭＡＣコア（ＭＰＰＤＭＡ）、２０１…外部ＰＣＩ
バスブリッジ（ＥＰＢＢ）、２０３…ローカルバスアー
ビタ（ＬＢＡ）、１５２１…ＩＳＡＤＭＡＣ、１５２
２…バスリクエストおよびグラントマネージャ（ＲＧ
Ｍ）。

Claims

【特許請求の範囲】

【請求項１】第１のＰＣＩバスと、この第１のＰＣＩバス上に定義され、その第１のＰＣＩ
バスに接続されたバスマスタ毎に１組ずつ割り当てられ
ているバスアクセス要求信号（ＲＥＱ＃）線およびバス
アクセス許可信号（ＧＮＴ＃）線を利用してバスアクセ
スを調停するバスアービタであって、バスマスタ毎にア
ービトレーションの優先度がプログラム可能に構成され
ているバスアービタと、前記第１のＰＣＩバスに接続され、直接メモリアクセス
（ＤＭＡ）を実行するＤＭＡコントローラと、前記第１のＰＣＩバスと第２のＰＣＩバスとの間に接続
され、前記第１のＰＣＩバスのバスマスタとして機能す
るブリッジ装置であって、前記第２のＰＣＩバスに接続
されたＰＣＩ拡張デバイスそれぞれからのバスアクセス
要求信号（ＲＥＱ＃）を、前記ブリッジ装置に割り当て
られたバスアクセス要求信号（ＲＥＱ＃）線を利用して
前記ＤＭＡコントローラにシリアル送信するブリッジ装
置と、前記ＰＣＩバスに接続され、前記ブリッジ装置からシリ
アル送信された情報を前記バスアービタ（ＰＢＡ）に入
力するためのバスアクセス要求信号（ＲＥＱ＃）に変換
する手段と、前記ＰＣＩバスに接続され、前記バスアービタ（ＰＢ
Ａ）からのバスアクセス許可信号の状態を、前記ブリッ
ジ装置に割り当てられたバスアクセス許可信号（ＧＮＴ
＃）線を利用したシリアル転送サイクルによって前記ブ
リッジ装置にシリアル送信する手段とを具備し、前記ブリッジ装置は、前記第２の拡張バス上のＰＣＩ拡張デバイスによって実
行されているトランザクションが終了される前に前記第
２の拡張バス上のデバイスをターゲットとするトランザ
クションが前記ＰＣＩバス上のデバイスによって開始さ
れたとき、そのトランザクションを開始した前記ＰＣＩ
バス上のデバイスに対してターゲットリトライを通知す
る手段を具備することを特徴とするコンピュータシステ
ム。
【請求項２】前記ブリッジ装置は、前記ＰＣＩバス上に定義されたターゲットレディー信号
（ＴＲＤＹ＃）、ストップ信号（ＳＴＯＰ＃）、および
デバイスセレクト信号（ＤＥＶＳＥＬ＃）を利用してタ
ーゲットリトライを前記バスマスタに通知し、前記トランザクションを開始した前記ＰＣＩバス上のデ
バイスは、そのターゲットリトライに応答して現在のト
ランザクションを終了し、所定期間経過後に同一のトラ
ンザクションをリトライすることを特徴とする請求項１
記載のコンピュータシステム。
【請求項３】ＰＣＩバスと、このＰＣＩバス上に定義され、そのＰＣＩバスに接続さ
れたバスマスタ毎に１組ずつ割り当てられているバスア
クセス要求信号（ＲＥＱ＃）線およびバスアクセス許可
信号（ＧＮＴ＃）線を利用してバスアクセスを調停する
バスアービタであって、バスマスタ毎にアービトレーシ
ョンの優先度がプログラム可能に構成されているバスア
ービタと、前記ＰＣＩバスに接続され、直接メモリアクセス（ＤＭ
Ａ）を実行するＤＭＡコントローラと、前記ＰＣＩバスと第１および第２の拡張バスとの間に接
続され、前記ＰＣＩバスのバスマスタとして機能するブ
リッジ装置であって、前記第１の拡張バスに接続された
ＤＭＡスレーブまたはＤＭＡマスタデバイスそれぞれか
ら出力される複数のＤＭＡ要求信号（ＤＲＥＱ）の状態
および前記第２の拡張バスに接続されたＰＣＩ拡張デバ
イスからのバスアクセス要求信号（ＲＥＱ＃）をシリア
ル情報に変換し、そのシリアル情報を、前記ブリッジ装
置に割り当てられたバスアクセス要求信号（ＲＥＱ＃）
線を利用したシリアル転送サイクルによって前記ＤＭＡ
コントローラに送信するブリッジ装置と、前記ＰＣＩバスに接続され、前記ブリッジ装置から送信
されたシリアル情報を前記ＤＭＡコントローラに入力す
るための複数のＤＭＡ要求信号（ＤＲＥＱ）、および前
記バスアービタ（ＰＢＡ）に入力するためのバスアクセ
ス要求信号（ＲＥＱ＃）に分解するシリアル／パラレル
変換手段と、前記ＰＣＩバスに接続され、前記ＤＭＡコントローラか
ら出力される複数のＤＭＡアクノリッジ信号（ＤＡＣＫ
＃）それぞれの状態、および前記バスアービタ（ＰＢ
Ａ）からのバスアクセス許可信号の状態をシリアル情報
に変換し、そのシリアル情報を前記ブリッジ装置に割り
当てられたバスアクセス許可信号（ＧＮＴ＃）線を利用
したシリアル転送サイクルによって前記ブリッジ装置に
送信する手段とを具備し、前記ブリッジ装置は、前記第２の拡張バス上のＰＣＩ拡張デバイスによって実
行されているトランザクションが終了される前に前記第
２の拡張バス上のデバイスをターゲットとするトランザ
クションが前記ＰＣＩバス上のデバイスによって開始さ
れたとき、そのトランザクションを開始した前記ＰＣＩ
バス上のデバイスに対してターゲットリトライを通知す
る手段を具備することを特徴とするコンピュータシステ
ム。
【請求項４】前記ブリッジ装置は、前記ＰＣＩバス上に定義されたターゲットレディー信号
（ＴＲＤＹ＃）、ストップ信号（ＳＴＯＰ＃）、および
デバイスセレクト信号（ＤＥＶＳＥＬ＃）を利用してタ
ーゲットリトライを前記バスマスタに通知し、前記トランザクションを開始した前記ＰＣＩバス上のデ
バイスは、そのターゲットリトライに応答して現在のト
ランザクションを終了し、所定期間経過後に同一のトラ
ンザクションをリトライすることを特徴とする請求項３
記載のコンピュータシステム。