JPS60238962A - バス制御装置 - Google Patents
バス制御装置Info
- Publication number
- JPS60238962A JPS60238962A JP9517684A JP9517684A JPS60238962A JP S60238962 A JPS60238962 A JP S60238962A JP 9517684 A JP9517684 A JP 9517684A JP 9517684 A JP9517684 A JP 9517684A JP S60238962 A JPS60238962 A JP S60238962A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- bus request
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパス制御装置に関し、特にコンピュータシステ
ムにおいてそれぞれバスに接続されたユニットのバス使
用制御方式に関する。
ムにおいてそれぞれバスに接続されたユニットのバス使
用制御方式に関する。
（従来技術）
ユニットのバス接続はコンピュータシステムの各所にお
いて、多数のユニットを接続するために有効な方法とし
て採用されている。
いて、多数のユニットを接続するために有効な方法とし
て採用されている。
例えば、入出力プロセサと各入出力アダプタとの間や、
演算プロセサと、磁気ディスクプロセサと、入出力プロ
セサと、保守プロセサと、主記憶装置との相互間におい
て有効に採用されている。斯かるバス接続に卦けるノ（
ス制御は、主として近苑の集積回路技術の急速な発展に
伴う装置の高度化、ならびに複雑化により重要性が益々
増加してきている。
演算プロセサと、磁気ディスクプロセサと、入出力プロ
セサと、保守プロセサと、主記憶装置との相互間におい
て有効に採用されている。斯かるバス接続に卦けるノ（
ス制御は、主として近苑の集積回路技術の急速な発展に
伴う装置の高度化、ならびに複雑化により重要性が益々
増加してきている。
従来、この種のバス制御方式ではバスを共有する複数ユ
ニットからのバスリクエスト信号に対して、予め定めら
れた優先順位にもとづｂて応答し、アクセプト信号を返
送し、アクセプト信号を受増ったユニットがバスを使用
するように構成している。
ニットからのバスリクエスト信号に対して、予め定めら
れた優先順位にもとづｂて応答し、アクセプト信号を返
送し、アクセプト信号を受増ったユニットがバスを使用
するように構成している。
ところで、バスを共有するユニット間には、例えば磁気
ディスクアダプタや磁気テープアダプタに対してライン
プリンタアダプタやカード読取りアダプタが組合され、
入出力プロセサや磁気ディスクプロセサに対して演算プ
ロセサや保守プロセサが組合せられて偽るように、デー
タ転送速度が比較的高速なユニットと比較的低速なユニ
ットとがある。従って、それぞれのバスリクエスト信号
に対してユニットのデータ転送速度に応じた優先順位を
付け、この優先順位ニ従ってバス使用権を割当てること
はコンピユー ｐ ノｘループツトの向上を図るうえで
妥当な方式である。しかしながら、斯かる従来構成にお
いては、たとえ低位のユニットに対してでも、いったん
バス使用権が割当てられるとバス使用中には他の高位の
ユニットからのバスリクエスト信号が送出これた場合で
あっても受付けられない。このため、低速ユニットから
の長いバスリクエストが頻発し、高速ユニットからの発
生間隔が比較的長いバスリクエスト信号と競合すると、
高位ユニットからのバスリクエスト信号と低位ユニット
からのバスリクエスト信号とが交互に受入れられるよう
になり、高速データ転送が損なわれてコンピュータシス
テムのスループットが低下すると云う欠点があった。
ディスクアダプタや磁気テープアダプタに対してライン
プリンタアダプタやカード読取りアダプタが組合され、
入出力プロセサや磁気ディスクプロセサに対して演算プ
ロセサや保守プロセサが組合せられて偽るように、デー
タ転送速度が比較的高速なユニットと比較的低速なユニ
ットとがある。従って、それぞれのバスリクエスト信号
に対してユニットのデータ転送速度に応じた優先順位を
付け、この優先順位ニ従ってバス使用権を割当てること
はコンピユー ｐ ノｘループツトの向上を図るうえで
妥当な方式である。しかしながら、斯かる従来構成にお
いては、たとえ低位のユニットに対してでも、いったん
バス使用権が割当てられるとバス使用中には他の高位の
ユニットからのバスリクエスト信号が送出これた場合で
あっても受付けられない。このため、低速ユニットから
の長いバスリクエストが頻発し、高速ユニットからの発
生間隔が比較的長いバスリクエスト信号と競合すると、
高位ユニットからのバスリクエスト信号と低位ユニット
からのバスリクエスト信号とが交互に受入れられるよう
になり、高速データ転送が損なわれてコンピュータシス
テムのスループットが低下すると云う欠点があった。
逆に、低位ユニットの内部状態によって緊急にデータを
必要とする場合、例えば、低速ユニットに備えられたデ
ータバッファが空になりそうな場合には、高位ユニット
のバスリクエスト信号が頻発すると長し間にわたって低
位ユニットへのサービスが受付けられず、データオーバ
３− 一ランが発生すると云う欠点があった。
必要とする場合、例えば、低速ユニットに備えられたデ
ータバッファが空になりそうな場合には、高位ユニット
のバスリクエスト信号が頻発すると長し間にわたって低
位ユニットへのサービスが受付けられず、データオーバ
３− 一ランが発生すると云う欠点があった。
（発明の目的）
本発明の目的は、複数ユニットに共通な予約信号がバス
動作期間中に活性化享れると、バス動作終了後の所定の
時間が経過するまで選択信号の論理値を固定し、選択さ
れたユニットに対応するバスリクエスト信号の論理値を
選択出力により反映し、バス動作の終了により非活性状
態と表ったバスリクエスト信号が所定の時間内に再活性
化できることを検知し、同一のユニットに対して再びバ
ス使用権を与えることによって上記欠点を除去し、デー
タ転送を効率的に行えるよう構成したバス制御装置を提
供することにある。
動作期間中に活性化享れると、バス動作終了後の所定の
時間が経過するまで選択信号の論理値を固定し、選択さ
れたユニットに対応するバスリクエスト信号の論理値を
選択出力により反映し、バス動作の終了により非活性状
態と表ったバスリクエスト信号が所定の時間内に再活性
化できることを検知し、同一のユニットに対して再びバ
ス使用権を与えることによって上記欠点を除去し、デー
タ転送を効率的に行えるよう構成したバス制御装置を提
供することにある。
（発明の構成）
本発明によるバス制御装置はリクエスト受付はレジスタ
と、選択回路と、バスリクエスト制御回路とを具備して
構成したものである。
と、選択回路と、バスリクエスト制御回路とを具備して
構成したものである。
リクエスト受付はレジスタは、複数のユニットからの複
数のバスリクエスト信号を入力とす ４− るためのものである。
数のバスリクエスト信号を入力とす ４− るためのものである。
選択回路は、複数のバスリクエスト信号の々かのひとつ
を選択して出力するためのものである。
を選択して出力するためのものである。
バスリクエスト制御回路は、リクエスト受付はレジスタ
の出力に対応して予め定められた優先順位に従ってバス
の使用権を与えるべきユニットを選択し、選択回路に対
して該当するバスリクエスト信号を指定するように選択
信号を送出すると共に、複数ユニットに共通に予約信号
がバス動作期間中に活性化されて粘る場合には選択回路
に対する選択信号の論理値をバス動作終了後に所定の時
間が経過するまで固定し、選択回路の出力により選択さ
れたユニットに対応するバスリクエスト信号の論理値を
反映し、バス動作の終了により非活性化となったバスリ
クエスト信号の所定時間内での再活性化を検知し、同一
のユニットに対して再びバス使用権を与えるためのもの
である。
の出力に対応して予め定められた優先順位に従ってバス
の使用権を与えるべきユニットを選択し、選択回路に対
して該当するバスリクエスト信号を指定するように選択
信号を送出すると共に、複数ユニットに共通に予約信号
がバス動作期間中に活性化されて粘る場合には選択回路
に対する選択信号の論理値をバス動作終了後に所定の時
間が経過するまで固定し、選択回路の出力により選択さ
れたユニットに対応するバスリクエスト信号の論理値を
反映し、バス動作の終了により非活性化となったバスリ
クエスト信号の所定時間内での再活性化を検知し、同一
のユニットに対して再びバス使用権を与えるためのもの
である。
（実 雄側）
次に、本発明につして図面を参照して詳細に説明する。
第１図は、本発明によるバス制御装置の一実施例を示す
ブロック図である。第１図を参照すると、本実施例はラ
ンチ回路１と、マルチプレクサ２と、バスリクエスト制
御回路３と、カウンタ４と、ＮＡＮＤゲート５と、フリ
ップフロップ６と、インバータ７とにより構成されて−
る。
ブロック図である。第１図を参照すると、本実施例はラ
ンチ回路１と、マルチプレクサ２と、バスリクエスト制
御回路３と、カウンタ４と、ＮＡＮＤゲート５と、フリ
ップフロップ６と、インバータ７とにより構成されて−
る。
ラッチ回路１はリクエスト受付はレジスタを形成するも
のであり、Ｎ（Ｎ≧１）台のユニットより送出されるバ
スリクエスト信号１０１，１０２゜・・・・・・１ＯＮ
（バス使用要求時に論理”ｌ″）を入力し、信号線１１
１ 、１１２ 、・・・・・・ｌｌＮを介してバスリク
エスト制御回路３へ出力を供給するものである。信号線
５０上のラッチイネーブル信号が論理″′１”の場合に
、ラッチ回路１は入力したデータを保持してラッチする
。
のであり、Ｎ（Ｎ≧１）台のユニットより送出されるバ
スリクエスト信号１０１，１０２゜・・・・・・１ＯＮ
（バス使用要求時に論理”ｌ″）を入力し、信号線１１
１ 、１１２ 、・・・・・・ｌｌＮを介してバスリク
エスト制御回路３へ出力を供給するものである。信号線
５０上のラッチイネーブル信号が論理″′１”の場合に
、ラッチ回路１は入力したデータを保持してラッチする
。
マルチプレクサ２は選択回路を形成するものであり、上
記と同様にバスリクエスト信号を入力とし、バスリクエ
スト制御回路３から信号線３０を介して供給される選択
指示信号により、その内の一本のバスリクエストを選択
し、その論理値を信号線２０を介してバスリクエスト制
御回路３とフリップフロップ６とに供給するものである
。
記と同様にバスリクエスト信号を入力とし、バスリクエ
スト制御回路３から信号線３０を介して供給される選択
指示信号により、その内の一本のバスリクエストを選択
し、その論理値を信号線２０を介してバスリクエスト制
御回路３とフリップフロップ６とに供給するものである
。
バスリクエスト制御回路３け信号線１１１．１１２゜・
・・・・・１１Ｎにつ−て予め定められた優先順位にも
とづき、バス使用許可を与えているバスリクエスト信号
を選出し、マルチプレクサ２に対して上記バスリクエス
ト信号を選択するよう、信号線３０を介して選択指示信
号を供給し、信号線２０上のマルチプレクサ出力信号に
より信号線７０上のバス共通りロックに同期してバスリ
クエスト信号に対応するアクセプト信号（信号線１２１
゜１２２、・・・・・・１２Ｎ）の内のひとつ（使用許
可時に論理“１＃）を出力して、対応するユニットに返
送する。本実施例の場合には、優先順位は１１１ ）
１１２）・・・・・・） ｉｌ（Ｎ−ｔ）） ｉｔＮ
として定める。マルチプレクサ２から信号線２０に送出
−’／ − される出力信号が論理″１”の間、アクセプト信号は出
力され続けている。
・・・・・１１Ｎにつ−て予め定められた優先順位にも
とづき、バス使用許可を与えているバスリクエスト信号
を選出し、マルチプレクサ２に対して上記バスリクエス
ト信号を選択するよう、信号線３０を介して選択指示信
号を供給し、信号線２０上のマルチプレクサ出力信号に
より信号線７０上のバス共通りロックに同期してバスリ
クエスト信号に対応するアクセプト信号（信号線１２１
゜１２２、・・・・・・１２Ｎ）の内のひとつ（使用許
可時に論理“１＃）を出力して、対応するユニットに返
送する。本実施例の場合には、優先順位は１１１ ）
１１２）・・・・・・） ｉｌ（Ｎ−ｔ）） ｉｔＮ
として定める。マルチプレクサ２から信号線２０に送出
−’／ − される出力信号が論理″１”の間、アクセプト信号は出
力され続けている。
カウンタ４は通常、信号線４５上への出力であるインヒ
ビット信号を論理１１１ ＩＩにしてしるが、信号線４
０上の予約信号（パルス幅：２クロツクタイム分）が入
力されると予約信号の終端から、さらに４クロツクタイ
ムの聞だけ信号線４５上のインヒビット信号を論理″″
０”に保つものである。信号線４０上の予約信号は、Ｎ
台のユニット、それぞれからの予約信号の論理和出力で
ある。
ビット信号を論理１１１ ＩＩにしてしるが、信号線４
０上の予約信号（パルス幅：２クロツクタイム分）が入
力されると予約信号の終端から、さらに４クロツクタイ
ムの聞だけ信号線４５上のインヒビット信号を論理″″
０”に保つものである。信号線４０上の予約信号は、Ｎ
台のユニット、それぞれからの予約信号の論理和出力で
ある。
ＮＡＮＤゲート５は、信号線４５上のインヒビット信号
とフリップフロップ６から信号線６０上に出力されたホ
ールド信号と、信号線７０上のクロックとを入力とし、
信号線５０上にラッチイネーブル信号として出力してｂ
る。
とフリップフロップ６から信号線６０上に出力されたホ
ールド信号と、信号線７０上のクロックとを入力とし、
信号線５０上にラッチイネーブル信号として出力してｂ
る。
フリップフロップ６は信号線２０上のマルチプレクサ出
力信号を入力とし、信号線７０上のクロックの立下シに
同期して信号線２０に送出された出力信号の反転信号を
出力する。信号線６０上の出力信号はバス使用中により
高位のリクエスト ８− を受付けないため、ラッチ回路１を閉じさせるホールド
信号である。
力信号を入力とし、信号線７０上のクロックの立下シに
同期して信号線２０に送出された出力信号の反転信号を
出力する。信号線６０上の出力信号はバス使用中により
高位のリクエスト ８− を受付けないため、ラッチ回路１を閉じさせるホールド
信号である。
第２図は、第１図に示す実施例の動作を説明するための
タイムチャートである。
タイムチャートである。
次に、第２図に従って第１図に示す実施例の動作を説明
する。
する。
第２図において、バスリクエスト信号１ｏＡ 。
１０Ｂ 、 １００ （Ｎ≧Ａ、Ｂ、Ｏ２０）の優先順
位は人〉Ｂ〉０とする。まず、ｂずれのバスリクエスト
信号（信号線１０１〜１ＯＮ）の発生していな−タイミ
ングｔｏにおりては、カウンタ４からのインヒビット信
号（信号線４５）ならびにフリップフロップ６からのホ
ールド信号（信号線６０）はｂずれも論理“０＃である
。乙の時には、信号線７０上のクロックの反転出力は信
号線５０を介してラッチ回路ｌのラッチイネーブル信号
としてＮＡＮＤゲート５から演算により出力されてｂる
。
位は人〉Ｂ〉０とする。まず、ｂずれのバスリクエスト
信号（信号線１０１〜１ＯＮ）の発生していな−タイミ
ングｔｏにおりては、カウンタ４からのインヒビット信
号（信号線４５）ならびにフリップフロップ６からのホ
ールド信号（信号線６０）はｂずれも論理“０＃である
。乙の時には、信号線７０上のクロックの反転出力は信
号線５０を介してラッチ回路ｌのラッチイネーブル信号
としてＮＡＮＤゲート５から演算により出力されてｂる
。
タイミングｔｌにお論て、中速ユニツ）Ｂからのバスリ
クエスト信号１０Ｂと低速ユニット０からのバスリクエ
スト信号１００とが発生したとする。信号線７０上のク
ロックが論理゛ｌ・の時にラッチイネーブル信号は論理
″０”と彦るので、信号線１０Ｂ、１００上のバスリク
エスト信号はラッチ回路ｌを通り、出力信号１１８，１
１０となってバスリクエスト制御回路３に供給される。
クエスト信号１０Ｂと低速ユニット０からのバスリクエ
スト信号１００とが発生したとする。信号線７０上のク
ロックが論理゛ｌ・の時にラッチイネーブル信号は論理
″０”と彦るので、信号線１０Ｂ、１００上のバスリク
エスト信号はラッチ回路ｌを通り、出力信号１１８，１
１０となってバスリクエスト制御回路３に供給される。
バスリクエスト制御回路３は優先順位に従って、信号線
３０を介してマルチプレクサ２に対して選択指示信号を
供給し、バスリクエスト信号ｌｏＢを選択させる。
３０を介してマルチプレクサ２に対して選択指示信号を
供給し、バスリクエスト信号ｌｏＢを選択させる。
バスリクエスト信号１０Ｂが選択され論理１１１＃と々
つて、信号線２０上のマルチプレクサ２の出力信号と々
る。この信号がフリップフロップ６に供給され、信号線
７０上のクロックの立下りで信号線６０にホールド信号
が出力される。
つて、信号線２０上のマルチプレクサ２の出力信号と々
る。この信号がフリップフロップ６に供給され、信号線
７０上のクロックの立下りで信号線６０にホールド信号
が出力される。
タイミングｔ２において、バスリクエスト制御回路３け
信号線２０上のマルチプレクサ２の出力を受けてアクセ
プト信号１２Ｂを発生し、ユニットＢへ返送する。とれ
によってユニットＢはバス使用権を得たことに々る。信
号線５０上のラッチイネーブル信号は信号線６０上のホ
ールド信号が論理″Ｏｎであるため１＃に彦っており、
ラッチ回路１の出力１１Ａ 、 １１Ｂ、 １１０はｔ
ｌの値を保持してｂる。
信号線２０上のマルチプレクサ２の出力を受けてアクセ
プト信号１２Ｂを発生し、ユニットＢへ返送する。とれ
によってユニットＢはバス使用権を得たことに々る。信
号線５０上のラッチイネーブル信号は信号線６０上のホ
ールド信号が論理″Ｏｎであるため１＃に彦っており、
ラッチ回路１の出力１１Ａ 、 １１Ｂ、 １１０はｔ
ｌの値を保持してｂる。
タイミングｔ３において、ユニットＢの仙１がら信号線
４０に予約信号が入力される。この時に、カウンタ４は
予約信号が信号線４０に入力されるタイミングｔ３から
予約信号の終端プラス４クロツクタイムオでの闇、すな
わちタイミング１９まで信号線４５上にインヒビット信
号を発生させる。これにより信号線５０上のラッチイネ
ーブル信号はｔ９寸で論理″′１”とガる。
４０に予約信号が入力される。この時に、カウンタ４は
予約信号が信号線４０に入力されるタイミングｔ３から
予約信号の終端プラス４クロツクタイムオでの闇、すな
わちタイミング１９まで信号線４５上にインヒビット信
号を発生させる。これにより信号線５０上のラッチイネ
ーブル信号はｔ９寸で論理″′１”とガる。
タイミングｔ４にてユニツ）Ｂけバスの使用を終え、バ
スリクエスト信号１０Ｂは論理″′０＃となる。との時
、マルチプレクサ２から信号線２０に出力された信号も
同様に”０”となる。
スリクエスト信号１０Ｂは論理″′０＃となる。との時
、マルチプレクサ２から信号線２０に出力された信号も
同様に”０”となる。
マルチプレクサ２から信号線２０に出力される信号が′
０”になったため、タイミングｔ５にてバスリクエスト
制御回路３はアクセプト信号１２Ｂを０”にセットする
。信号線５ｏ上のイネ−１１− プル信号が論理″′１″であるためラッチ回路１け１．
の状態を保持し続け、バスリクエスト制御回路３けマル
チプレクサ２に対してバスリクエスト信号１０Ｂを選択
するよう指示し続は為。
０”になったため、タイミングｔ５にてバスリクエスト
制御回路３はアクセプト信号１２Ｂを０”にセットする
。信号線５ｏ上のイネ−１１− プル信号が論理″′１″であるためラッチ回路１け１．
の状態を保持し続け、バスリクエスト制御回路３けマル
チプレクサ２に対してバスリクエスト信号１０Ｂを選択
するよう指示し続は為。
とのため、バスリクエスト信号１００は受付けられない
。
。
タイミングｔ８において高速ユニット人からのバスリク
エスト信号１０Ａと、再び中速ユニットＢからバスリク
エスト信号ｌＯＢとが発生したとする。この時、ラッチ
回路１の出力はｔｌの値を保持しているため、バスリク
エスト制御回路３ハ高速ユニツ）Ａからのバスリクエス
ト信号ｌＯ人に感知しない。マルチプレクサ２から信号
線２０への出力はバスリクエスト信号１０Ｂが論理＠１
＃となったため論理″′１′″となり、タイミングｔ９
にて前回と同様にバスリクエスト制御回路３は信号線２
０上のマルチプレクサ２の出力信号を受けてアクセプト
信号１２Ｂを送出する。
エスト信号１０Ａと、再び中速ユニットＢからバスリク
エスト信号ｌＯＢとが発生したとする。この時、ラッチ
回路１の出力はｔｌの値を保持しているため、バスリク
エスト制御回路３ハ高速ユニツ）Ａからのバスリクエス
ト信号ｌＯ人に感知しない。マルチプレクサ２から信号
線２０への出力はバスリクエスト信号１０Ｂが論理＠１
＃となったため論理″′１′″となり、タイミングｔ９
にて前回と同様にバスリクエスト制御回路３は信号線２
０上のマルチプレクサ２の出力信号を受けてアクセプト
信号１２Ｂを送出する。
信号線４５上のインヒピット信号は′１１となるが、信
号線６０上のホールド信号が＠０＃である １２− ためラッチイネーブルは“１＃を保持し続ける。
号線６０上のホールド信号が＠０＃である １２− ためラッチイネーブルは“１＃を保持し続ける。
タイミングｔｌｏにて再び信号線４０上の予約信号がユ
ニットＢより供給され、タイミングｔｌｏまでバスの使
用をユニツ）Ｈに対してのみ許可するよう予約する。
ニットＢより供給され、タイミングｔｌｏまでバスの使
用をユニツ）Ｈに対してのみ許可するよう予約する。
同様にして、タイミングｔｘｓで三度、バスリクエスト
信号１０Ｂが１”と々す、タイミング１１６よりアクセ
プト信号１２Ｂを送出する。
信号１０Ｂが１”と々す、タイミング１１６よりアクセ
プト信号１２Ｂを送出する。
しかし、二度目のバスアクセスでは予約語１ｄ信号線４
０上に送出されなりため、タイミングｔ１ｇで信号線７
０上に生ずるりａツクの立下りで論理”１”とかった信
号線６０上のホールド信号と、タイミングｔ！６で論理
″′１＃と彦っている信号線４５上のインヒピット信号
とを信号線７０上のクロックのＮＡＮＤ演算によって、
タイミングｔｌ。
０上に送出されなりため、タイミングｔ１ｇで信号線７
０上に生ずるりａツクの立下りで論理”１”とかった信
号線６０上のホールド信号と、タイミングｔ！６で論理
″′１＃と彦っている信号線４５上のインヒピット信号
とを信号線７０上のクロックのＮＡＮＤ演算によって、
タイミングｔｌ。
で信号線７０に生ずるクロックが論理＠１膨の間、信号
線５０上のラッチイネーブル信号が論理″″０＃にセッ
トされる。そこで、ラッチ回路１はタイミンタｔ１以降
初めて通過状態になる。バスリクエスト回路３はラッチ
をぬけてきたリクエスト信号１１人、１１０を入力し、
優先順位に従ってマルチプレクサ２ヘバスリクエスト信
号１０Ａを選択するように信号線３０を介して選択指示
信号を送出する。
線５０上のラッチイネーブル信号が論理″″０＃にセッ
トされる。そこで、ラッチ回路１はタイミンタｔ１以降
初めて通過状態になる。バスリクエスト回路３はラッチ
をぬけてきたリクエスト信号１１人、１１０を入力し、
優先順位に従ってマルチプレクサ２ヘバスリクエスト信
号１０Ａを選択するように信号線３０を介して選択指示
信号を送出する。
これによってマルチプレクサ２は１０人を選択し、これ
をバスリクエスト制御回路３とフリップフロップ６とに
供給する。バスリクエスト制御回路３け、タイミングｔ
２０よりユニットＡに対してアクセプト信号１２Ａを反
送する。従って、タイミングｔ１で発生したにもかかわ
らず、バスリクエスト信号１００へのサービスは高速ユ
ニットＡのバス使用が終るタイミング型２２以降に許可
されることになる。
をバスリクエスト制御回路３とフリップフロップ６とに
供給する。バスリクエスト制御回路３け、タイミングｔ
２０よりユニットＡに対してアクセプト信号１２Ａを反
送する。従って、タイミングｔ１で発生したにもかかわ
らず、バスリクエスト信号１００へのサービスは高速ユ
ニットＡのバス使用が終るタイミング型２２以降に許可
されることになる。
このように、バスリクエスト信号１０Ｂはより高位なバ
スリクエスト信号１０Ａや低位のバスリクエスト信号１
００の影響を受けることがないため、バスリクエスト信
号１０Ｂにより緊急のデータ転送が可能となる。
スリクエスト信号１０Ａや低位のバスリクエスト信号１
００の影響を受けることがないため、バスリクエスト信
号１０Ｂにより緊急のデータ転送が可能となる。
以上説明した実施例におけるカウンタ４は必ずしもカウ
ンタである必要はなく、信号線４０上の予約信号に応答
して一定時間長のインヒビット信号を信号線４５上に発
生する回路、例えば遅延回路でもよく、同様にラッチ回
路１はデータ保持機構を有するフリップフロップ群で本
よい。
ンタである必要はなく、信号線４０上の予約信号に応答
して一定時間長のインヒビット信号を信号線４５上に発
生する回路、例えば遅延回路でもよく、同様にラッチ回
路１はデータ保持機構を有するフリップフロップ群で本
よい。
（発明の効果）
本発明によれば以上説明したように、優先順位に関係な
く、バスを緊急に連続して使用したいユニットはバス使
用中に予約信号を出力して一定の予約時間を設定するこ
とによってバスを専有することができ、データの転送を
効率的に正しく実行できると云う効果が得られる。
く、バスを緊急に連続して使用したいユニットはバス使
用中に予約信号を出力して一定の予約時間を設定するこ
とによってバスを専有することができ、データの転送を
効率的に正しく実行できると云う効果が得られる。
第１図は、本発明によるバス制御装置の一実施例を示す
ブロック図である。 第２図は、第１図の実施例の動作を説明するタイミング
図である。 １・・・ラッチ回路 ２・・・マルチプレクサ３・・・
バスリクエスト制御回路 ４・・・カウンタ ５・・・ＮＡＮＤゲート６・・・フ
リップフロップ ７・・・インバータ１５− ２０．３０．４０，４５，５０，６０，７０，１０１．
１０２゜１０人、ＩＯＢ、 １ｏｏ 、ＩＯＤ、１１１
．１１２ 、ＩＩＡ 。 １１Ｂ 、 １１０・・・・・・ＩＩＮ、１２１，１２
２ ．１２Ａ。 １２Ｂ、・・・・・・１２Ｎ・・・４＊’ｌ・峰特許出
願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽 １６−
ブロック図である。 第２図は、第１図の実施例の動作を説明するタイミング
図である。 １・・・ラッチ回路 ２・・・マルチプレクサ３・・・
バスリクエスト制御回路 ４・・・カウンタ ５・・・ＮＡＮＤゲート６・・・フ
リップフロップ ７・・・インバータ１５− ２０．３０．４０，４５，５０，６０，７０，１０１．
１０２゜１０人、ＩＯＢ、 １ｏｏ 、ＩＯＤ、１１１
．１１２ 、ＩＩＡ 。 １１Ｂ 、 １１０・・・・・・ＩＩＮ、１２１，１２
２ ．１２Ａ。 １２Ｂ、・・・・・・１２Ｎ・・・４＊’ｌ・峰特許出
願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽 １６−
Claims (1)
- 複数のユニットからの複数のバスリクエスト信号を入力
とするためのリクエスト受付はレジスタと、前記複数の
バスリクエスト信号のなかのひとつを選択して出力する
ための選択回路と、リクエスト受付はレジスタの出力に
対応して予め定められた優先順位に従ってバスの使用権
を与えるべきユニットを選択し、前記選択回路に対して
該当する前記バスリクエスト信号を指定するように選択
信号を送出すると共に、前記複数ユニットに共通な予約
信号がバス動作期間中に活性化されて込る場合には前記
選択回路に対する前記選択信号の論理値を前記バス動作
終了後に所定の時間が経過するまで固定し、前記選択回
路の出力により前記選択されたユニットに対応する前記
バスリクエスト信号の論理値を反映し、前記バス動作の
終了により非活性化となった前記バスリクエスト信号の
前記所定時間内での再活性化を検知し、同一のユニット
に対し′て再びバス使用権を与えるためのバスリクエス
ト制御回路とを具備して構成したことを特徴とするパス
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9517684A JPS60238962A (ja) | 1984-05-11 | 1984-05-11 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9517684A JPS60238962A (ja) | 1984-05-11 | 1984-05-11 | バス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60238962A true JPS60238962A (ja) | 1985-11-27 |
Family
ID=14130436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9517684A Pending JPS60238962A (ja) | 1984-05-11 | 1984-05-11 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60238962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0425194A2 (en) * | 1989-10-23 | 1991-05-02 | International Business Machines Corporation | Computer system |
-
1984
- 1984-05-11 JP JP9517684A patent/JPS60238962A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0425194A2 (en) * | 1989-10-23 | 1991-05-02 | International Business Machines Corporation | Computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4000485A (en) | Data processing system providing locked operation of shared resources | |
| US4030075A (en) | Data processing system having distributed priority network | |
| US3995258A (en) | Data processing system having a data integrity technique | |
| US3997896A (en) | Data processing system providing split bus cycle operation | |
| US5280591A (en) | Centralized backplane bus arbiter for multiprocessor systems | |
| US5712988A (en) | Fast first-come, first-served time stamp arbitration mechanism | |
| US4737932A (en) | Processor | |
| US6584523B1 (en) | Device for organizing the access to a memory bus | |
| US4730268A (en) | Distributed bus arbitration for a multiprocessor system | |
| JPS5930293B2 (ja) | デ−タ処理システムにおいて結合された共通バス用ア−キテクチャ | |
| PL167608B1 (pl) | Sposób i urzadzenie do zarzadzania przesylaniem danych miedzy pamieciaa urzadzeniami zewnetrznymi PL PL | |
| WO1989002127A1 (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US4896266A (en) | Bus activity sequence controller | |
| US6266718B1 (en) | Apparatus for controlling data transfer operations between a memory and devices having respective latencies | |
| JPH0728758A (ja) | ダイナミックタイムループ調停及び装置 | |
| JPS60238962A (ja) | バス制御装置 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JPH06250970A (ja) | メモリ制御装置 | |
| JP3240863B2 (ja) | 調停回路 | |
| KR950008228B1 (ko) | 컴퓨터 시스템 | |
| JPS61117650A (ja) | バス制御方式 | |
| JP2002278923A (ja) | バスシステム，バス制御方式及びそのバス変換装置 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JP2001175589A (ja) | バス調停システムおよび方法、記録媒体 |