JPS6015742A - システム制御方式 - Google Patents
システム制御方式Info
- Publication number
- JPS6015742A JPS6015742A JP58122726A JP12272683A JPS6015742A JP S6015742 A JPS6015742 A JP S6015742A JP 58122726 A JP58122726 A JP 58122726A JP 12272683 A JP12272683 A JP 12272683A JP S6015742 A JPS6015742 A JP S6015742A
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- data
- control
- subsystems
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
+a+ 発明の技術分野
本発明は、複数のサブシステムをサービスプロセンサー
から一括制御するシステム制御方式に関する。
から一括制御するシステム制御方式に関する。
(bJ 技術の背景
最近の大型計算機センターにおいては、複数個のサブシ
ステム(中央処理装置、チャネル装置。
ステム(中央処理装置、チャネル装置。
主記憶装置等の集合体を云う)で構成されており、それ
ぞれのサブシステムに対応して、サービスプロセッサー
が接続されているが、該サブシステムの立ち上げ時とか
、障害時の保守・診断時等に使われる以外は、余り使わ
れていないのが現状である。
ぞれのサブシステムに対応して、サービスプロセッサー
が接続されているが、該サブシステムの立ち上げ時とか
、障害時の保守・診断時等に使われる以外は、余り使わ
れていないのが現状である。
又、上記サブシステムとサービスプロセンサー間の接続
インタフェースには、高度な接続制御手順は設けられて
いなく、例えばアドレス線、制御線、データ線といった
簡単なインタフェースで接続されており、1つのサブシ
ステムから他のサブシステムに接続を切り替えて制御を
行うことも容易である。
インタフェースには、高度な接続制御手順は設けられて
いなく、例えばアドレス線、制御線、データ線といった
簡単なインタフェースで接続されており、1つのサブシ
ステムから他のサブシステムに接続を切り替えて制御を
行うことも容易である。
更に、上記サービスプロセンサーに上位に接続され、計
算機センター全体を監視するシステム監視装置は、サー
ビスプロセンサー以外に磁気テープ制御装置、ディスク
パンク制御装置と言った周辺制御装置や、空調装置1分
電盤といった付帯装置をも監視しており、該システム監
視装置から直接計算機センターのサブシステム全体を監
視することは困難な状態にある。
算機センター全体を監視するシステム監視装置は、サー
ビスプロセンサー以外に磁気テープ制御装置、ディスク
パンク制御装置と言った周辺制御装置や、空調装置1分
電盤といった付帯装置をも監視しており、該システム監
視装置から直接計算機センターのサブシステム全体を監
視することは困難な状態にある。
一方、前述のようにサービスプロセッサーには、ザブシ
ステムの診断・保守、運転操作ができる機能があり、こ
の機能を用いて該サブシステムを監視することができる
。
ステムの診断・保守、運転操作ができる機能があり、こ
の機能を用いて該サブシステムを監視することができる
。
こうした現状に鑑み、上記サービスプロセンサーを有効
に利用して、計算機センターにある複数個のサブシステ
ムを効率的に監視制御する方法が望まれていた。
に利用して、計算機センターにある複数個のサブシステ
ムを効率的に監視制御する方法が望まれていた。
(C1従来技術と問題点
従来は各サブシステム毎に、1台(シングルシステム構
成時)乃至は2台(マルチシステム又はセパレートシス
テム構成時)のサービスプロセッサーを持ち、該サービ
スプロセッサーは他のサブシステムをアクセスすること
ができないという欠点が有る為、大規模システムではサ
ービスプロセンサーの台数が増加して不経済になる問題
が有った。
成時)乃至は2台(マルチシステム又はセパレートシス
テム構成時)のサービスプロセッサーを持ち、該サービ
スプロセッサーは他のサブシステムをアクセスすること
ができないという欠点が有る為、大規模システムではサ
ービスプロセンサーの台数が増加して不経済になる問題
が有った。
(di 発明の目的
サブシステム間に共通の接続路を設け、この共通4fd
ftuに1〜2台のサービスプロセンサーを接続するこ
とにより、該サービスプロセンサーから上記複数個のサ
ブシステムを集中制御する方法を提供することを目的と
するものである。
ftuに1〜2台のサービスプロセンサーを接続するこ
とにより、該サービスプロセンサーから上記複数個のサ
ブシステムを集中制御する方法を提供することを目的と
するものである。
(el 発明の構成
そしてこの目的は、本発明によれば少なくとも、中央処
理装置、チャネル装置、主記憶装置からなるサブシステ
ム複数個で構成される計算機システムにおいて、各サブ
システムにはそれぞれ固有の機番を与えると共に、各サ
ブシステムに共通の接続路を設け、これに上記サブシス
テムの運転及び保守・診断を実行するサービスプロセッ
サーを1〜2台接続し、上記サービスプロセンサーが上
記機番をキーにして、各サブシステムを制御する方法を
提供することによって達成され、1〜2台のサービスプ
ロセンサーで、複数個のサブシステムを一括監視、制御
ができるので、低コストで、システム全体の一元管理が
できる効果がある。
理装置、チャネル装置、主記憶装置からなるサブシステ
ム複数個で構成される計算機システムにおいて、各サブ
システムにはそれぞれ固有の機番を与えると共に、各サ
ブシステムに共通の接続路を設け、これに上記サブシス
テムの運転及び保守・診断を実行するサービスプロセッ
サーを1〜2台接続し、上記サービスプロセンサーが上
記機番をキーにして、各サブシステムを制御する方法を
提供することによって達成され、1〜2台のサービスプ
ロセンサーで、複数個のサブシステムを一括監視、制御
ができるので、低コストで、システム全体の一元管理が
できる効果がある。
(fl 発明の実施例
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例をプロ・ツク図で示した図で
あり、■はシステム監視装置、2はサービスプロセッサ
ー(以下SvPという)、3はサブシステムであって、
中央処理装置、チャネル装置、主記憶装置等の集合体で
、シングル又はマルチプロセッサーシステム等の単位で
あり、4は共通接続路である。
あり、■はシステム監視装置、2はサービスプロセッサ
ー(以下SvPという)、3はサブシステムであって、
中央処理装置、チャネル装置、主記憶装置等の集合体で
、シングル又はマルチプロセッサーシステム等の単位で
あり、4は共通接続路である。
この図において、各サブシステムはそれぞれ固有の機番
(固定アドレス)を持っており、このアドレスによって
共通接続路4を介して、SVP 2と通信を行う。SV
P 2は1〜2台で構成されており、2台目は通常予備
として待機している。
(固定アドレス)を持っており、このアドレスによって
共通接続路4を介して、SVP 2と通信を行う。SV
P 2は1〜2台で構成されており、2台目は通常予備
として待機している。
又、SVP 2°のいずれを現用/予備とするかは、シ
ステム監視装置1の指示、又はSVP 2自身のローカ
ルな設定機能で行うことができる。
ステム監視装置1の指示、又はSVP 2自身のローカ
ルな設定機能で行うことができる。
第2図は、上記サブシステムにおける共通接続路4に対
する送受信回路を示したもので、5は受信回路、6は送
信回路、7はアドレス比較回路。
する送受信回路を示したもので、5は受信回路、6は送
信回路、7はアドレス比較回路。
8は各サブシステム固有の機番(アドレス)設定回路、
9は論理積回路、10は制御回路を示しているつ 第1図を参照しながら、本発明を実施した場合のSVP
2によるサブシステム3の制御方法を説明する。
9は論理積回路、10は制御回路を示しているつ 第1図を参照しながら、本発明を実施した場合のSVP
2によるサブシステム3の制御方法を説明する。
本発明のポイントは、各サブシステム3毎に、各サブシ
ステム固有の機番(アドレス)を設け、このアドレスを
共通接続路4を通して、SVP 2が指定することによ
り、或いはこの機番情報を5vp2が受信して認識する
ことにより、該サブシステム3の制御を行う所にある。
ステム固有の機番(アドレス)を設け、このアドレスを
共通接続路4を通して、SVP 2が指定することによ
り、或いはこの機番情報を5vp2が受信して認識する
ことにより、該サブシステム3の制御を行う所にある。
今、あるサブシステム3が受信したアドレスデータ(即
ち、機番) ADRが自サブシステムを指定するもので
あると、アドレス比較回路7で一致がとれ、その出力信
号で同時に出力されている制御信号(CONT) 、デ
ータ(DAT八)を論理積回路9で受信して、該サブシ
ステム3の制御回路10に送信する。
ち、機番) ADRが自サブシステムを指定するもので
あると、アドレス比較回路7で一致がとれ、その出力信
号で同時に出力されている制御信号(CONT) 、デ
ータ(DAT八)を論理積回路9で受信して、該サブシ
ステム3の制御回路10に送信する。
例えば、この時データ(DATA)が該サブシステム3
の内部のレジスタを指定する情報であり、制御信号(C
ONT)が読み出し要求信号であると、該レジスタの内
容が送信回路6のデータ(DATA)を通して、機番(
アドレス)設定回路7の値と共に共通接続路4に送出さ
れ、これをSVP 2が受信することによって、該サブ
システム3の内部状態を監視することができる。
の内部のレジスタを指定する情報であり、制御信号(C
ONT)が読み出し要求信号であると、該レジスタの内
容が送信回路6のデータ(DATA)を通して、機番(
アドレス)設定回路7の値と共に共通接続路4に送出さ
れ、これをSVP 2が受信することによって、該サブ
システム3の内部状態を監視することができる。
次に、サブシステム3からSVP 2への通信例を説明
する。この場合は、例えば送信側の制御信号(CONT
)線にサブシステム3の異當信号9診断要求信号を、デ
ータ(DATA)線にその異常内容1診断種別を、アド
レス(MDI? )線に該サブシステムの機番(アドレ
ス)を載せて、共通接続路4を通してSVP 2に送出
することにより、SVP 2はサブシステム3からの通
信内容を直ちに認識でき、5vP2は該サブシステム3
に対する必要な処理に移ることができる。
する。この場合は、例えば送信側の制御信号(CONT
)線にサブシステム3の異當信号9診断要求信号を、デ
ータ(DATA)線にその異常内容1診断種別を、アド
レス(MDI? )線に該サブシステムの機番(アドレ
ス)を載せて、共通接続路4を通してSVP 2に送出
することにより、SVP 2はサブシステム3からの通
信内容を直ちに認識でき、5vP2は該サブシステム3
に対する必要な処理に移ることができる。
1g> 発明の効果
以上詳細に説明したように、本発明によれば、計算機セ
ンターを構成する複数個のサブシステムで、1台乃至は
2台のサービスプロセッサーにより、上記複数のサブシ
ステムの制御ができるので、計算機センターシステムの
一元管理が低コストで実現できる効果がある。
ンターを構成する複数個のサブシステムで、1台乃至は
2台のサービスプロセッサーにより、上記複数のサブシ
ステムの制御ができるので、計算機センターシステムの
一元管理が低コストで実現できる効果がある。
第1図は本発明の一実施例をブロック図で示した図、第
2図は第1図で説明したサブシステムの送受信回路を示
した図である。 図面において、1はシステム監視装置、2はサービスプ
ロセッサー(SVP ) 、 3はサブシステム。 4は共通接続路、5は受信回路、6は送信回路。 7はアドレス比較回路、8は機番(アドレス)設定回路
、9は論理積回路、 10は制御回路をそれぞれ示す。
2図は第1図で説明したサブシステムの送受信回路を示
した図である。 図面において、1はシステム監視装置、2はサービスプ
ロセッサー(SVP ) 、 3はサブシステム。 4は共通接続路、5は受信回路、6は送信回路。 7はアドレス比較回路、8は機番(アドレス)設定回路
、9は論理積回路、 10は制御回路をそれぞれ示す。
Claims (1)
- 少なくとも、中央処理装置、チャネル装置、主記憶装置
からなるサブシステム複数個で構成される計算機システ
ムにおいて、各サブシステムにはそれぞれ固有の機番を
与えると共に、各サブシステムに共通の接続路を設け、
これに上記サブシステムの運転及び保守・診断を実行す
るサービスプロセッサーを複数台接続し、上記サービス
プロセッサーが上記機番をキーにして、各サブシステム
を制御することを特徴とするシステム制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58122726A JPS6015742A (ja) | 1983-07-06 | 1983-07-06 | システム制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58122726A JPS6015742A (ja) | 1983-07-06 | 1983-07-06 | システム制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6015742A true JPS6015742A (ja) | 1985-01-26 |
Family
ID=14843064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58122726A Pending JPS6015742A (ja) | 1983-07-06 | 1983-07-06 | システム制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6015742A (ja) |
-
1983
- 1983-07-06 JP JP58122726A patent/JPS6015742A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0333593B1 (en) | A data processing system capable of fault diagnosis | |
US5765034A (en) | Fencing system for standard interfaces for storage devices | |
EP0183431B1 (en) | System control network for multiple processor modules | |
JP2519276B2 (ja) | 障害情報収集処理方式 | |
JPS6015742A (ja) | システム制御方式 | |
JP2538876B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
JPS6112580B2 (ja) | ||
JP2626127B2 (ja) | 予備系ルート試験方式 | |
JPS6023382B2 (ja) | 共有入出力バス制御装置 | |
JPH09212388A (ja) | Cpuの動作監視方法 | |
JPS6136861A (ja) | 記憶装置 | |
JP2756315B2 (ja) | 系構成情報の更新制御方式 | |
JPS6113627B2 (ja) | ||
JP2946541B2 (ja) | 二重化制御システム | |
JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
JPH0445870B2 (ja) | ||
JP2876676B2 (ja) | プロセッサ間通信制御方法 | |
JPH06149728A (ja) | I/oバス拡張装置およびその制御方法 | |
JPS5918741B2 (ja) | 自動診断方式 | |
JPS5858630A (ja) | 集中制御システムにおけるdma機能診断方法 | |
JPH01209564A (ja) | 情報処理装置 | |
JPH02129729A (ja) | データ処理装置 | |
JPS61264445A (ja) | 二重化デ−タ取込み方式 | |
JPS63117532A (ja) | ネツトワ−ク監視装置 |