JPS59135554A - 計算機システム間通信方式 - Google Patents
計算機システム間通信方式Info
- Publication number
- JPS59135554A JPS59135554A JP58009548A JP954883A JPS59135554A JP S59135554 A JPS59135554 A JP S59135554A JP 58009548 A JP58009548 A JP 58009548A JP 954883 A JP954883 A JP 954883A JP S59135554 A JPS59135554 A JP S59135554A
- Authority
- JP
- Japan
- Prior art keywords
- partition
- communication
- computer systems
- service processor
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は複数のパーティション（処理プログラムが動作
する領域であり、中央処理装置、記憶装置、チャネル制
御装置等の集合体）を有する計算機システムのパーティ
ション毎に運転及び保守診断を実行するサービスプロセ
ッサに係り、特に該サービスプロセッサを経由して計算
機システム間の通信を可能とする計算機システム間通信
方式に関する。
する領域であり、中央処理装置、記憶装置、チャネル制
御装置等の集合体）を有する計算機システムのパーティ
ション毎に運転及び保守診断を実行するサービスプロセ
ッサに係り、特に該サービスプロセッサを経由して計算
機システム間の通信を可能とする計算機システム間通信
方式に関する。
（ｂ）従来技術と問題点
従来、計算機システム間の通信を行うには、３Ｍ信制御
装置又はチャネル間結合装置等を用いる方式がある。こ
れらの方式では、パーティションを構成する本体系装置
の中央処理装置、記憶装置。
装置又はチャネル間結合装置等を用いる方式がある。こ
れらの方式では、パーティションを構成する本体系装置
の中央処理装置、記憶装置。
チャネル制御装置等のいずれか一つでも障害が発生する
と、計算機システム間の通信が不可能となり、計算機シ
ステム切り換え時等に於ける緊急の各種情報が計算機ソ
ステム間で転送出来ない欠点がある。
と、計算機システム間の通信が不可能となり、計算機シ
ステム切り換え時等に於ける緊急の各種情報が計算機ソ
ステム間で転送出来ない欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、複数のパーティショ
ンを有する計算機システムに於て、パーティション毎の
運転及び保守診断を実行するサービスプロセンサに、サ
ービスプロセッサ相互に通信する手段を設げ、計算機シ
ステム間の通信を可能とするのみならず２本体系装置の
ダウン時にも。
ンを有する計算機システムに於て、パーティション毎の
運転及び保守診断を実行するサービスプロセンサに、サ
ービスプロセッサ相互に通信する手段を設げ、計算機シ
ステム間の通信を可能とするのみならず２本体系装置の
ダウン時にも。
計算機システム間の情報交換が可能となる計算機システ
ム間通信方式を提供することにある。
ム間通信方式を提供することにある。
（ｄ）発明の構成
本発明の構成は複数のパーティションを有する計算機シ
ステムに於て、パーティション毎の運転及び保守診断を
実行するサービスプロセッサに。
ステムに於て、パーティション毎の運転及び保守診断を
実行するサービスプロセッサに。
サービスプロセッサ相互に通信する手段を設け。
通常の計算機システム間通信を可能とするのみならず、
パーティションを構成する本体系装置に障害が発生した
場合に於ても、該手段を介して計算機システム切り換え
時等の各種情報の緊急通信を可能とする様にしたもので
ある。
パーティションを構成する本体系装置に障害が発生した
場合に於ても、該手段を介して計算機システム切り換え
時等の各種情報の緊急通信を可能とする様にしたもので
ある。
（ｅ）発明の実施例
第１図は本発明の一実施例を示す計算機システム間の通
信方式を説明するブロック図である。パーティション６
及び７は同一構成の為、パーティション７については大
部分省略しである。サービスプロセッサ１はメモリ制御
装置２及びメモリ制御語Ｎ２を経て記１．ａ装置３と中
央処理装置４及びチャネル制御装置５を統轄管理し、こ
れら各装置の運転及び保守診断を行う。パーティション
６に所Ｂするサービスプロセッサ１ばパーティション７
に所属するサービスプロセッサ１”との間に相互の通信
を行う回路を設ける。
信方式を説明するブロック図である。パーティション６
及び７は同一構成の為、パーティション７については大
部分省略しである。サービスプロセッサ１はメモリ制御
装置２及びメモリ制御語Ｎ２を経て記１．ａ装置３と中
央処理装置４及びチャネル制御装置５を統轄管理し、こ
れら各装置の運転及び保守診断を行う。パーティション
６に所Ｂするサービスプロセッサ１ばパーティション７
に所属するサービスプロセッサ１”との間に相互の通信
を行う回路を設ける。
第２図は第１図に於＆ノるサービスプロセッサ１の詳細
ブロック図である。サービスプロセッサ１゛はサービス
プロセッサ１と同一である。マイクロプロセッサ８は共
通バス１２を経てメモリ９．メモリ制御装置アダプタ１
０及びザーヒスプロセソザアダプタ１１を制御し、メモ
リ制御装置アダプタ１０を介してメモリ制御装置２と接
続し、前記の如（メモリ制御装置２．記憶装置３．中央
処理装置４及びチャネル制御装置５の運転及び保守診断
を実行する。又マイクロプロセッサ８はサービスプロセ
ッサアダプタ１１を介して例えばパーティション６に所
属するサービスプロセッサ１の場合、相手のパーティシ
ョン７に所属するサービスプロセッサ１゛のサービスプ
ロセッサアダプタ１１゛と通信回線等を経て接続し、メ
モリ９の内容を相手パーティション７のサービスプロセ
ッサ１″に転送シたり、逆に相手パーティション７のサ
ービスプロセッサ１′から受信した情報をメモ１）９に
才各納したりする゛。
ブロック図である。サービスプロセッサ１゛はサービス
プロセッサ１と同一である。マイクロプロセッサ８は共
通バス１２を経てメモリ９．メモリ制御装置アダプタ１
０及びザーヒスプロセソザアダプタ１１を制御し、メモ
リ制御装置アダプタ１０を介してメモリ制御装置２と接
続し、前記の如（メモリ制御装置２．記憶装置３．中央
処理装置４及びチャネル制御装置５の運転及び保守診断
を実行する。又マイクロプロセッサ８はサービスプロセ
ッサアダプタ１１を介して例えばパーティション６に所
属するサービスプロセッサ１の場合、相手のパーティシ
ョン７に所属するサービスプロセッサ１゛のサービスプ
ロセッサアダプタ１１゛と通信回線等を経て接続し、メ
モリ９の内容を相手パーティション７のサービスプロセ
ッサ１″に転送シたり、逆に相手パーティション７のサ
ービスプロセッサ１′から受信した情報をメモ１）９に
才各納したりする゛。
上記の如く動作する為、パーティション６のメモリ制御
装置２．記憶装置３．中央処理装置４゜チャネル制御装
置５の各装置のいずれかＧこ障害力（発生した場合、パ
ーティション６の機能は停止し。
装置２．記憶装置３．中央処理装置４゜チャネル制御装
置５の各装置のいずれかＧこ障害力（発生した場合、パ
ーティション６の機能は停止し。
パーティション７に切り替るが、）ぐ−テイション６の
サービスプロセ、７す１は動作可能である為。
サービスプロセ、７す１は動作可能である為。
それ迄に蓄積した種々の情報をノぐ−テイション７のサ
ービスプロセッサ１′に転送することが出来る。
ービスプロセッサ１′に転送することが出来る。
（ｆ）発明の詳細
な説明した如く３本発明は計算機システム間の通信を可
能とするのみならず、パーティションを構成する本体系
装置がダウンした時にも、該ノ々−ティションに所属す
るサービスプロセ・ノサ番こより、他のパーティション
のサービスプロセ・ノサを経て計算機システム間の情報
交換が可能となる為。
能とするのみならず、パーティションを構成する本体系
装置がダウンした時にも、該ノ々−ティションに所属す
るサービスプロセ・ノサ番こより、他のパーティション
のサービスプロセ・ノサを経て計算機システム間の情報
交換が可能となる為。
その効果は大なるものがある。
第１図は本発明の一実施例を示す計算機システム間の通
信方式を説明するプロ・ツク図、第２Ｊま第１図に於け
る号−ビスプロセ・ノサ１の詳細ブロック図である。 １．１“はサービスプロセ・ノサ、２はメモリ制御装置
、３は記憶装置、４は中央処理装置、５はチャネル制御
装置、６．７はパーティション、８はマイクロプロセ・
７す、９はメモリ、１０はメモリ制御装置アダプタ、１
１．１１’はサービスプロセッサアダプタである。
信方式を説明するプロ・ツク図、第２Ｊま第１図に於け
る号−ビスプロセ・ノサ１の詳細ブロック図である。 １．１“はサービスプロセ・ノサ、２はメモリ制御装置
、３は記憶装置、４は中央処理装置、５はチャネル制御
装置、６．７はパーティション、８はマイクロプロセ・
７す、９はメモリ、１０はメモリ制御装置アダプタ、１
１．１１’はサービスプロセッサアダプタである。
Claims (1)
- 複数のパーティションを有する計算機システムに於て、
パーティション毎の運転及び保守診断を実行するサービ
スプロセッサに、サービスプロセッサ相互に通信する手
段を設け２通常の計算機システム間通信を可能とするの
みならず、パーティションを構成する本体系装置に障害
が発生した場合に於ても、該手段量分して計算機システ
ム切り換え時等の各種情報の緊急通信を可能とすること
を特徴とする計算機システム間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009548A JPS59135554A (ja) | 1983-01-24 | 1983-01-24 | 計算機システム間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009548A JPS59135554A (ja) | 1983-01-24 | 1983-01-24 | 計算機システム間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135554A true JPS59135554A (ja) | 1984-08-03 |
Family
ID=11723323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58009548A Pending JPS59135554A (ja) | 1983-01-24 | 1983-01-24 | 計算機システム間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135554A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296264A (ja) * | 1986-06-16 | 1987-12-23 | Nec Corp | デ−タ処理システムの構成制御方式 |
| JPS6385939A (ja) * | 1986-09-30 | 1988-04-16 | Nec Corp | 情報処理システム |
-
1983
- 1983-01-24 JP JP58009548A patent/JPS59135554A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296264A (ja) * | 1986-06-16 | 1987-12-23 | Nec Corp | デ−タ処理システムの構成制御方式 |
| JPS6385939A (ja) * | 1986-09-30 | 1988-04-16 | Nec Corp | 情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| EP0686921B1 (en) | Decentralized system and multiprocessor system | |
| JPS6048773B2 (ja) | 複数計算機間の相互監視方式 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS638500B2 (ja) | ||
| JPH0427239A (ja) | Ｌａｎ接続装置の制御方法 | |
| JPS6113627B2 (ja) | ||
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS5826056B2 (ja) | マルチプロセッサ処理システムの優先決定処理方式 | |
| JP2752920B2 (ja) | マルチプロセッサシステムにおけるプロセッサ間通信方式 | |
| JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
| JPH0237458A (ja) | 冗長バス構成のバス制御方式 | |
| JPH0916425A (ja) | 情報処理システム | |
| JPH0346855B2 (ja) | ||
| JPH01209564A (ja) | 情報処理装置 | |
| JPH03157264A (ja) | 列車運行管理システム用制御装置の構成方式 | |
| JPH01185756A (ja) | データ処理装置 | |
| JPS605368A (ja) | 通信制御処理装置 | |
| JPH05276244A (ja) | 局データファイルの作成処理方式 | |
| JPS58209291A (ja) | 遠方監視制御方式 | |
| JPS6015742A (ja) | システム制御方式 | |
| JPH036655A (ja) | マルチプロセッサシステム | |
| JPS61259345A (ja) | 障害監視回路制御方式 | |
| JPH0427584B2 (ja) | ||
| JPS62105596A (ja) | 集中監視制御システム |