JP2752920B2 - マルチプロセッサシステムにおけるプロセッサ間通信方式 - Google Patents
マルチプロセッサシステムにおけるプロセッサ間通信方式Info
- Publication number
- JP2752920B2 JP2752920B2 JP15470595A JP15470595A JP2752920B2 JP 2752920 B2 JP2752920 B2 JP 2752920B2 JP 15470595 A JP15470595 A JP 15470595A JP 15470595 A JP15470595 A JP 15470595A JP 2752920 B2 JP2752920 B2 JP 2752920B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- communication
- inter
- information
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマルチプロセッサシステ
ムにおけるプロセッサ間通信方式に関し、特に他のプロ
セッサを中継するプロセッサ間通信方式に関する。
ムにおけるプロセッサ間通信方式に関し、特に他のプロ
セッサを中継するプロセッサ間通信方式に関する。
【０００２】
【従来の技術】図３に、従来のプロセッサ間通信方式の
一構成例を示す。同図におけるプロセッサ間通信方式
は、まずメインメモリ（４００）上に各プロセッサ間毎
に用意された送信情報エリア（４１０）に、通常のメモ
リ書き込み手段（図示せず）を用いて、発行元プロセッ
サが受信フラグ（４１１）のセット及び送信情報（４１
２）の格納を行う。次に発行元プロセッサ内のプロセッ
サ間通信ロジック（ｄ）が自プロセッサ上の割り込み発
生ポート（ｂ）の発行先プロセッサのフィールドに書き
込みを行う事により、プロセッサ間通信割り込みの信号
が発行先のプロセッサに対して出力される。ここで、割
り込み信号線は、割り込みを起動するコマンド信号線と
相手プロセッサを指定するアドレス信号線からなり、プ
ロセッサ間を接続する共通バスの一部である。
一構成例を示す。同図におけるプロセッサ間通信方式
は、まずメインメモリ（４００）上に各プロセッサ間毎
に用意された送信情報エリア（４１０）に、通常のメモ
リ書き込み手段（図示せず）を用いて、発行元プロセッ
サが受信フラグ（４１１）のセット及び送信情報（４１
２）の格納を行う。次に発行元プロセッサ内のプロセッ
サ間通信ロジック（ｄ）が自プロセッサ上の割り込み発
生ポート（ｂ）の発行先プロセッサのフィールドに書き
込みを行う事により、プロセッサ間通信割り込みの信号
が発行先のプロセッサに対して出力される。ここで、割
り込み信号線は、割り込みを起動するコマンド信号線と
相手プロセッサを指定するアドレス信号線からなり、プ
ロセッサ間を接続する共通バスの一部である。
【０００３】受信側のプロセッサは、同割り込み信号を
プロセッサ間通信割り込み要因（ｃ）として認識でき、
当該情報を参照する事によりどのプロセッサからプロセ
ッサ間通信が実行されたかを知り、メインメモリ（４０
０）上の該当する送信情報エリア（４１０）より送信情
報を引き取り、受信フラグ（４１１）をリセットする。
プロセッサ間通信割り込み要因（ｃ）として認識でき、
当該情報を参照する事によりどのプロセッサからプロセ
ッサ間通信が実行されたかを知り、メインメモリ（４０
０）上の該当する送信情報エリア（４１０）より送信情
報を引き取り、受信フラグ（４１１）をリセットする。
【０００４】この時、発行元プロセッサ上の割り込み発
生ポート（ｂ）の異常、又は受信側プロセッサのプロセ
ッサ間通信割り込み要因（ｃ）にプロセッサ間通信割り
込みの信号が反映されないという異常等によりプロセッ
サ間通信が不成功に終わった場合には、このプロセッサ
間通信が不可となった状態を復旧する手段は無く、当該
プロセッサ間通信がデバイスに対するｉ／ｏ制御に関す
るものの場合にはシステムストール等が、そのプロセッ
サ間通信がシステム制御に関する緊急度レベルの高いも
のの場合にはシステムダウン等が発生する事がある。
又、それらを回避できたとしても、通信不可となったプ
ロセッサは切り離されることが通常であり、そのような
場合にはそのプロセッサ配下のシステム資源について
は、使用できない事はもちろん、場合によっては終了処
理が行われない状態でのシステム電源断により環境が破
壊されるという恐れもあった。
生ポート（ｂ）の異常、又は受信側プロセッサのプロセ
ッサ間通信割り込み要因（ｃ）にプロセッサ間通信割り
込みの信号が反映されないという異常等によりプロセッ
サ間通信が不成功に終わった場合には、このプロセッサ
間通信が不可となった状態を復旧する手段は無く、当該
プロセッサ間通信がデバイスに対するｉ／ｏ制御に関す
るものの場合にはシステムストール等が、そのプロセッ
サ間通信がシステム制御に関する緊急度レベルの高いも
のの場合にはシステムダウン等が発生する事がある。
又、それらを回避できたとしても、通信不可となったプ
ロセッサは切り離されることが通常であり、そのような
場合にはそのプロセッサ配下のシステム資源について
は、使用できない事はもちろん、場合によっては終了処
理が行われない状態でのシステム電源断により環境が破
壊されるという恐れもあった。
【０００５】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサ制御方式においては、運用中にプロセッサ間
通信が不可となった場合にはまずシステムダウン、シス
テムストールにつながるという欠点があった。又、それ
らを回避できたとしても通信不可となったプロセッサは
切り離される為、同プロセッサが制御するデバイス、所
有するシステム資源はそれ以降使用不可の状態となる欠
点もあった。又、システム立ち上げ中に通信不可となっ
た場合にはシステム立ち上げ不可となることが考えら
れ、仮にそのプロセッサを切り離しての立ち上げが可能
であっても同プロセッサが制御するデバイス、所有する
システム資源は使用不可の状態となる問題、更にシステ
ムのデバイス終了処理であるシャットダウン処理時に通
信不可となった場合には、そのプロセッサが制御するデ
バイスの終了処理、又はシステム資源の開放処理が実行
出来ないという問題があった。
プロセッサ制御方式においては、運用中にプロセッサ間
通信が不可となった場合にはまずシステムダウン、シス
テムストールにつながるという欠点があった。又、それ
らを回避できたとしても通信不可となったプロセッサは
切り離される為、同プロセッサが制御するデバイス、所
有するシステム資源はそれ以降使用不可の状態となる欠
点もあった。又、システム立ち上げ中に通信不可となっ
た場合にはシステム立ち上げ不可となることが考えら
れ、仮にそのプロセッサを切り離しての立ち上げが可能
であっても同プロセッサが制御するデバイス、所有する
システム資源は使用不可の状態となる問題、更にシステ
ムのデバイス終了処理であるシャットダウン処理時に通
信不可となった場合には、そのプロセッサが制御するデ
バイスの終了処理、又はシステム資源の開放処理が実行
出来ないという問題があった。
【０００６】本発明はこのような課題を解決するもの
で、ある方向からのプロセッサ間通信が不可となったプ
ロセッサに対しては、別プロセッサを介してプロセッサ
間通信を行うようにすることにより、システムダウン、
システムストールの回避、通信不可となったプロセッサ
配下のデバイスの継続動作、終了処理の保証、又、同プ
ロセッサ配下のシステム資源の継続使用、開放処理の保
証を実現することを目的とする。
で、ある方向からのプロセッサ間通信が不可となったプ
ロセッサに対しては、別プロセッサを介してプロセッサ
間通信を行うようにすることにより、システムダウン、
システムストールの回避、通信不可となったプロセッサ
配下のデバイスの継続動作、終了処理の保証、又、同プ
ロセッサ配下のシステム資源の継続使用、開放処理の保
証を実現することを目的とする。
【０００７】
【課題を解決するための手段】第１の発明は、プロセッ
サが共通メモリを介して他のプロセッサとプロセッサ間
通信を行うマルチプロセッサシステムにおけるプロセッ
サ間通信方式おいて、前記共通メモリ上には各プロセッ
サ間毎のプロセッサ間通信における発行元情報と発行先
情報と該プロセッサ間通信の通信形態を示す通信形態情
報と該通信の成功／不成功を示す受信フラグおよび送信
データを格納する送信情報エリアを備え、第１のプロセ
ッサが、前記共通メモリにおける該第１のプロセッサと
第２のプロセッサ対応の第１の前記送信情報エリアに前
記発行元情報としての前記第１のプロセッサ番号と前記
発行先情報としての前記第２のプロセッサ番号と前記通
信形態情報としての“通常通信”とおよび前記送信デー
タとしての第１の送信データをセットして前記第２のプ
ロセッサに対し第１のプロセッサ間通信を実行した時に
前記第１の送信情報エリアにおける前記受信フラグによ
り該第１のプロセッサ間通信が不可と判断した場合に該
第１のプロセッサと第３のプロセッサ対応の第２の前記
送信情報エリアに前記発行元情報としての前記第１のプ
ロセッサ番号と前記発行先情報としての前記第２のプロ
セッサ番号と前記通信形態情報としての“１番目の中継
式通信”とおよび前記送信データとしての前記第１の送
信データをセットして前記第３のプロセッサに対し第２
のプロセッサ間通信を要求する第１の通信制御手段を備
え、前記第３のプロセッサが、前記第２のプロセッサ間
通信要求を受けて前記第２の送信情報エリアにおける前
記通信形態情報としての前記“１番目の中継式通信”を
認識すると前記第３のプロセッサと前記第２のプロセッ
サ対応の第３の前記送信情報エリアに前記第２の送信情
報エリアの情報を参照し前記発行元情報としての前記第
１のプロセッサ番号と前記発行先情報としての前記第２
のプロセッサ番号と前記通信形態情報としての“２番目
の中継式通信”および前記送信データとしての前記第１
の送信データをセットして前記第２のプロセッサに対し
第３のプロセッサ間通信要求を行う第２の通信制御手段
を備え、前記２のプロセッサが、前記第３のプロセッサ
間通信要求を受けて前記第３の送信情報エリアにおける
前記通信形態情報としての前記“２番目の中継式通信”
を認識すると前記第３の送信情報エリアの情報を参照し
前記第３のプロセッサ間通信が本来前記第１のプロセッ
サから前記第２のプロセッサへのプロセッサ間通信であ
ることを認識する第３の通信制御手段を備えることを特
徴とする。
サが共通メモリを介して他のプロセッサとプロセッサ間
通信を行うマルチプロセッサシステムにおけるプロセッ
サ間通信方式おいて、前記共通メモリ上には各プロセッ
サ間毎のプロセッサ間通信における発行元情報と発行先
情報と該プロセッサ間通信の通信形態を示す通信形態情
報と該通信の成功／不成功を示す受信フラグおよび送信
データを格納する送信情報エリアを備え、第１のプロセ
ッサが、前記共通メモリにおける該第１のプロセッサと
第２のプロセッサ対応の第１の前記送信情報エリアに前
記発行元情報としての前記第１のプロセッサ番号と前記
発行先情報としての前記第２のプロセッサ番号と前記通
信形態情報としての“通常通信”とおよび前記送信デー
タとしての第１の送信データをセットして前記第２のプ
ロセッサに対し第１のプロセッサ間通信を実行した時に
前記第１の送信情報エリアにおける前記受信フラグによ
り該第１のプロセッサ間通信が不可と判断した場合に該
第１のプロセッサと第３のプロセッサ対応の第２の前記
送信情報エリアに前記発行元情報としての前記第１のプ
ロセッサ番号と前記発行先情報としての前記第２のプロ
セッサ番号と前記通信形態情報としての“１番目の中継
式通信”とおよび前記送信データとしての前記第１の送
信データをセットして前記第３のプロセッサに対し第２
のプロセッサ間通信を要求する第１の通信制御手段を備
え、前記第３のプロセッサが、前記第２のプロセッサ間
通信要求を受けて前記第２の送信情報エリアにおける前
記通信形態情報としての前記“１番目の中継式通信”を
認識すると前記第３のプロセッサと前記第２のプロセッ
サ対応の第３の前記送信情報エリアに前記第２の送信情
報エリアの情報を参照し前記発行元情報としての前記第
１のプロセッサ番号と前記発行先情報としての前記第２
のプロセッサ番号と前記通信形態情報としての“２番目
の中継式通信”および前記送信データとしての前記第１
の送信データをセットして前記第２のプロセッサに対し
第３のプロセッサ間通信要求を行う第２の通信制御手段
を備え、前記２のプロセッサが、前記第３のプロセッサ
間通信要求を受けて前記第３の送信情報エリアにおける
前記通信形態情報としての前記“２番目の中継式通信”
を認識すると前記第３の送信情報エリアの情報を参照し
前記第３のプロセッサ間通信が本来前記第１のプロセッ
サから前記第２のプロセッサへのプロセッサ間通信であ
ることを認識する第３の通信制御手段を備えることを特
徴とする。
【０００８】また、第２の発明は、第１の発明におい
て、前記第１のプロセッサは、前記“１番目の中継式通
信”を用いてプロセッサ間通信を実行した場合に、前記
第２の前記送信情報エリアの内容を予め備えたバックア
ップメモリにロギングするとともに予め備えた端末に表
示しさらに保守センターに通知する前記第１の通信制御
手段を備えることを特徴とする。
て、前記第１のプロセッサは、前記“１番目の中継式通
信”を用いてプロセッサ間通信を実行した場合に、前記
第２の前記送信情報エリアの内容を予め備えたバックア
ップメモリにロギングするとともに予め備えた端末に表
示しさらに保守センターに通知する前記第１の通信制御
手段を備えることを特徴とする。
【０００９】
【実施例】次に、本発明について図面を参照して説明を
する。
する。
【００１０】図１は請求項１に係わる第１の発明の一実
施例を示す構成図、図２は請求項２に係わる第２の発明
の一実施例を示す構成図、図３は請求項３に係わる第３
の発明の一実施例を示す構成図である。
施例を示す構成図、図２は請求項２に係わる第２の発明
の一実施例を示す構成図、図３は請求項３に係わる第３
の発明の一実施例を示す構成図である。
【００１１】まず、第１の発明について図１を用いて以
下に説明する。
下に説明する。
【００１２】マルチプロセッサシステムにおける制御に
おいて、プロセッサi １２０がプロセッサi+1 １３０に
対してプロセッサ間通信を行ったとする。この時プロセ
ッサ１２０i 内のプロセッサ間通信ロジック（ａ）は、
メインメモリ１００上に各プロセッサ間毎に用意された
送信情報エリア（１１０）のうちのプロセッサi （１２
０）からプロセッサi+1 （１３０）への通信実行時に使
用するフィールドに対し、受信フラグ（１１１）のセッ
ト、送信情報（１１５）の格納、発行元プロセッサ番号
（１１２）のセット、発行先プロセッサ番号（１１３）
のセット、及び通信形態フラグ（１１４）のセットを行
う。この時、発行元プロセッサ番号（１１２）にはプロ
セッサi （１２０）のプロセッサ番号が、発行先プロセ
ッサ番号（１１３）にはプロセッサi+1 （１３０）のプ
ロセッサ番号が、通信形態フラグ（１１４）には通常の
プロセッサ間通信である旨の情報がセットされる。その
後プロセッサi （１２０）内のプロセッサ間通信ロジッ
ク（ａ）は、自プロセッサ内の割り込み発生ポート
（ｂ）の対プロセッサi+1 （１３０）への割り込み発生
用にマッピングされたフィールドに書き込みを行う事に
より、プロセッサi+1 （１３０）に対するプロセッサ間
通信割り込み信号を発生させる（尚、割り込み信号線に
ついては、従来の技術で説明したとおりである）。この
時、正常にプロセッサ間通信が実行されたならば、受信
側プロセッサであるプロセッサi+1 （１３０）上のプロ
セッサ間通信割り込み要因（ｃ）内にプロセッサi （１
２０）からの割り込み要因が反映され、プロセッサi+1
（１３０）内のプロセッサ間通信ロジック（ａ）は、こ
の要因を検出し、メインメモリ（１００）上のプロセッ
サi（１２０）から自プロセッサへのプロセッサ間通信
時に使用する送信情報エリア（１１０）の通信形態フラ
グ（１１４）を参照する。同フラグが通常のプロセッサ
間通信を示す情報である場合、送信情報（１１５）を引
き取り、受信フラグ（１１１）をリセットする。
おいて、プロセッサi １２０がプロセッサi+1 １３０に
対してプロセッサ間通信を行ったとする。この時プロセ
ッサ１２０i 内のプロセッサ間通信ロジック（ａ）は、
メインメモリ１００上に各プロセッサ間毎に用意された
送信情報エリア（１１０）のうちのプロセッサi （１２
０）からプロセッサi+1 （１３０）への通信実行時に使
用するフィールドに対し、受信フラグ（１１１）のセッ
ト、送信情報（１１５）の格納、発行元プロセッサ番号
（１１２）のセット、発行先プロセッサ番号（１１３）
のセット、及び通信形態フラグ（１１４）のセットを行
う。この時、発行元プロセッサ番号（１１２）にはプロ
セッサi （１２０）のプロセッサ番号が、発行先プロセ
ッサ番号（１１３）にはプロセッサi+1 （１３０）のプ
ロセッサ番号が、通信形態フラグ（１１４）には通常の
プロセッサ間通信である旨の情報がセットされる。その
後プロセッサi （１２０）内のプロセッサ間通信ロジッ
ク（ａ）は、自プロセッサ内の割り込み発生ポート
（ｂ）の対プロセッサi+1 （１３０）への割り込み発生
用にマッピングされたフィールドに書き込みを行う事に
より、プロセッサi+1 （１３０）に対するプロセッサ間
通信割り込み信号を発生させる（尚、割り込み信号線に
ついては、従来の技術で説明したとおりである）。この
時、正常にプロセッサ間通信が実行されたならば、受信
側プロセッサであるプロセッサi+1 （１３０）上のプロ
セッサ間通信割り込み要因（ｃ）内にプロセッサi （１
２０）からの割り込み要因が反映され、プロセッサi+1
（１３０）内のプロセッサ間通信ロジック（ａ）は、こ
の要因を検出し、メインメモリ（１００）上のプロセッ
サi（１２０）から自プロセッサへのプロセッサ間通信
時に使用する送信情報エリア（１１０）の通信形態フラ
グ（１１４）を参照する。同フラグが通常のプロセッサ
間通信を示す情報である場合、送信情報（１１５）を引
き取り、受信フラグ（１１１）をリセットする。
【００１３】しかし、ここでプロセッサi （１２０）上
の割り込み発生ポート（ｂ）の故障、又はプロセッサ
i+1 （１３０）上のプロセッサ割り込み要因（ｃ）の機
構の故障等によりプロセッサi （１２０）からプロセッ
サi+1 （１３０）へのプロセッサ間通信が正常に実行出
来なかったとする。プロセッサ間通信が正常に実行でき
たか否かは、プロセッサ間通信の発行元であるプロセッ
サ上のプロセッサ間通信ロジック（ａ）が、メインメモ
リ（１００）上の送信情報エリア（１１０）内受信フラ
グ（１１１）を一定時間監視する事により検出できる。
但し、この場合の監視時間はシステムにより異なり、プ
ロセッサ間通信が正常に実行出来なかった事を検出する
に充分な値であるとする。
の割り込み発生ポート（ｂ）の故障、又はプロセッサ
i+1 （１３０）上のプロセッサ割り込み要因（ｃ）の機
構の故障等によりプロセッサi （１２０）からプロセッ
サi+1 （１３０）へのプロセッサ間通信が正常に実行出
来なかったとする。プロセッサ間通信が正常に実行でき
たか否かは、プロセッサ間通信の発行元であるプロセッ
サ上のプロセッサ間通信ロジック（ａ）が、メインメモ
リ（１００）上の送信情報エリア（１１０）内受信フラ
グ（１１１）を一定時間監視する事により検出できる。
但し、この場合の監視時間はシステムにより異なり、プ
ロセッサ間通信が正常に実行出来なかった事を検出する
に充分な値であるとする。
【００１４】プロセッサ間通信が正常に実行出来なかっ
た事を検出したプロセッサi （１２）内のプロセッサ間
通信ロジック（ａ）は、メインメモリ（１００）上の自
プロセッサからプロセッサ間通信不可となったプロセッ
サi+1 （１３０）への送信情報エリア（１１０）内の通
信形態フラグ（１１４）を通信不可状態である旨の情報
にセットし、自プロセッサからプロセッサi+1 （１３
０）へのプロセッサ間通信が不可となった事を他プロセ
ッサからも認識できる様にする。そして今度は、同一バ
ス（１５０）上のプロセッサi+1 （１２０）とは別のプ
ロセッサi+2 （１４０）を経由してのプロセッサ間通信
を行う為の処理を実行する。この時、メインメモリ（１
００）上のプロセッサi+2 （１４０）からプロセッサ
i+1 （１３０）への送信情報エリア（１１０）の通信形
態フラグを参照し、通信不可となっていない事を確認し
てからメインメモリ上（１００）のプロセッサi （１２
０）からプロセッサi+2 （１４０）への送信情報エリア
（１１０）の発行先プロセッサ番号（１１２）にはプロ
セッサi （１２０）のプロセッサ番号を、発行先プロセ
ッサ番号（１１３）にはプロセッサi+1 （１３０）のプ
ロセッサ番号を、通信形態フラグ（１１４）には中継式
プロセッサ間通信の一度目のプロセッサ間通信である旨
の情報を、送信情報（１１５）には先のプロセッサi+1
（１３０）へのプロセッサ間通信実行時の情報を格納
し、プロセッサ間通信を実行する。
た事を検出したプロセッサi （１２）内のプロセッサ間
通信ロジック（ａ）は、メインメモリ（１００）上の自
プロセッサからプロセッサ間通信不可となったプロセッ
サi+1 （１３０）への送信情報エリア（１１０）内の通
信形態フラグ（１１４）を通信不可状態である旨の情報
にセットし、自プロセッサからプロセッサi+1 （１３
０）へのプロセッサ間通信が不可となった事を他プロセ
ッサからも認識できる様にする。そして今度は、同一バ
ス（１５０）上のプロセッサi+1 （１２０）とは別のプ
ロセッサi+2 （１４０）を経由してのプロセッサ間通信
を行う為の処理を実行する。この時、メインメモリ（１
００）上のプロセッサi+2 （１４０）からプロセッサ
i+1 （１３０）への送信情報エリア（１１０）の通信形
態フラグを参照し、通信不可となっていない事を確認し
てからメインメモリ上（１００）のプロセッサi （１２
０）からプロセッサi+2 （１４０）への送信情報エリア
（１１０）の発行先プロセッサ番号（１１２）にはプロ
セッサi （１２０）のプロセッサ番号を、発行先プロセ
ッサ番号（１１３）にはプロセッサi+1 （１３０）のプ
ロセッサ番号を、通信形態フラグ（１１４）には中継式
プロセッサ間通信の一度目のプロセッサ間通信である旨
の情報を、送信情報（１１５）には先のプロセッサi+1
（１３０）へのプロセッサ間通信実行時の情報を格納
し、プロセッサ間通信を実行する。
【００１５】このプロセッサ間通信が正常に実行された
ならば、プロセッサi+2 （１４０）内のプロセッサ間通
信ロジック（ａ）は、プロセッサi （１２０）からのプ
ロセッサ間通信を認識し、メインメモリ（１００）上の
プロセッサi （１２０）から自プロセッサへの送信情報
エリア（１１０）の通信形態フラグ（１１４）を参照す
る。ここで同フラグが中継式プロセッサ間通信の一度目
のプロセッサ間通信である事を示す情報である為、プロ
セッサi+2 （１４０）内のプロセッサ間通信ロジック
（ａ）は、送信情報エリア（１１０）内の発行先プロセ
ッサ番号（１１３）を参照し、プロセッサi+1 （１３
０）へのプロセッサ間通信を実行する。
ならば、プロセッサi+2 （１４０）内のプロセッサ間通
信ロジック（ａ）は、プロセッサi （１２０）からのプ
ロセッサ間通信を認識し、メインメモリ（１００）上の
プロセッサi （１２０）から自プロセッサへの送信情報
エリア（１１０）の通信形態フラグ（１１４）を参照す
る。ここで同フラグが中継式プロセッサ間通信の一度目
のプロセッサ間通信である事を示す情報である為、プロ
セッサi+2 （１４０）内のプロセッサ間通信ロジック
（ａ）は、送信情報エリア（１１０）内の発行先プロセ
ッサ番号（１１３）を参照し、プロセッサi+1 （１３
０）へのプロセッサ間通信を実行する。
【００１６】この場合、プロセッサi+2 （１４０）から
プロセッサi+1 （１３０）へのメインメモリ（１００）
上の送信情報エリア（１１０）内の発行元プロセッサ番
号（１１２）にはプロセッサi （１２０）のプロセッサ
番号を、発行先プロセッサ番号（１１３）にはプロセッ
サi+1 （１３０）のプロセッサ番号を、通信形態フラグ
（１１４）には中継式プロセッサ間通信の二度目のプロ
セッサ間通信である旨の情報を、送信情報（１１５）に
は今受信したプロセッサi （１２０）からの送信情報を
コピーする。このプロセッサ間通信が正常に実行された
場合、プロセッサi+1 （１３０）内プロセッサ間通信ロ
ジック（ａ）は、プロセッサi+2 （１４０）からのプロ
セッサ間通信を認識し、メインメモリ（１００）上のプ
ロセッサi+2 （１４０）から自プロセッサへの送信情報
エリア（１１０）内の通信形態フラグ（１１４）を参照
する。ここで同フラグが中継式プロセッサ間通信の二度
目のプロセッサ間通信である旨の情報である為、プロセ
ッサi+1 （１３０）内のプロセッサ間通信ロジック
（ａ）は自プロセッサに対する中継式のプロセッサ間通
信が実行された事を認識し、発行元プロセッサ番号（１
１２）を参照する事により元々はプロセッサi （１２
０）から自プロセッサへのプロセッサ間通信であった事
を認識する事ができる。
プロセッサi+1 （１３０）へのメインメモリ（１００）
上の送信情報エリア（１１０）内の発行元プロセッサ番
号（１１２）にはプロセッサi （１２０）のプロセッサ
番号を、発行先プロセッサ番号（１１３）にはプロセッ
サi+1 （１３０）のプロセッサ番号を、通信形態フラグ
（１１４）には中継式プロセッサ間通信の二度目のプロ
セッサ間通信である旨の情報を、送信情報（１１５）に
は今受信したプロセッサi （１２０）からの送信情報を
コピーする。このプロセッサ間通信が正常に実行された
場合、プロセッサi+1 （１３０）内プロセッサ間通信ロ
ジック（ａ）は、プロセッサi+2 （１４０）からのプロ
セッサ間通信を認識し、メインメモリ（１００）上のプ
ロセッサi+2 （１４０）から自プロセッサへの送信情報
エリア（１１０）内の通信形態フラグ（１１４）を参照
する。ここで同フラグが中継式プロセッサ間通信の二度
目のプロセッサ間通信である旨の情報である為、プロセ
ッサi+1 （１３０）内のプロセッサ間通信ロジック
（ａ）は自プロセッサに対する中継式のプロセッサ間通
信が実行された事を認識し、発行元プロセッサ番号（１
１２）を参照する事により元々はプロセッサi （１２
０）から自プロセッサへのプロセッサ間通信であった事
を認識する事ができる。
【００１７】尚、この場合に発行元であるプロセッサi
（１２０）内のプロセッサ間通信ロジック（ａ）は、プ
ロセッサi+2 （１４０）への中継式プロセッサ間通信の
一度目のプロセッサ間通信も正常に実行出来なかった場
合、又はメインメモリ（１００）上のプロセッサ
i+2 （１４０）からプロセッサi+1 （１３０）への送信
情報エリア（１１０）内の通信形態フラグ（１１４）に
既に通信不可である情報がセットされていた場合には同
一バス（１５０）上のさらに別のプロセッサを、そのプ
ロセッサも同様に使用不可であればさらに別のプロセッ
サを選択するという様に、使用可能と思われるプロセッ
サが存在する限り、中継式プロセッサ間通信の一度目の
プロセッサ間通信の発行処理を実行する。
（１２０）内のプロセッサ間通信ロジック（ａ）は、プ
ロセッサi+2 （１４０）への中継式プロセッサ間通信の
一度目のプロセッサ間通信も正常に実行出来なかった場
合、又はメインメモリ（１００）上のプロセッサ
i+2 （１４０）からプロセッサi+1 （１３０）への送信
情報エリア（１１０）内の通信形態フラグ（１１４）に
既に通信不可である情報がセットされていた場合には同
一バス（１５０）上のさらに別のプロセッサを、そのプ
ロセッサも同様に使用不可であればさらに別のプロセッ
サを選択するという様に、使用可能と思われるプロセッ
サが存在する限り、中継式プロセッサ間通信の一度目の
プロセッサ間通信の発行処理を実行する。
【００１８】本方式により、発行元プロセッサから発行
先プロセッサに対する直接のプロセッサ間通信が不可と
なった場合にも、中継式プロセッサ間通信を使用する事
によりプロセッサ間通信が可能な経路が１つでも存在す
るならば、処理の継続が可能となる。
先プロセッサに対する直接のプロセッサ間通信が不可と
なった場合にも、中継式プロセッサ間通信を使用する事
によりプロセッサ間通信が可能な経路が１つでも存在す
るならば、処理の継続が可能となる。
【００１９】次に、第２の発明の実施例を図２を用いて
説明する。
説明する。
【００２０】第１の発明の手法を用いて中継式のプロセ
ッサ間通信が行われた場合、発行元のプロセッサ上のプ
ロセッサ間通信ロジック（ａ）は、中継式プロセッサ間
通信が行われたという情報をバックアップメモリ３００
上のプロセッサ間通信障害ログエリア３０１にロギング
する。この情報は、障害によりシステムがダウンした場
合等にその解析に有効である他、システム運用中に編集
ツールにより確認することも可能であり、予防保守に役
立つ。又、システム立ち上げ時に同情報を基に障害判定
を行い、故障していると思われるプロセッサを切り離し
てシステム立ち上げを行う事により、運用中のプロセッ
サ故障による障害を回避できる。さらにこのプロセッサ
間通信ロジックは、中継式プロセッサ間通信が行われた
という情報を操作盤３１０、又は端末３２０に表示する
機能、保守センタ３３０へ通報する機能も有しており、
オペレータ及び保守員に対しシステムに異常が発生して
いる事を通知できる。
ッサ間通信が行われた場合、発行元のプロセッサ上のプ
ロセッサ間通信ロジック（ａ）は、中継式プロセッサ間
通信が行われたという情報をバックアップメモリ３００
上のプロセッサ間通信障害ログエリア３０１にロギング
する。この情報は、障害によりシステムがダウンした場
合等にその解析に有効である他、システム運用中に編集
ツールにより確認することも可能であり、予防保守に役
立つ。又、システム立ち上げ時に同情報を基に障害判定
を行い、故障していると思われるプロセッサを切り離し
てシステム立ち上げを行う事により、運用中のプロセッ
サ故障による障害を回避できる。さらにこのプロセッサ
間通信ロジックは、中継式プロセッサ間通信が行われた
という情報を操作盤３１０、又は端末３２０に表示する
機能、保守センタ３３０へ通報する機能も有しており、
オペレータ及び保守員に対しシステムに異常が発生して
いる事を通知できる。
【００２１】
【発明の効果】以上説明したように、本発明は、従来の
マルチプロセッサ制御方式においては、ある通信方向の
プロセッサ間通信が不可となった場合においてシステム
ダウン、システムストール、又はデバイスの使用不可、
終了処理不可、又はシステム資源の使用不可、開放処理
不可等の障害が発生することが考えられたが、本発明の
中継式プロセッサ間通信を使用したマルチプロセッサ制
御方式においては、ある通信方向からのプロセッサ間通
信が不可となったプロセッサに対しては、別プロセッサ
にて通信情報を中継させる様な形で通信を行うように通
信経路を変更する手段を用い、通信方向を変更すること
により上記の様な障害を回避できるという効果がある。
マルチプロセッサ制御方式においては、ある通信方向の
プロセッサ間通信が不可となった場合においてシステム
ダウン、システムストール、又はデバイスの使用不可、
終了処理不可、又はシステム資源の使用不可、開放処理
不可等の障害が発生することが考えられたが、本発明の
中継式プロセッサ間通信を使用したマルチプロセッサ制
御方式においては、ある通信方向からのプロセッサ間通
信が不可となったプロセッサに対しては、別プロセッサ
にて通信情報を中継させる様な形で通信を行うように通
信経路を変更する手段を用い、通信方向を変更すること
により上記の様な障害を回避できるという効果がある。
【図１】本第１の発明の一実施例を示すブロック図であ
る。
る。
【図２】本第２の発明の一実施例を示すブロック図であ
る。
る。
【図３】従来例を示すブロック図である。
１００，４００ メインメモリ １１０，４１０ 送信情報エリア １１１，４１１ 受信フラグ １１２ 発行元プロセッサ番号 １１３ 発行先プロセッサ番号 １１４ 通信形態フラグ １１５，４１２ 送信情報 １２０ プロセッサi １３０ プロセッサi+1 １４０ プロセッサi+2 ３００ バックアップメモリ ３０１ プロセッサ間通信障害ログエリア ３１０ 操作盤 ３２０ 端末 ３３０ 保守センター （ａ），（ｄ） プロセッサ間通信ロジック （ｂ） 割り込み発生ポート （ｃ） プロセッサ間通信割り込み要因
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/163
Claims (2)
- 【請求項１】 プロセッサが共通メモリを介して他のプ
ロセッサとプロセッサ間通信を行うマルチプロセッサシ
ステムにおけるプロセッサ間通信方式おいて、前記共通
メモリ上には各プロセッサ間毎のプロセッサ間通信にお
ける発行元情報と発行先情報と該プロセッサ間通信の通
信形態を示す通信形態情報と該通信の成功／不成功を示
す受信フラグおよび送信データを格納する送信情報エリ
アを備え、第１のプロセッサが、前記共通メモリにおけ
る該第１のプロセッサと第２のプロセッサ対応の第１の
前記送信情報エリアに前記発行元情報としての前記第１
のプロセッサ番号と前記発行先情報としての前記第２の
プロセッサ番号と前記通信形態情報としての“通常通
信”とおよび前記送信データとしての第１の送信データ
をセットして前記第２のプロセッサに対し第１のプロセ
ッサ間通信を実行した時に前記第１の送信情報エリアに
おける前記受信フラグにより該第１のプロセッサ間通信
が不可と判断した場合に該第１のプロセッサと第３のプ
ロセッサ対応の第２の前記送信情報エリアに前記発行元
情報としての前記第１のプロセッサ番号と前記発行先情
報としての前記第２のプロセッサ番号と前記通信形態情
報としての“１番目の中継式通信”とおよび前記送信デ
ータとしての前記第１の送信データをセットして前記第
３のプロセッサに対し第２のプロセッサ間通信を要求す
る第１の通信制御手段を備え、前記第３のプロセッサ
が、前記第２のプロセッサ間通信要求を受けて前記第２
の送信情報エリアにおける前記通信形態情報としての前
記“１番目の中継式通信”を認識すると前記第３のプロ
セッサと前記第２のプロセッサ対応の第３の前記送信情
報エリアに前記第２の送信情報エリアの情報を参照し前
記発行元情報としての前記第１のプロセッサ番号と前記
発行先情報としての前記第２のプロセッサ番号と前記通
信形態情報としての“２番目の中継式通信”および前記
送信データとしての前記第１の送信データをセットして
前記第２のプロセッサに対し第３のプロセッサ間通信要
求を行う第２の通信制御手段を備え、前記２のプロセッ
サが、前記第３のプロセッサ間通信要求を受けて前記第
３の送信情報エリアにおける前記通信形態情報としての
前記“２番目の中継式通信”を認識すると前記第３の送
信情報エリアの情報を参照し前記第３のプロセッサ間通
信が本来前記第１のプロセッサから前記第２のプロセッ
サへのプロセッサ間通信であることを認識する第３の通
信制御手段を備えることを特徴とするマルチプロセッサ
システムにおけるプロセッサ間通信方式。 - 【請求項２】 前記第１のプロセッサは、前記“１番目
の中継式通信”を用いてプロセッサ間通信を実行した場
合に、前記第２の前記送信情報エリアの内容を予め備え
たバックアップメモリにロギングするとともに予め備え
た端末に表示しさらに保守センターに通知する前記第１
の通信制御手段を備えることを特徴とする請求項１記載
のマルチプロセッサシステムにおけるプロセッサ間通信
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15470595A JP2752920B2 (ja) | 1995-06-21 | 1995-06-21 | マルチプロセッサシステムにおけるプロセッサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15470595A JP2752920B2 (ja) | 1995-06-21 | 1995-06-21 | マルチプロセッサシステムにおけるプロセッサ間通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096739A JPH096739A (ja) | 1997-01-10 |
| JP2752920B2 true JP2752920B2 (ja) | 1998-05-18 |
Family
ID=15590160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15470595A Expired - Fee Related JP2752920B2 (ja) | 1995-06-21 | 1995-06-21 | マルチプロセッサシステムにおけるプロセッサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752920B2 (ja) |
-
1995
- 1995-06-21 JP JP15470595A patent/JP2752920B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH096739A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2505928B2 (ja) | フォ―ルト・トレラント・システムのためのチェックポイント機構 | |
| JPH08227344A (ja) | 二重磁気ディスク制御装置間の通信制御装置 | |
| JP2752920B2 (ja) | マルチプロセッサシステムにおけるプロセッサ間通信方式 | |
| JPS6048773B2 (ja) | 複数計算機間の相互監視方式 | |
| JPH02132528A (ja) | 二重化処理装置におけるチェック方法 | |
| JP3332098B2 (ja) | 二重化プロセッサ装置 | |
| JPS6214859B2 (ja) | ||
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JP2511542B2 (ja) | 情報処理システム | |
| JPH06259274A (ja) | 二重系システム | |
| JP2908274B2 (ja) | Ｃｐｕボード | |
| JP3033586B2 (ja) | 情報処理システム | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS62103756A (ja) | 複合計算機システム | |
| JP2000047896A (ja) | 装置固有情報の設定装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS638500B2 (ja) | ||
| JPH03280144A (ja) | 通信制御システム | |
| JPH0460750A (ja) | クラスタ停止装置 | |
| JPH08137709A (ja) | 情報処理システム | |
| JPH01312658A (ja) | 計算機システム | |
| JPS634210B2 (ja) | ||
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH0527146B2 (ja) | ||
| JPH06175899A (ja) | 多重補助記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980120 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |