JP2908274B2

JP2908274B2 - Ｃｐｕボード

Info

Publication number: JP2908274B2
Application number: JP7073494A
Authority: JP
Inventors: 義久本間
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1995-03-30
Filing date: 1995-03-30
Publication date: 1999-06-21
Anticipated expiration: 2014-06-21
Also published as: JPH08272645A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビル管理システムのロ
ーカルコントロール盤において使用されるＣＰＵボード
に関する。

【０００２】

【従来の技術】従来の技術を図３、図４を用いて説明す
る。図３は、ＣＰＵボードが使用されるローカルコント
ロール盤を含んだビル管理システムの構成図である。図
４は、ＣＰＵボードのブロック図である。

【０００３】大規模なビル管理システムは、図３に示す
ように、中央監視盤と下位層であるローカルコントロー
ル盤とが光ネットワークで接続され、ローカルコントロ
ール盤とその下位層の分散系コントローラ（照明制御
盤、防犯・防災受信機など）にシリアル通信のＲＳ−２
３２Ｃで接続され、あるいは多重伝送で端末器群（壁ス
イッチなど）に接続される構成になっている。

【０００４】このようなビル管理システムのローカルコ
ントロール盤で使用するＣＰＵボードの従来の技術の一
例を、図４を用いて説明する。

【０００５】図４において、１は中央処理装置（以下Ｃ
ＰＵと記す）である。ＣＰＵ１はプログラム用記憶部３
に記憶された通常プログラムを実行して、ビル内の各テ
ナントの消費電力量の計算などのビル管理に必要な演算
を行う。

【０００６】記憶部２は、読み出し／書き込み可能な記
憶部であり、ＣＰＵ１の演算結果であるビル管理情報デ
ータを記憶するビル管理情報領域と、ＣＰＵ１が演算過
程で生成する中間作業データを記憶するワーク領域とか
ら構成される。

【０００７】プログラム用記憶部３は、読み出し専用の
記憶部であり、通常時にＣＰＵ１の実行する通常プログ
ラムと、初期化時にＣＰＵ１の実行する初期プログラム
とを記憶する。通常プログラムは、ビル内の各テナント
の電力量の計算等のＣＰＵボードの目的とする業務を行
うためのプログラムであり、初期プログラムとはＣＰＵ
ボード立ち上げ時に一度だけ実行されるものであり、記
憶部２のワーク領域をクリアし、その他に必要な初期化
処理を行うものである。

【０００８】リセットスイッチ４は、ＣＰＵ１が通常プ
ログラムの欠陥などにより暴走して処理を停止（以下、
ハングアップと記す）した際に、ＣＰＵ１にリセットを
かけるものである。ＣＰＵ１は、リセットスイッチ４が
押下されると、初期プログラムを実行して、記憶部２内
のワーク領域をクリアし、通常プロラムを最初から再実
行する。

【０００９】通信ポート５は、ＣＰＵ１を外部装置と接
続するためのものである。そして、通信ポート５に接続
された外部装置は、ＣＰＵ１を介して、記憶部２にアク
セスすることができる。

【００１０】ＣＰＵ１と記憶部２とは、読み出し／書き
込みの対象となるアドレスを指示するアドレス情報を伝
達するアドレスバスＢ１と、ＣＰＵ１が記憶部２にデー
タの書き込みを指示するライト信号を伝達するライト信
号線Ｌ１と、ＣＰＵ１が記憶部２にデータの読み出しを
指示するリード信号を伝達するリード信号線Ｌ２と、実
際にＣＰＵ１と記憶部２との間でデータのやりとりを行
うためのデータバスＢ２とにより接続されている。

【００１１】そして、ＣＰＵ１は記憶部２にデータを書
き込むときには、データを書き込むアドレスを示すアド
レス情報をアドレスバスＢ１を通じて記憶部２に伝達
し、ライト信号線Ｌ１を通じてライト信号を伝達し、デ
ータをデータバスＢ２に出力する。記憶部２は、アドレ
ス情報とライト信号を受け取ると、受け取ったアドレス
情報に示されるアドレスにデータバスＢ２から受け取る
データを記憶する。ＣＰＵ１は記憶部２からデータを読
み出すときには、読み出すアドレスを示すアドレス情報
をアドレスバスＢ１を通じて記憶部２に伝達し、リード
信号線Ｌ２を通じてリード信号を伝達する。記憶部２
は、アドレス情報とリード信号を受け取ると、受け取っ
たアドレス情報に示されるアドレスに記憶するデータを
データバスＢ２に出力し、ＣＰＵ１はデータバスＢ２か
らデータを受け取る。

【００１２】以上の構成のＣＰＵボードにおいて、プロ
グラム記憶用記憶部３の記憶する通常プログラムに欠陥
があり、ＣＰＵ１がハングアップした際の、デバッグ
（プログラムの欠陥（バグ）を取り除いて、正常な動作
をするプログラムに修正すること）の作業の手順につい
て説明する。

【００１３】まず、現時点では、ＣＰＵ１は正常に動作
しており、記憶部２のビル管理情報領域にはビル管理情
報データが記憶されており、ワーク領域にはＣＰＵ１の
生成する中間作業データが記憶されている。

【００１４】ここで、ＣＰＵ１がプログラムの欠陥によ
りハングアップした場合、記憶部２のビル管理情報領域
にはその時点でのビル管理情報データが記憶されてお
り、ワーク領域にはその時点までのＣＰＵ１の生成する
中間作業データが記憶されている。そして、ワーク領域
に記憶された中間作業データは、通常プログラムを解析
して通常プログラムの欠陥を調べるために非常に有効な
手がかりとなる。

【００１５】ＣＰＵ１がハングアップした状態ではＣＰ
Ｕボードは動作しないので、ビル管理者などの使用者
は、ＣＰＵボードの製造メーカの保守員等を呼び寄せて
修理を依頼する。

【００１６】プログラムのデバッグには、デバッガなど
の専用の装置やプログラム解析のためのソフトウェア環
境を必要とするため、また短時間で欠陥を発見すること
ができない場合もあるため、故障発生現場でデバッグ作
業を行えない。従って、保守員は記憶部２内のワーク領
域を消去しないように、ＣＰＵボードを電池でバックア
ップして、メーカ等にＣＰＵボードを持ち帰り、通信ポ
ート５にデバッガなどの装置を接続してデバッグを行
う。そして、デバッグの終了したプログラムを新たに記
憶させたプログラム用記憶部３を載せたＣＰＵボードを
故障発生現場に再度納品していた。

【００１７】

【発明が解決しようとする課題】しかしながら、上述の
図４に示すようなＣＰＵボードにあっては、通常プログ
ラムのデバッグを行うためにはＣＰＵボードをメーカ等
に持ち帰る必要があり、それに伴って記憶部２のビル管
理情報領域のビル管理情報データもメーカ等に持って帰
られてしまう。そして、代替のＣＰＵボードを用いよう
としても、代替のＣＰＵボードは記憶部２のビル管理情
報領域にハングアップ直前までのビル管理情報データを
記憶していないため、引き続きビル管理を行うことがで
きない。

【００１８】このため、通常プログラムがメーカでデバ
ッグされて、ＣＰＵボードが再度納品されるまでは、ビ
ル管理をすることができないという問題点があった。

【００１９】本発明は、上記問題点を改善するために成
されたもので、その目的とするところは、ＣＰＵがハン
グアップして通常プログラムのデバッグを必要とする場
合でも、ＣＰＵボードごとメーカ等に持ち帰る必要が無
く、従って引き続きビル管理を行うことのできるＣＰＵ
ボードを提供することにある。

【００２０】本発明は上記の問題を解決するために、請
求項１記載の発明にあっては、演算処理を行う中央処理
装置と、中央処理装置の出力する演算結果データ及び中
間作業データを記憶する記憶部とを有するＣＰＵボード
であって、前記記憶部を、第一の記憶部と、着脱自在の
第二の記憶部としている。そして、中央処理装置は前記
第一の記憶部に演算結果データ及び中間作業データを記
憶させ、前記第二の記憶部に中間作業データを記憶させ
るようになしてある。

【００２１】また、前記中央処理装置が第一の記憶部と
第二の記憶部のどちらからデータを読み出すかを選択す
る選択手段を設けている。

【００２２】請求項２記載の発明にあっては、演算処理
を行う中央処理装置と、中央処理装置の出力する演算結
果データ及び中間作業データを記憶する記憶部とを有す
るＣＰＵボードであって、前記記憶部を、第一の記憶部
と、着脱自在の第二の記憶部とし、操作者が押下する指
示スイッチを設けている。そして、前記中央処理装置は
前記第一の記憶部に演算結果データ及び中間作業データ
を記憶させ、前記第二の記憶部に中間作業データを記憶
させるとともに、指示スイッチが押下されると第一の記
憶部から第二の記憶部へ第一の記憶部の記憶するデータ
を複写することを特徴とするものである。

【００２３】請求項３記載の発明にあっては、演算処理
を行う中央処理装置と、中央処理装置の出力する演算結
果データ及び中間作業データを記憶する記憶部とを有す
るＣＰＵボードであって、前記記憶部を、第一の記憶部
と、着脱自在の第二の記憶部とし、操作者が押下する指
示スイッチを設けている。そして、前記中央処理装置は
前記第一の記憶部に演算結果データ及び中間作業データ
を記憶させ、前記第二の記憶部に中間作業データを記憶
させるとともに、指示スイッチが押下されると第二の記
憶部から第一の記憶部へ第二の記憶部の記憶するデータ
を複写することを特徴とするものである。

【００２４】請求項４記載の発明にあっては、操作者が
押下する指示スイッチを設け、前記中央処理装置は、指
示スイッチが押下されると、第一の記憶部と第二の記憶
部とのうちで選択手段により選択されている記憶部か
ら、他方の記憶部にデータを複写することを特徴とする
ものである。

【００２５】請求項５記載の発明にあっては、中央処理
装置が演算結果データを出力した場合には第一の記憶部
に記憶させ、中央処理装置が中間作業データを出力した
際には第一の記憶部と第二の記憶部とに記憶させる記憶
部セレクト手段を備えたことを特徴とするものである。

【００２６】

【作用】以上のように構成したことにより、請求項１記
載の発明にあっては、第一の記憶部と、着脱自在の第二
の記憶部との２つの記憶部を設けて、中央処理装置は演
算結果データ及び中間作業データを第一の記憶部と第二
の記憶部とに記憶させる。従って、第二の記憶部を取り
外しても、ＣＰＵボードには演算結果データ及び中間作
業データを記憶した第一の記憶部が存在し、中央処理装
置は演算結果データをもとに処理を継続することがで
き、かつ演算結果データ及び中間作業データを記憶する
第二の記憶部を他の場所へ移送することができる。

【００２７】さらに、選択手段は、中央処理装置が第一
の記憶部と第二の記憶部のいずれからデータを読み出す
かを選択するので、他の場所から移送してきた第二の記
憶部をＣＰＵボードに取り付けた場合であっても、選択
手段により第二の記憶部を選択すれば、中央処理装置は
第二の記憶部からデータを読み出すことができる。

【００２８】請求項２記載の発明にあっては、中央処理
装置は、指示スイッチが押下されると第一の記憶部から
第二の記憶部へ第一の記憶部の記憶するデータを複写す
る。従って、ＣＰＵボードに既に取り付けられている第
二の記憶部を取り外して、新たな第二の記憶部をＣＰＵ
ボードに取り付けた場合であっても、該複写をすること
により新たに取り付けた第二の記憶部の記憶データを第
一の記憶部の記憶データと同一のものとすることができ
る。

【００２９】請求項３記載の発明にあっては、中央処理
装置は、指示スイッチが押下されると第二の記憶部から
第一の記憶部へ第二の記憶部の記憶するデータを複写す
る。従って、他の場所から移送してきた第二の記憶部を
ＣＰＵボードに取り付けた後に、第二の記憶部から第一
の記憶部へ第二の記憶部の記憶するデータを複写すれ
ば、該ＣＰＵボードの第一の記憶部の記憶内容は、他の
場所に設けられているＣＰＵボードの第一の記憶部の記
憶内容と同一になる。

【００３０】請求項４記載の発明にあっては、中央処理
装置は、指示スイッチが押下されると、第一の記憶部と
第二の記憶部とのうちで選択手段により選択されている
記憶部から、他方の記憶部にデータを複写する。従っ
て、選択手段が第一の記憶部を選択して中央処理装置が
第一の記憶部からデータを読み出す場合には、第一の記
憶部から第二の記憶部へ第一の記憶部の記憶するデータ
を複写する。そして、選択手段が第二の記憶部を選択し
て中央処理装置が第二の記憶部からデータを読み出す場
合には、第二の記憶部から第一の記憶部へ第二の記憶部
の記憶するデータを複写する。

【００３１】請求項５記載の発明にあっては、前記第一
の記憶部は演算結果データ及び中間作業データを記憶
し、前記第二の記憶部は中間作業データのみを記憶す
る。そして、記憶部セレクト手段は、中央処理装置が演
算結果データを出力した場合には第一の記憶部に記憶さ
せ、中央処理装置が中間作業データを出力した際には第
一の記憶部と第二の記憶部とに記憶させる。よって、中
間作業データのみを記憶する第二の記憶部を取り外して
他の場所へ移送することができ、また演算結果データを
記憶しないので少ない記憶容量の第二の記憶部を用いる
ことができる。

【００３２】

【実施例】本発明の実施例を図１，図２を用いて説明す
る。図１はＣＰＵボードのブロック図である。図２は、
第一の記憶部と第二の記憶部との記憶内容とアドレスと
の説明図である。

【００３３】なお、図１においては前述の従来の技術で
説明したところのＣＰＵボードと同等の箇所には同じ符
号を付してあるので、同等の箇所の詳細な説明は省略す
る。

【００３４】図１に示す本実施例のＣＰＵボードが、前
述の従来の技術で説明したところのＣＰＵボードと異な
り特徴となるのは次の構成である。

【００３５】第一に、記憶部２に相当する部分として、
第一の記憶部６と第二の記憶部７とを設け、第一の記憶
部６と第二の記憶部７とは後述する選択信号を受け取っ
たときのみデータの読み出し／書き込みを可能とした構
成である。

【００３６】第一の記憶部６は、読み出し／書き込み可
能な記憶部であり、ＣＰＵ１の演算結果であるビル管理
情報データを記憶するビル管理情報領域と、ＣＰＵ１が
演算過程で生成する中間作業データを記憶するワーク領
域とから構成される。

【００３７】第二の記憶部７は、読み出し／書き込み可
能な記憶部であり、ＣＰＵ１が演算過程で生成する中間
作業データを記憶するワーク領域のみから構成される。
また第二の記憶部７は、ＣＰＵボードから着脱自在であ
り、ＣＰＵボードから取り外しても記憶内容を保持す
る。第二の記憶部７としては、ＩＣメモリカードなどが
用いられる。

【００３８】そして、図２に示すように、第一の記憶部
６のワーク領域と第二の記憶部７のワーク領域とは、同
一のアドレスに割り当てられている。

【００３９】第二に、リード信号線Ｌ２は途中でリード
信号線Ｌ３とリード信号線Ｌ４とに分岐して、リード信
号線Ｌ３の先端を第一の記憶部６に接続し、リード信号
線Ｌ４の先端を第二の記憶部７に接続した構成である。
そして、リード信号線Ｌ３は選択手段に相当する第一の
スイッチ９により接続／切断され、リード信号線Ｌ４は
選択手段に相当する第二のスイッチ１０により接続／切
断されるようにした構成である。従って、第一の記憶部
６はリード信号線Ｌ２とリード信号線Ｌ３とによりＣＰ
Ｕ１と接続され、第二の記憶部７はリード信号線Ｌ２と
リード信号線Ｌ４とによりＣＰＵ１と接続される。な
お、ＣＰＵ１が通常プログラムを実行しているときに
は、第一のスイッチ９は接続状態にし、第二のスイッチ
１０は切断状態にする。また、第一のスイッチ９と第二
のスイッチ１０とは、２つを同時に接続状態あるいは切
断状態にすることはなく、いずれかを択一的に接続状態
にする。

【００４０】第三に、アドレスバスＢ１の途中で２つに
分岐し一方の先端に記憶部セレクト手段８を設け、他方
の先端を更にアドレスバスＢ３とアドレスバスＢ４とに
分岐して、アドレスバスＢ３の先端と第一の記憶部６と
を接続し、アドレスバスＢ４の先端と第二の記憶部７と
を接続した構成である。そして、記憶部セレクト手段８
と第一の記憶部６とを選択信号線Ｌ７で接続し、記憶部
セレクト手段８と第二の記憶部７とを選択信号線Ｌ８で
接続した構成である。

【００４１】記憶部セレクト手段８は、アドレス情報を
検査して、アドレス情報に示されるアドレスがビル管理
情報領域を示すものであれば選択信号を選択信号線Ｌ７
を介して第一の記憶部６にのみ伝達し、アドレス情報に
示されるアドレスがワーク領域を示すものであれば選択
信号を選択信号線Ｌ７，Ｌ８を介して選択信号を第一の
記憶部６と第二の記憶部７とに伝達する。従って、ＣＰ
Ｕ１によるビル管理情報データの読み出し／書き込みは
第一の記憶部６のビル管理情報領域に対してのみ行わ
れ、中間作業データの読み出し／書き込みは第一の記憶
部６のワーク領域と第二の記憶部７のワーク領域とに行
われ得る。

【００４２】第四に、ライト信号線Ｌ１は途中でライト
信号線Ｌ５とライト信号線Ｌ６とに分岐して、ライト信
号線Ｌ５の先端を第一の記憶部６に接続し、ライト信号
線Ｌ６の先端を第二の記憶部７に接続した構成である。
そして、データバスＢ２を途中でデータバスＢ５とデー
タバスＢ６とに分岐して、データバスＢ５の先端を第一
の記憶部６に接続し、データバスＢ６の先端を第二の記
憶部７に接続した構成である。

【００４３】第五に、指示スイッチに相当するリセット
モード切り替えスイッチ１１を設け、プログラム用記憶
部３内の初期プログラムを変更した点である。即ち、初
期プログラムはリセットボタン４のみが押下された場合
には、第一の記憶部６と第二の記憶部７とのワーク領域
を消去し初期化した後に、通常プログラムの実行を行
う。リセットモード切り替えスイッチ１１を押下しなが
らリセットボタン４が押下された場合（以下、略同時に
押下と記す）には、初期プログラムは以下に説明する動
作をＣＰＵ１に再実行させる。

【００４４】まず、ＣＰＵ１は、リード信号線Ｌ２にリ
ード信号を出力し、アドレスバスＢ１にワーク領域の先
頭アドレスを示すアドレス情報を出力する。第一のスイ
ッチ９および第二のスイッチ１０の接続状態により、第
一の記憶部６または第二の記憶部７がリード信号を受け
取り、アドレス情報に示されるワーク領域の先頭アドレ
スのデータを、データバスＢ５，Ｂ６を介してデータバ
スＢ２に出力する。そして、ＣＰＵ１はデータバスＢ２
からデータを受け取る。

【００４５】次に、ＣＰＵ１は、先程と同じワーク領域
の先頭アドレスを示すアドレス情報をアドレスバスＢ１
に出力し、ライト信号線Ｌ１にライト信号を出力し、デ
ータバスＢ２に先程受け取ったデータを出力する。記憶
部セレクト手段８は、アドレスバスＢ１から受け取るア
ドレス情報に示されるアドレスがワーク領域を示すもの
であるから、選択信号を選択信号線Ｌ７，Ｌ８に出力
し、またアドレス情報をアドレスバスＢ１を介してアド
レスバスＢ３，Ｂ４に出力する。第一の記憶部６と第二
の記憶部７とは、各々アドレスバスＢ３，Ｂ４からアド
レス情報を受け取り、選択信号線Ｌ７，Ｌ８から選択信
号を受け取り、ライト信号線Ｌ５，Ｌ６からライト信号
を受け取り、データバスＢ２を介してデータバスＢ５，
Ｂ６からデータを受け取る。そして、第一の記憶部６と
第二の記憶部７とは、各々アドレス情報に示されるアド
レス（即ち、ワーク領域の先頭アドレス）に受け取った
データを書き込む。

【００４６】そして、再度同じ動作を、ワーク領域の先
頭アドレスの次のアドレスについて行い、以上の動作を
ワーク領域全てについて行い、該動作終了後は通常プロ
グラムの実行を行わずに停止する。

【００４７】上記のリセットボタン４とリセットモード
切り替えスイッチ１１とが略同時に押下された場合の初
期プログラムによるＣＰＵボードの動作は、ＣＰＵ１が
同じ処理をしていても、第一のスイッチ９および第二の
スイッチ１０の接続／切断状態により次の２つに分かれ
る。

【００４８】即ち、第一のスイッチ９が接続状態であり
第二のスイッチ１０が切断状態の場合は、リード信号は
第一の記憶部６に伝達され、第一の記憶部６の記憶する
データがＣＰＵ１に読み出されて、該データは第一の記
憶部６と第二の記憶部７とに書き込まれる。結果とし
て、第一の記憶部６のワーク領域の記憶内容はそのまま
保持され、第二の記憶部７のワーク領域の記憶内容は、
第一の記憶部６のワーク領域の記憶内容と同一のものと
なる。つまり、第一の記憶部６のワーク領域の記憶内容
が、第二の記憶部７のワーク領域に複写されたことにな
る。

【００４９】また、第一のスイッチ９が切断状態であり
第二のスイッチ１０が接続状態の場合は、リード信号は
第二の記憶部７に伝達され、第二の記憶部７の記憶する
データがＣＰＵ１に読み出されて、該データは第一の記
憶部６と第二の記憶部７とに書き込まれる。結果とし
て、第二の記憶部７のワーク領域の記憶内容はそのまま
保持され、第一の記憶部６のワーク領域の記憶内容は、
第二の記憶部７のワーク領域の記憶内容と同一のものと
なる。つまり、第二の記憶部７のワーク領域の記憶内容
が、第一の記憶部６のワーク領域に複写されたことにな
る。

【００５０】以上の構成のＣＰＵボードにおいて、ＣＰ
Ｕ１がプログラム記憶用記憶部３の記憶する通常プログ
ラムを実行する際の動作について説明する。

【００５１】ＣＰＵ１はビル管理情報データを記憶部に
書き込むときには、ビル管理情報データを書き込むビル
管理情報領域内のアドレスを示すアドレス情報を、アド
レスバスＢ１，Ｂ３，Ｂ４を介して第一の記憶部６と第
二の記憶部７とにアドレス情報を伝達する。そして、Ｃ
ＰＵ１は、ライト信号をライト信号線Ｌ１を通じて伝達
し、ビル管理情報データをデータバスＢ２に出力する。
記憶部セレクト手段８は、アドレス情報を検査してアド
レスがビル管理情報領域であると判断し、選択信号を第
一の記憶部６にのみ選択信号線Ｌ７を介して伝達する。
第一の記憶部６は、選択信号とアドレス情報とライト信
号を受け取ると、受け取ったアドレス情報に示されるア
ドレスにデータバスＢ５から受け取るビル管理情報デー
タを記憶する。

【００５２】ＣＰＵ１は中間作業データを記憶部に書き
込むときには、中間作業データを書き込むワーク領域内
のアドレスを示すアドレス情報を、アドレスバスＢ１，
Ｂ３，Ｂ４を介して第一の記憶部６と第二の記憶部７と
に伝達する。そして、ＣＰＵ１は、ライト信号をライト
信号線Ｌ１を通じて伝達し、中間作業データをデータバ
スＢ２に出力する。記憶部セレクト手段８は、アドレス
情報を検査してアドレスがワーク領域であると判断し、
選択信号を第一の記憶部６と第二の記憶部７とに選択信
号線Ｌ７，Ｌ８を介して伝達する。第一の記憶部６と第
二の記憶部７とは、選択信号とアドレス情報とライト信
号を受け取ると、受け取ったアドレス情報に示されるア
ドレスにデータバスＢ５，Ｂ６から受け取る中間作業デ
ータを記憶する。

【００５３】ＣＰＵ１は記憶部からビル管理情報データ
あるいは中間作業データを読み出すときには、読み出す
データの存在するアドレスを示すアドレス情報をアドレ
スバスＢ１，Ｂ３，Ｂ４を介して第一の記憶手段６と第
二の記憶手段７とに伝達し、リード信号線Ｌ２にリード
信号を出力する。記憶部セレクト手段８は、アドレス情
報を検査して、アドレス情報の示すアドレスがワーク領
域を示すものであれば選択信号線Ｌ７，Ｌ８を介して第
一の記憶部６と第二の記憶部７とに選択信号を出力し、
アドレスがビル管理情報領域を示すものであれば選択信
号線Ｌ７を介して第一の記憶部６に選択信号を出力す
る。リード信号線Ｌ２に出力されたリード信号は、第一
のスイッチ９が接続状態であり第二のスイッチ１０が切
断状態であるから、リード信号線Ｌ３を介して第一の記
憶部６のみに伝達される。従って、第一の記憶部６は、
選択信号とアドレス情報とリード信号を受け取ると、受
け取ったアドレス情報に示されるアドレスに記憶するビ
ル管理情報データあるいは中間作業データをデータバス
Ｂ５に出力し、ＣＰＵ１はデータバスＢ２からデータを
受け取る。

【００５４】次に、上述の構成のＣＰＵボードにおい
て、プログラム記憶用記憶部３の記憶する通常プログラ
ムに欠陥があり、ＣＰＵ１の動作が停止した際の、デバ
ッグ作業の手順について説明する。

【００５５】まず、現時点では、ＣＰＵ１は正常に動作
しており、第一の記憶部６のビル管理情報領域にはビル
管理情報データが記憶されており、第一の記憶部６と第
二の記憶部７のワーク領域にはＣＰＵ１の生成する中間
作業データが記憶されている。

【００５６】ここで、ＣＰＵ１が通常プログラムの欠陥
によりハングアップした場合、第一の記憶部６のビル管
理情報領域にはその時点でのビル管理情報データが記憶
されており、第一の記憶部６と第二の記憶部７とのワー
ク領域にはその時点までのＣＰＵ１の生成する中間作業
データが記憶されている。

【００５７】そして、ＣＰＵ１がハングアップした状態
ではＣＰＵボードは動作しないので、ビル管理者などの
使用者は、ＣＰＵボードの製造メーカの保守員等を呼び
寄せて修理を依頼する。

【００５８】保守員は、ＣＰＵボードから第二の記憶部
７を取り外して、メーカ等に持ち帰り、予め用意してお
いた同機種のＣＰＵボード（第二の記憶部７は取り外さ
れた状態である）に取り付け、第一のスイッチ９を切断
状態にし、第二のスイッチ１０を接続状態にする。そし
て、保守員は、リセットスイッチ４とリセットモード切
り替えスイッチ１１とを略同時に押下して、ＣＰＵボー
ドをリセットして立ち上げる。

【００５９】ＣＰＵボードが立ち上げられると、ＣＰＵ
１は初期プログラムを実行する。リセットスイッチ４と
リセットモード切り替えスイッチ１１とが略同時に押下
されており、第一のスイッチ９は切断状態、第二のスイ
ッチ１０は接続状態であるから、ＣＰＵ１は初期プログ
ラムに従って第二の記憶部７のワーク領域の中間作業デ
ータを第一の記憶部６のワーク領域に複写し、その後に
停止する。

【００６０】従って、保守員が故障現場から第二の記憶
部７を取り外してメーカ等に持ち帰り、メーカ等におい
て用意した同機種のＣＰＵボードに取り付けて、立ち上
げることにより、故障現場と同じＣＰＵボードの状態を
再現することができる。そして、該故障現場の状態を再
現したＣＰＵボードの通信ポート５にデバッガ等を接続
して、デバッグ作業を行うことができる。

【００６１】そして、先程故障現場において保守員が第
二の記憶部７を取り外した際に、さらに別の新たな第二
の記憶部７を当該ハングアップしているＣＰＵボードに
取り付けて第一のスイッチ９は接続状態、第二のスイッ
チ１０は切断状態のままで、リセットボタン４とリセッ
トモード切り替えスイッチ１１とを略同時に押下して、
ＣＰＵボードにリセットをかけると、ＣＰＵ１は第一の
記憶部６のワーク領域の中間作業データを第二の記憶部
７のワーク領域に複写し、その後に停止する。従って、
新たな第二の記憶部７にもＣＰＵ１のハングアップ時の
中間作業データが記憶され、保守員は同一の中間作業デ
ータを記憶した２つの第二の記憶部７を持って帰ること
ができる。よって、第二の記憶部７の移送中に一方の第
二の記憶部７が破損しても、他方の第二の記憶部７を用
いてデバッグすることができ、また２つの第二の記憶部
７共に破損することなくメーカ等に持ち帰れば、２組の
デバッグ作業を同時進行することができる。

【００６２】

【発明の効果】本発明のＣＰＵボードは上述のように構
成してあるから、請求項１記載の発明にあっては、第二
の記憶部を取り外しても、ＣＰＵボードには演算結果デ
ータ及び中間作業データを記憶した第一の記憶部が存在
し、中央処理装置は演算結果データをもとに処理を継続
することができ、かつ演算結果データ及び中間作業デー
タを記憶する第二の記憶部を他の場所へ移送することが
できるので、中央処理装置がハングアップして通常プロ
グラムのデバッグを必要とする場合でも、ＣＰＵボード
ごとメーカ等に持ち帰る必要が無く、従って引き続きビ
ル管理を行うことができるという効果を奏する。

【００６３】さらに、他の場所から移送してきた第二の
記憶部をＣＰＵボードに取り付けた場合、選択手段によ
り第二の記憶部を選択すれば、中央処理装置は第二の記
憶部からデータを読み出すことができるので、中央処理
装置がハングアップしても、第二の記憶部のみをメーカ
等に持ち帰り、メーカ等に予め用意したＣＰＵボードに
取り付けることにより、ハングアップ当時の記憶部の記
憶内容を読み出すことができるという効果を奏する。

【００６４】請求項２記載の発明にあっては、ＣＰＵボ
ードに既に取り付けられている第二の記憶部を取り外し
て新たな第二の記憶部をＣＰＵボードに取り付けた場合
であっても、該新たに取り付けた第二の記憶部の記憶デ
ータを第一の記憶部の記憶データと同一のものとするこ
とができるので、該新たに取り付けた第二の記憶部を再
び取り外すことにより、中央処理装置のハングアップし
た故障現場の保守員は、同一の中間作業データを記憶し
た複数の第二の記憶部を持って帰ることができ、第二の
記憶部の移送中に一方の第二の記憶部が破損しても、他
方の第二の記憶部を用いてデバッグすることができ、２
つの第二の記憶部共に破損することなくメーカ等に持ち
帰れば、２組のデバッグ作業を同時進行することができ
るＣＰＵボードを提供することができるという効果を奏
する。

【００６５】請求項３記載の発明にあっては、中央処理
装置は、指示スイッチが押下されると第二の記憶部から
第一の記憶部へ第二の記憶部の記憶するデータを複写す
るので、中央処理装置のハングアップした故障現場から
第二の記憶部のみをメーカ等に持ち帰り、メーカ等に予
め用意したＣＰＵボードに取り付けて複写することによ
り、ハングアップ当時の第一の記憶部の記憶内容をメー
カ等に予め用意したＣＰＵボードの第一の記憶部に再現
できるＣＰＵボードを提供することができるという効果
を奏する。

【００６６】請求項４記載の発明にあっては、請求項１
記載の発明の効果に加えて、中央処理装置は、指示スイ
ッチが押下されると、第一の記憶部と第二の記憶部との
うちで選択手段により選択されている記憶部から、他方
の記憶部にデータを複写するので、選択手段が第一の記
憶部を選択して中央処理装置が第一の記憶部からデータ
を読み出す場合には、中央処理装置のハングアップした
故障現場の保守員は、同一の中間作業データを記憶した
複数の第二の記憶部を持って帰ることができ、第二の記
憶部の移送中に一方の第二の記憶部が破損しても、他方
の第二の記憶部を用いてデバッグすることができ、２つ
の第二の記憶部共に破損することなくメーカ等に持ち帰
れば、２組のデバッグ作業を同時進行することができ、
選択手段が第二の記憶部を選択して中央処理装置が第二
の記憶部からデータを読み出す場合には、中央処理装置
のハングアップした故障現場からメーカ等に持ち帰った
第二の記憶部を、メーカ等に予め用意したＣＰＵボード
に取り付けて複写することにより、ハングアップ当時の
第一の記憶部の記憶内容をメーカ等に予め用意したＣＰ
Ｕボードの第一の記憶部に再現できるＣＰＵボードを提
供することができるという効果を奏する。

【００６７】請求項５記載の発明にあっては、請求項１
乃至請求項４のいずれかに記載の発明の効果に加えて、
記憶部セレクト手段は、中央処理装置が演算結果データ
を出力した場合には第一の記憶部に記憶させ、中央処理
装置が中間作業データを出力した際には第一の記憶部と
第二の記憶部とに記憶させるので、少ない記憶容量の第
二の記憶部を用いることができるＣＰＵボードを提供す
ることができるという効果を奏する。

【図面の簡単な説明】

【図１】本実施例のＣＰＵボードの一例を示すブロック
図である。

【図２】第一の記憶部と第二の記憶部との記憶内容とア
ドレスとの説明図である。

【図３】ＣＰＵボードが使用されるローカルコントロー
ル盤を含んだビル管理システムの構成図である。

【図４】従来の技術のＣＰＵボードの一例を示すブロッ
ク図である。

【符号の説明】

１中央処理装置６第一の記憶部７第二の記憶部８記憶部セレクト手段９選択手段１０選択手段１１指示スイッチ

Claims

(57)【特許請求の範囲】

【請求項１】演算処理を行う中央処理装置と、中央処
理装置の出力する演算結果データ及び中間作業データを
記憶する記憶部とを有するＣＰＵボードであって、前記
記憶部を、第一の記憶部と、着脱自在の第二の記憶部と
し、前記中央処理装置が第一の記憶部と第二の記憶部の
どちらからデータを読み出すかを選択する選択手段を設
け、前記中央処理装置は前記第一の記憶部に演算結果デ
ータ及び中間作業データを記憶させ、前記第二の記憶部
に中間作業データを記憶させることを特徴とするＣＰＵ
ボード。
【請求項２】演算処理を行う中央処理装置と、中央処
理装置の出力する演算結果データ及び中間作業データを
記憶する記憶部とを有するＣＰＵボードであって、前記
記憶部を、第一の記憶部と、着脱自在の第二の記憶部と
し、操作者が押下する指示スイッチを設け、前記中央処
理装置は前記第一の記憶部に演算結果データ及び中間作
業データを記憶させ、前記第二の記憶部に中間作業デー
タを記憶させるとともに、指示スイッチが押下されると
第一の記憶部から第二の記憶部へ第一の記憶部の記憶す
る中間作業データを複写することを特徴とするＣＰＵボ
ード。
【請求項３】演算処理を行う中央処理装置と、中央処
理装置の出力する演算結果データ及び中間作業データを
記憶する記憶部とを有するＣＰＵボードであって、前記
記憶部を、第一の記憶部と、着脱自在の第二の記憶部と
し、操作者が押下する指示スイッチを設け、前記中央処
理装置は前記第一の記憶部に演算結果データ及び中間作
業データを記憶させ、前記第二の記憶部に中間作業デー
タを記憶させるとともに、指示スイッチが押下されると
第二の記憶部から第一の記憶部へ第二の記憶部の記憶す
る中間作業データを複写することを特徴とするＣＰＵボ
ード。
【請求項４】操作者が押下する指示スイッチを設け、
前記中央処理装置は、指示スイッチが押下されると、第
一の記憶部と第二の記憶部とのうちで選択手段により選
択されている記憶部から、他方の記憶部にデータを複写
することを特徴とする請求項１記載のＣＰＵボード。
【請求項５】中央処理装置が演算結果データを出力し
た場合には第一の記憶部に記憶させ、中央処理装置が中
間作業データを出力した際には第一の記憶部と第二の記
憶部とに記憶させる記憶部セレクト手段を備えたことを
特徴とする請求項１乃至請求項４のいずれかに記載のＣ
ＰＵボード。