JP3642707B2 - 冗長伝送システム - Google Patents

冗長伝送システム Download PDF

Info

Publication number
JP3642707B2
JP3642707B2 JP34416899A JP34416899A JP3642707B2 JP 3642707 B2 JP3642707 B2 JP 3642707B2 JP 34416899 A JP34416899 A JP 34416899A JP 34416899 A JP34416899 A JP 34416899A JP 3642707 B2 JP3642707 B2 JP 3642707B2
Authority
JP
Japan
Prior art keywords
storage means
order
switching process
system switching
termination circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34416899A
Other languages
English (en)
Other versions
JP2001160793A (ja
Inventor
智之 林
晋一 稲葉
義孝 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP34416899A priority Critical patent/JP3642707B2/ja
Publication of JP2001160793A publication Critical patent/JP2001160793A/ja
Application granted granted Critical
Publication of JP3642707B2 publication Critical patent/JP3642707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は冗長伝送システムに関し、例えば、複数のSDH(Synchronous Digital Hierarchy)回線を収容して、いずれかを現用系とし、いずれかを予備系として使用される冗長な構成要素を持つ伝送システムなどに適用し得るものである。
【0002】
【従来の技術】
従来、SDHインタフェースを採用しているSDH伝送システムでは、ネットワークの信頼性・保守運用性の向上を目的として予備切替機能によるSDH制御方式が適用されている。
【0003】
このようなSDH伝送システムとしては、例えば特開平09−233157号公報(文献1)に記載された1+1構成、双方向運用、非復帰モードシステムのSDH伝送システム10がある。このSDH伝送システム10の構成を図2に示す。
【0004】
図2において、当該SDH伝送システム10は、相互に対向する2つのSDH装置1A、2と、これらの装置1Aと2を接続する2つのSDH回線C1、C2を備えている。
【0005】
SDH装置2の内部構成には、同一機能を装備した機能ブロック(セクション1b)41と機能ブロック(セクション2b)42とが設けられ、二重化されている。
【0006】
同様に、SDH装置1Aの内部にも、機能ブロック41,42の機能に対応する機能を装備した機能ブロック(セクション1a)Aaと、機能ブロック(セクション2a)Abとが設けられて二重化されている。機能ブロックAaはSDH回線C1の終端部ともなっており、機能ブロックAbはSDH回線C2の終端部ともなっている。
【0007】
SDH装置1Aの内部には、機能ブロックAa、Abのほかに機能ブロックBaも設けられている。この機能ブロックBaはマイクロプロセッサ31を備え、SDH装置1A内において機能ブロックAaとAbとの系切替えを制御する切替え制御部である。
【0008】
切替え制御部であるから、機能ブロックBaは独自に、系切替え処理を制御するための情報を格納する記憶手段としてワーキングRAM(ランダムアクセスメモリ)19を備えている。しかしながら系切替え処理の過程においては、系切替え処理の内容に応じて、例えば装置立ち上げ等の必要なケースがあり、系切替え処理を制御すべき切替え制御部Ba自体に外部からリセット信号RSが供給され、切替え制御部Baの内部状態が初期化されることがある。
【0009】
その場合には、切替え制御部BaのワーキングRAM19が保持していた記憶内容が失われることになる。これに対処するために設けられたのが、機能ブロックAaに内蔵されたバックアップ用のRAM21と、機能ブロックAbに内蔵されたバックアップ用のRAM22である。
【0010】
このSDH伝送システム10による系切替え処理動作を図3に示す。図3はS1〜S11およびステップSCの各ステップから構成されている。前提として機能ブロック42とAbが現用系であり、機能ブロック41とAaが予備系である状態から動作が開始するものとする。図3には、選択状態にある現用系のセクションだけが図示されていて、そのとき非選択状態の予備系のセクションは図示されていない。また切り替え状態は、切替え(系切替え)なし、又は切替え(系切替え)中のどちらかである。
【0011】
図3において、SDH装置2と1Aとの間で、系切替え処理の不要なことを示す要求なし状態(S1、S2)がつづいた後、現用セクション2aの信号不良(SF)をSDH装置1A側で検出したものとする(S3)。
【0012】
このステップS3につづくステップ4において、SDH装置1AはSDH装置2に対して信号不良(SF)を通知するが、ステップS3以降の処理の内容は、前記ワーキングRAM19、およびRAM21、RAM22に、障害情報、切替え状態遷移情報などの系切替え過程情報として順次に蓄積されて行く。
【0013】
例えば、ステップS3においては、機能ブロックAbにおいて信号不良(SF)の障害が検出されたことを示すデータDS3が、ステップS4においては、当該信号不良(SF)を対向するSDH装置2に通知したことを示すデータDS4が、ワーキングRAM19、RAM21およびRAM22に記憶される。
【0014】
したがって正常時には、2つのバックアップ用RAM21,22には同じ障害情報、同じ切替え状態遷移情報がほぼ同じタイミングで書き込まれ、両RAM21,22の記憶内容であるバックアップデータは完全に同じである。
【0015】
さらに詳しくは、図4に示すような手順(ステップ(1)〜(4))で、切替え制御部Baの制御下において、1つのバックアップデータが、2つのRAM(バックアップメモリ)21とRAM(バックアップメモリ)22に書き込まれていく。当該1つのバックアップデータとしては、例えばステップS4の信号不良(SF)通知が行われたことを示すデータDS4であってよい。
【0016】
図4において、ステップ(1)では当該データDS4がRAM21に書き込まれ、次のステップ(2)では当該RAM21から切替え制御部Baに対して当該書き込みが正常に行われたことを示す正常性応答が返される。そして、ステップ(3)では、当該データDS4がRAM22に書き込まれ、RAM22から切替え制御部Baに対しても、ステップ(4)で当該書き込みが正常に行われたことを示す正常性応答が返される。
【0017】
ここで、正常性応答は、例えば、パリティチェックやアクセスタイムアウトに関する正常性を示すものである。
【0018】
次にステップS5では、信号不良(SF)の通知を受け取った対向SDH装置2は、予備セクション1bへの選択切替えを行い、SDH装置1Aに対して確認応答(RR)を通知する。
【0019】
当該確認応答(RR)を受け取ったSDH装置1Aは、確認応答(RR)を受け取ったことを示すデータDS5をワーキングRAM19、RAM21,22に書き込み、予備セクション1aを選択状態とし、系切替え処理を進める(SC)。
【0020】
予備セクション1aを選択状態とし、切替え中であることを示すデータDSCもRAM19,21,22に書き込まれる。
【0021】
系切替え処理を広くとらえるなら、SDH装置1Aが信号不良(SF)を検出した前記ステップS3の時点からすでに系切替え処理が開始しているものと見ることもできるので、ステップS3における現用系セクション信号不良検出を示す系切替え過程情報も、RAM21と22に蓄積するようにしてもよい。
【0022】
いずれにしても当該系切替え処理においては一般に、信号不良(SF)が検出されたセクション2aの復旧処理も行われる(S6)。当該復旧処理は、SDH装置1A側で自動的に実行される電子的な復旧操作である。当該復旧処理によって前記信号不良(SF)が解消されることもあるしされないこともある。
【0023】
ここで、当該復旧処理の開始直後に、図示しない上位装置からの装置再立ち上げ等の要因(これは復旧処理の一部として行われる処理であってよい)によってリセット信号RSがSDH装置1Aの切替え制御部Baに供給される(S7)と、マイクロプロセッサ回路31は初期化され、それまでマイクロプロセッサ回路31内のワーキングRAM19に記憶されていた系切替え処理に関するデータが消去される。
【0024】
このデータのなかには、障害(ここでは前記信号不良(SF))が発生したのが機能ブロックAaであると推定されることを示す障害情報や系切替え処理がどこまで進んでいるかを示す切替え状態遷移情報も含まれているため、これが失われると以後の系切替え処理において、切替え制御部Baが機能ブロックAaとAbのどちらを選択すればよいのかを判断することができなくなったり、対向するSDH装置2とのハンドシェイクを正常に続行することができない等の不都合が生じる。
【0025】
そこで、ステップS7aにおいて、切替え制御部Baは、機能ブロックAa、Ab内のバックアップ用RAM21、22にアクセスして、蓄積されている障害情報や切替え状態遷移情報を読み出す。前記RAM21、RAM22に順次記憶される系切替え過程情報のうち、初期化直後の切替え制御部Baにとって最も重要な情報は最新のバックアップデータである。
【0026】
このケースではこの読み出しアクセスにより、切替え制御部Baは、切替え状態遷移情報として最新のバックアップデータである「予備セクション1a選択切替え中」(SC)を得ることができ、すでにステップS3、S4、S5などが終了していて、これから予備セクション1a(すなわち機能ブロック1a)を選択する系切替え処理を進行すればよいことが分かる。
【0027】
また、機能ブロックAb(現用セクション2a)に対しては復旧処理が進行中であり、これを新たな選択系として選択してはいけないことも分かる。選択系として機能しながら復旧処理を受けることは、通常、不可能だからである。
【0028】
したがってSDH装置1Aの内部では、前記復旧処理を含む当該系切替え処理を正常に続行することができる。
【0029】
SDH装置1Aでは、機能ブロックAbの状態を監視することで復旧処理が進行中であることを認識すると、復旧待ちであることを通知し(S8)、一定時間経過後に要求なし(NB)を通知する(S10)。
【0030】
対向するSDH装置2では、当該ステップS10の要求なし(NB)を受信することで系切替えを完了し、機能ブロック41(すなわち現用セクション1b)の選択状態となる。
【0031】
このときSDH装置2は要求なし(NB)を送信し(S11)、それを受信することでSDH装置1Aでは、機能ブロックAaが現用系として機能し始め、系切替え処理が完了する。以降は、SDH回線C1で接続された機能ブロック41と機能ブロックAaが現用系となってSDH装置2とSDH装置1Aのあいだの通信が行われる。
【0032】
【発明が解決しようとする課題】
ところで、上述した2つのバックアップ用RAM21,22には、同じ障害情報、同じ切替え状態遷移情報が順次に、上述した図3のステップ(1)と(3)のように、ほぼ同じタイミングで書き込まれるが、あるタイミングでバックアップデータDATA1がRAM21と22に正常に書き込まれたあと、次のタイミングにおけるバックアップデータDATA2(前記DATA1につづく系切替え過程情報)の書き込みは、RAM21だけには正常に行われ、RAM22には正常に行われないケースが考えられる。
【0033】
図4のステップ(4)の正常性応答が書き込みエラーを示している場合には、同図のステップ(3)の書き込みを繰り返すようにすることも考えられるが、いずれにしても正常なステップ(3)の書き込みが完了するまえに、前記リセット信号RSが供給されることは起こり得る。
【0034】
このケースにおいて、初期化直後の切替え制御部Baは、RAM21からはDATA2を読み出し、RAM22からはDATA1を読み出すことになる。このとき切替え制御部Baにとって必要なのは最新のデータであるDATA2であるが、切替え制御部Baには、読み出された2つのデータDATA1とDATA2のうち、どちらが最新のデータであるのかを識別する手段がない。
【0035】
例えばDATA2を、上述したデータDS5であるものとすると、DATA1には、データDS4が該当する。
【0036】
もしも、切替え制御部Baが誤ってこのDATA1(すなわちデータDS4)を最新のデータであるものと認識した上で系切替え処理を進めようとすると、すでに受信しているステップS5の確認応答(RR)を受信していないものと誤認してその受信を待つことになり、いつまでも前記切替え状態遷移情報「予備セクション1a選択切替え中」(SC)に移行することができず、系切替え処理の正常な進行が行えなくなる可能性がある。
【0037】
DATA2がデータDS5以外に対応する場合でも、これと同様に、系切替え処理の進行にさまざまな不都合が生じる可能性がある。
【0038】
【課題を解決するための手段】
かかる課題を解決するために、本発明は、第1の伝送装置と第2の伝送装置との間で、少なくとも第1の回線と第2の回線が並列的に接続され、前記第1の伝送装置が、第1の回線を終端する第1の回線終端回路と、第2の回線を終端する第2の回線終端回路と、第1の回線終端回路または第2の回線終端回路のいずれかを現用系とし、いずれかを予備系とする系切替え処理を実行する制御回路と、当該制御回路に接続され、前記系切替え処理の過程における第1の伝送装置と第2の伝送装置の間の通信または第1の伝送装置内の内部処理に応じて、逐次、時系列に発生する系切替え過程情報を記憶する主記憶手段とを備えた冗長伝送システムにおいて、前記第1の回線終端回路および第2の回線終端回路は、(1)前記主記憶手段が記憶している系切替え過程情報が、前記制御回路に対するリセット処理によって失われることに備えるため、当該系切替え過程情報を、不揮発的に記憶するバックアップ記憶手段と、(2)当該バックアップ記憶手段が記憶している最新の系切替え過程情報の順番を指定する順番指定情報を格納する順番記憶手段とを備え、(3)前記リセット処理の直後に、第2の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報と第1の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報とが相違する場合、より遅い順番を指定する順番指定情報を格納している順番記憶手段と同じ回線終端回路内のバックアップ記憶手段の記憶内容が、より新しい系切替え過程情報であると判定し、新しい方の系切替え過程情報を、前記主記憶手段に読み込んで、リセット処理以降の系切替え処理を進行させることを特徴とする。
【0039】
【発明の実施の形態】
(A)実施形態
以下、本発明の冗長伝送システムをSDH伝送システムに適用した場合を例に、実施形態について説明する。
【0040】
本実施形態は、SDHインタフェースを利用している装置間インタフェースにおいて、自律切替遷移状態や障害状態を複数のSDHインタフェース終端部内のバックアップメモリに蓄積し切替制御部の初期化直後に複数のSDHインタフェース終端部のバックアップメモリから切替状態を読みとり、その中から最新の状態を選択して初期化直前の状態から系切替え処理動作を継続することを特徴とする。
【0041】
(A−1)実施形態の構成
本実施形態のSDH伝送システム50を図5に示す。
【0042】
図5において、SDH冗長伝送システム50は、2つのSDH装置2と2Aとを備えている。
【0043】
このうちSDH装置2は機能ブロック41と機能ブロック42とを備え、SDH装置2Aは機能ブロック(切替え制御部)Baと、機能ブロック51と、機能ブロック52とを備えている。また、機能ブロック41と51とはSDH回線C1で接続され、機能ブロック42と52とはSDH回線C2で接続されている。
【0044】
図5中で図2の各部と同じ符号を付与した各部は同じ機能を持っている。
【0045】
すなわち、部分2,19、31、41,42、Ba、C1、C2の各部である。
【0046】
また、機能ブロック51は前記機能ブロックAaに対応し、機能ブロック52は前記機能ブロックAbに対応する位置付けとなっている。
【0047】
以下では、本実施形態のSDH伝送システム50が図2のSDH伝送システム10と相違する点についてのみ説明する。
【0048】
前記SDH伝送システム10と本実施形態のSDH伝送システム50の主要な相違点は、機能ブロック51,52に関連する部分に限られる。
【0049】
機能ブロック51および52は、図1に示すような内部構成を持っている。図1から明らかなように、機能ブロック51と52の内部構成は実質的に同じである。
【0050】
(A−1−1)機能ブロック51,52の内部構成
図1において、機能ブロック51は、書き込み保証フラグ設定レジスタ53Aと、バックアップデータ一次保持用メモリ54Aと、バックアップメモリ55Aと、ポインタ一次保持用レジスタ56Aと、ポインタ値レジスタ57Aとを備えている。
【0051】
このうち設定レジスタ53Aは、機能ブロック51内の一次メモリ54A、56Aに対する書き込みアクセスが行われ得るときには“1”(切替え制御部Baによる読み込みがディセーブル)とされ、その書き込みアクセスが終了すると“0”(切替え制御部Baによる読み込みがイネーブル)とされるレジスタである。
【0052】
また、バックアップデータ一次保持用メモリ54Aは、あるバックアップデータ(例えば前記データDS4)を一次的に保持するメモリである。
【0053】
例えばバックアップデータDS4が複数メモリアドレス分のデータ量を持つ場合には、1回の書き込み操作によって当該複数メモリアドレスの各メモリアドレスが次々にアドレス指定され、書き込みが行われることになる。
【0054】
この一次保持用メモリ54Aに一次的に保持されたバックアップデータは、最終的には、バックアップデータメモリ55Aに転送され、当該バックアップデータメモリ55Aで不揮発的かつ最終的に保持されることになる。
【0055】
転送後の一次保持用メモリ54Aには、転送したバックアップデータが残っていてもよく消去されてもよい。すなわち一次保持用メモリ54Aはバックアップデータメモリ55Aと同じアドレス空間を持つメモリであってもよく、もっと小さなアドレス空間を持つメモリであってもよい。一次保持用メモリ54Aは最低限、1つのバックアップデータ(例えば前記データDS4)を収容し得るだけの容量やアドレス空間を持っていればよい。
【0056】
また、必要とされるバックアップデータメモリ55Aのアドレス空間や容量は系切替え処理の内容に応じて変化し、最新のバックアップデータ以外のバックアップデータも考慮した系切替え処理を行う場合には、複数バックアップデータを保持する必要があるが、本実施形態の目的を達成するためには、一次保持用メモリ54Aと同様に、最低限、1つのバックアップデータ(例えば前記データDS4)を収容し得るだけの容量やアドレス空間を持っていれば足りる。
【0057】
前記ポインタ一次保持用レジスタ56Aは、あるバックアップデータ(例えば前記データDS4)が一次保持用メモリ54Aに書き込まれた場合には、当該書き込みに対応して新たなポインタ値を一次的に保持するレジスタである。
【0058】
ポインタ値は、系切替え処理の進行にともなって時系列に書き込まれる各バックアップデータの順序に対応した値を持つデータで、例えばバックアップデータの書き込み順序が後になるほど大きな(または小さな)値のポインタ値を対応付ける場合には、書き込み順序があとの新しいバックアップデータほど大きな(または小さな)ポインタ値となる。
【0059】
本実施形態では、新たなバックアップデータが一次保持用メモリ54Aに書き込まれるたびにインクリメント(+1)したポインタ値を一次保持用レジスタ56Aに書き込むものとする。
【0060】
一次保持用レジスタ56Aに一次的に書き込まれたポインタ値は、ポインタ値レジスタ57Aに転送されて不揮発的かつ最終的に保存される。
【0061】
一次保持用レジスタ56Aとポインタ値レジスタ57Aとの関係は、上述した一次保持用メモリ54Aとバックアップデータメモリ55Aの関係と同じであってよい。
【0062】
機能ブロック51内の各部と機能ブロック52内の各部の対応関係は、書き込み保証フラグ設定レジスタ53Bは前記レジスタ53Aに対応し、バックアップデータ一次保持用メモリ54Bは前記一次保持用メモリ54Aに対応し、バックアップデータメモリ55Bは前記バックアップデータメモリ55Aに対応し、ポインタ一次保持用レジスタ56Bは前記一次保持用レジスタ56Aに対応し、ポインタ値レジスタ57Bは前記ポインタ値レジスタ57Aに対応する。
【0063】
これらの各部53B〜57Bは、それぞれ対応する各部と同じ機能を持っている。
【0064】
以下、上記のような構成を有する本実施形態の動作について説明する。なお、上述した図3の動作シーケンスは、そのまま本実施形態の動作シーケンスでもある。
【0065】
(A−2)実施形態の動作
1つのバックアップデータ(例えば、前記データDS4)に関する処理の手順を図6に示す。図6はステップ(1)〜(10)の各ステップから構成されている。ステップ(1)〜(10)の処理が1つの命令サイクルCYXで実行されるものとすると、新たな系切替え処理の進行にともなって新たなバックアップデータを書き込むたびに、同様な命令サイクルCYXが繰り返されることになる。
【0066】
図3では、切替え制御部Baに対するリセット信号RSの供給を示すステップS7は、ステップS6とS8の中間にある図示の時間位置に位置するが、このリセット信号RSの供給時点がいつになるか、リセット信号RSの供給は1回だけか複数回か、あるいはリセット信号RSの供給が行われるかどうか自体も、図示しない上位装置や障害要因(図3では機能ブロック22の信号不良(SF))に依存して決まり、通常、SDH装置2Aには予測不可能である。
【0067】
したがってSDH装置2Aとしては、系切替え処理の全過程で生じる系切替え過程情報について図6の処理を行う必要がある。一例としては、図3の上述したステップS3の信号不良検出(SF)時点からステップS11の要求なし受信時点までのすべての系切替え過程情報(すなわち、DS3〜DS11、およびDSC)についてこの図6の処理が行われ得る。
【0068】
ここでは簡単のために、リセット信号RSは図3に示した通りのタイミングで1回だけ供給され、その他の処理も図3と同様であるものとする。
【0069】
そして図3の全動作シーケンスのなかで、例えば前記バックアップデータDS4が書き込まれる命令サイクルCYN(CYXにおいて、X=N。ここで、Nは任意の自然数)を例に説明する。
【0070】
図6において、切替え制御部Baはまず、当該データDS4を書き込むまえに、設定レジスタ53Bに“1”を書き込み、書き込み中であることを表示させる((1))。
【0071】
次いで切替え制御部Baは、バックアップデータ一次保持用メモリ54BにバックアップデータDS4を書き込むとともに、ポインタ一次保持用レジスタ56Bにポインタ値Nを書き込む((2))。
【0072】
これに対して、バックアップデータ一次保持用メモリ54Bとポインタ一次保持用レジスタ56Bは、書き込みの正常性を示す応答を切替え制御部Baに対して行う((3))。この正常性応答は、上述したように、パリティチェックやアクセスタイムアウトなどに関する正常性のみを各書き込みアクセスごとに示すものであり、書き込みアクセス間の先後や順序を表示する機能は持たない。
【0073】
この正常性応答が正常でないことを示している場合には、再度、前記ステップ(2)を行い、正常であることを示している場合には、次のステップ(4)に進む。
【0074】
ステップ(4)では、切替え制御部Baが、前記設定レジスタ53Bに“0”を書き込むことで、切替え制御部Baからの書き込みが正常に終了し切替え制御部Baによる読み込みがイネーブルとなったことを表示させる。
【0075】
そして、バックアップデータ一次保持用メモリ54Bから、当該データDS4がバックアップデータメモリ55Bに転送されるとともに、ポインタ一次保持用レジスタ56Bから、前記ポインタ値Nがポインタ値レジスタ57Bに転送される((5))。当該ステップ(5)は、切替え制御部Baの制御を受けることなく、機能ブロック52が自律的に実行し得るものであってよい。
【0076】
このステップ(5)までで、当該命令サイクルCYNにおける機能ブロック52に対する処理は終わり、次のステップ(6)からは当該命令サイクルCYNにおける機能ブロック51に対する処理が行われる。
【0077】
機能ブロック51に対する処理は、機能ブロック52に対する処理と同様である。
【0078】
すなわち切替え制御部Baは、当該データDS4を書き込むまえに、設定レジスタ53Aに“1”を書き込むことにより書き込み中であることを表示させ((6))たあと、バックアップデータ一次保持用メモリ54AにバックアップデータDS4を書き込むとともに、ポインタ一次保持用レジスタ56Aに前記ポインタ値Nを書き込み((7))、バックアップデータ一次保持用メモリ54Aとポインタ一次保持用レジスタ56Aは、書き込みの正常性を示す応答を切替え制御部Baに対して行い((8))、この正常性応答が正常でないことを示している場合には、再度、前記ステップ(7)を行い、正常であることを示している場合には、次のステップ(9)に進む。
【0079】
ステップ(9)でも前記ステップ(4)と同様に、切替え制御部Baが、前記設定レジスタ53Bに“0”を書き込んで読み込みイネーブルを表示させ、最後に、バックアップデータ一次保持用メモリ54Aから、当該データDS4がバックアップデータメモリ55Aに転送されるとともに、ポインタ一次保持用レジスタ56Aから、前記ポインタ値Nがポインタ値レジスタ57Aに転送されて((10))、この1命令サイクルCYNが終了する。
【0080】
なおこのステップ(10)も、前記ステップ(5)と同様に、当該機能ブロック51が切替え制御部Baの制御を受けることなく自律的に実行できるものであってよい。
【0081】
このあと、図3の確認応答(RR)をSDH装置2Aが受信した場合にも、図6のステップ(1)〜(10)と同様な処理が行われ、同様な命令サイクルが繰り返される。
【0082】
ただしそのときステップ(2)でバックアップデータ一次保持用メモリ54Bに書き込まれるのは、確認応答(RR)を受信したことを示すデータDS5であり、ポインタ一次保持用レジスタ56Bに書き込まれるのは、N+1であるので、当該命令サイクルをCY(N+1)とする。
【0083】
したがってステップ(5)ではバックアップデータメモリ55BにデータDS5が書き込まれ、ポインタ値レジスタ57Bにはポインタ値N+1が書き込まれる。そして同じ処理が機能ブロック51に対しても行われる。
【0084】
同様に、図3の「予備セクション1a選択切替え中」(SC)に対応するバックアップデータはDSC、ポインタ値はN+2であり(命令サイクルCY(N+2))、現用セクション2a復旧処理中(S6)に対応するバックアップデータはDS6、ポインタ値はN+3である(命令サイクルCY(N+3))。したがってこれらのバックアップデータとポインタ値に対しても図6と同様な命令サイクルが繰り返され得る。
【0085】
一方、初期化直後にまず切替え制御部Baが行う必要があるのは、バックアップデータメモリ55Bまたは55Aが記憶しているバックアップデータを読み込むことである。
【0086】
その際、いずれのバックアップデータメモリから読み込むかの判定条件は次のDP1とDP2である。
【0087】
DP1:書き込み保証フラグの状態が“1”の機能ブロックのバックアップデータは取り込まない。
【0088】
DP2:ポインタ値をもとに最新のバックアップデータを記憶しているバックアップデータメモリを識別して、最新のバックアップデータを取り込む。本実施形態では、切替動作(バックアップデータの書き込みアクセス)が起きる毎にポインタ値を+1しているので、ポインタ値の大きい方を取り込む。
【0089】
DP1に関しては、本実施形態の構成上、2つの設定レジスタ53Bと53Aの状態がともに“1”になることはあり得ず、設定レジスタ53Bが“0”で設定レジスタ53Aが“1”であるか、設定レジスタ53Bおよび53Aがともに“0”であるかのどちらかである。
【0090】
判定条件DP1とDP2は単独で用いることも可能であるが、本実施形態では、DP1で設定レジスタ53Bおよび53Aがともに“0”である場合に初めてDP2を適用し、いずれのバックアップデータメモリが最新のバックアップデータを記憶しているかを識別するものとする。
【0091】
ところで、リセット信号RSが切替え制御部Baに供給(S7)されるタイミング(TS7)は、上述したように、上位装置などのSDH装置2A外部の条件に応じて決まるため、このタイミングTS7が図3に示したよりも早くなったり遅くなったりすることも起こり得る。
【0092】
切替え制御部Baが初期化されると、図6のステップ(1)〜(10)の処理は制御権の連続性を失うこととなり、当該命令サイクルCYXの進行は、当該初期化時点TS7で停止する。
【0093】
ここでは、例えば、バックアップデータDS6、ポインタ値N+3を書き込むサイクルCY(N+3)の途中に切替え制御部Baが初期化されたものとして説明を進める。
【0094】
初期化タイミングTS7が、当該命令サイクルCY(N+3)においてステップ(4)とステップ(9)の中間に位置する場合(この場合には、前記ステップ(7)の再度の書き込みを繰り返しているケースなども含まれる)、TS7の時点では、バックアップデータメモリ55Bには当該データDS6が書き込まれ、ポインタ値レジスタ57Bにはポインタ値N+3が書き込まれているのに対し、バックアップデータメモリ55Aには前記データDSCが書き込まれ、ポインタ値レジスタ57Aにはポインタ値N+2が格納されている。
【0095】
また、設定レジスタ53Bの状態は“0”であり、設定レジスタ53Aの状態は“1”である。
【0096】
このとき切替え制御部Baは、前記判定条件DP1を適用してバックアップデータメモリ55Bが記憶しているバックアップデータDS6を取り込むから、次のステップS8へ処理を進めることが可能になる。そして、機能ブロック52の状態を監視することで復旧処理が進行中であることを認識すると、対向するSDH装置2に対し、復旧待ちであることを通知する(S8)ことができる。
【0097】
また、初期化タイミングTS7が、当該命令サイクルCY(N+3)の完了後に位置する場合、TS7の時点では、設定レジスタ53Bの状態も設定レジスタ53Aの状態もともに“0”であるから、前記判定条件DP1の適用によってこれを検出した切替え制御部Baは、前記判定条件DP2を適用する。
【0098】
通常は、判定条件DP2の適用によってもポインタ値レジスタ57Bが記憶しているポインタ値もポインタ値レジスタ57Aが記憶しているポインタ値もともにN+3であるから、切替え制御部Baは2つのバックアップデータメモリ55B、55Aのどちらからバックアップデータを読み込んでもよい。
【0099】
ところが、タイミングTS7がちょうどステップ(5)と(6)の中間(あるいはステップ(4)と(6)の中間)に位置する場合などには、TS7の時点で、設定レジスタ53Bと53Aの状態がともに“0”でも、2つのバックアップデータメモリ55Bと55Aの記憶しているバックアップデータが異なる場合がある。
【0100】
この場合には、切替え制御部Baはポインタ値レジスタ57Aから読み出したポインタ値N+2(N+2よりも小さくてもよい)と、ポインタ値レジスタ57Bから読み出したポインタ値N+3とを比較して、より大きなポインタ値N+3を持つポインタ値レジスタ57Bを有する機能ブロック52内のバックアップデータメモリ55BからバックアップデータDS6を読み込むことで、最新のバックアップデータDS6に基づいて系切替え処理を正常に続行することができる。
【0101】
なお、設定レジスタ53Bと53Aがともに“0”であるのに2つのバックアップデータメモリ55Bと55Aの記憶しているバックアップデータが異なるケースとしては、障害発生などの理由でどちらかのバックアップデータメモリに対する書き込みが正常に行われていない場合(しかもそのエラーをステップ(3)などで検出できなかった場合)なども含まれ得るので、バックアップデータ55Aの記憶しているバックアップデータの方がバックアップデータ55Bの記憶しているバックアップデータよりも新しいデータとなるケースも起こり得ると考えられる。
【0102】
このような場合には、TS7の時点では、例えば、前記命令サイクルCY(N+3)が完全に終了しているので、切替え制御部Baは、前記判定条件DP1およびDP2を適用して、バックアップデータメモリ55Aが記憶している最新データDS6を読み込むことになる。
【0103】
(A−3)実施形態の効果
本実施形態によれば、切替え制御部の初期化直後にも、系切替え処理(および対向SDH装置とのハンドシェイク)を正常に続行することができる可能性が高まり、信頼性が向上する。
【0104】
(B)他の実施形態
なお、上記実施形態(図6)では、まず機能ブロック52に対する処理((1)〜(5))を行い、次に機能ブロック51に対する処理((6)〜(10))を行ったが、この順序は、逆((6)〜(10)が先で、(1)〜(5)が後)であってもよい。
【0105】
また、そのとき機能ブロック51,52が現用系であるか予備系であるかは、これらの処理の先後とは無関係としてもよいが、予備系(当該系切替え処理によって新たな現用系となる機能ブロック)を先に処理し、現用系(当該系切替え処理によって新たな予備系となる機能ブロック)を後に処理するほうが好ましいと考えられる。
【0106】
なぜなら、そもそも系切替え処理が開始された原因は、現用系(当該系切替え処理によって新たな予備系となる機能ブロック)に障害が検出されたためであるから、正常性応答(図6のステップ(3)、(8))なども含め、当該現用系の動作は全般的に信頼性が低下しているとみなしたほうが合理的であると考えられ、当該現用系より信頼性の高い前記予備系を先に処理したほうが、より新しくより正常なバックアップデータを、リセット直後の切替え制御部が読み込むことができる可能性が高まるからである。
【0107】
さらに、上記実施形態における図6の(1)〜(10)の各処理の順序は上述したものに限らない。1つのバックアップ装置に正常に書き込んだあとで次のバックアップ装置に書き込むことが本発明の特徴なので、その限りにおいて(1)〜(10)の手順を変更することも可能である。
【0108】
例えば、ハードウエア構成によっては、(4)と(5)、(9)と(10)などは同時に実行することも可能である。
【0109】
さらに、上記実施形態では、SDH装置2Aはバックアップデータメモリを内蔵する機能ブロックを備えていたが、バックアップデータメモリやポインタ値レジスタなどは、機能ブロックに外付けされるもの等であってもよい。
【0110】
また上記実施形態では、相互に系切替えされる機能ブロック(51,52)は2つであったが、3つ以上の機能ブロックのあいだで系切替えを行うようにしてもよい。
【0111】
さらに本発明は、上記実施形態における判定条件DP1だけを単独で適用する場合には、ポインタ一次保持用レジスタ(56B、56A)およびポインタ値レジスタ(57B、57A)を省略することができる。
【0112】
また、本発明は、上記実施形態における判定条件DP2だけを単独で適用する場合には、書き込み保証フラグ設定レジスタ(53B、53A)を省略することもできる。
【0113】
さらに、本発明は、SDH伝送システム以外の伝送システムにも適用することが可能である。
【0114】
すなわち、本発明は、第1の伝送装置と第2の伝送装置との間で、少なくとも第1の回線と第2の回線が並列的に接続され、前記第1の伝送装置が、第1の回線を終端する第1の回線終端回路と、第2の回線を終端する第2の回線終端回路と、第1の回線終端回路または第2の回線終端回路のいずれかを現用系とし、いずれかを予備系とする系切替え処理を実行する制御回路と、当該制御回路に接続され、前記系切替え処理の過程における第1の伝送装置と第2の伝送装置の間の通信または第1の伝送装置内の内部処理に応じて、逐次、時系列に発生する系切替え過程情報を記憶する主記憶手段とを備えた冗長伝送システムについて、広く適用することができる。
【0115】
【発明の効果】
以上に説明したように、本発明によれば、リセット処理の直後には、当該リセット処理直前の系切替え過程情報に基づいて、切れ目も重複もなく、正常に系切替え処理を続行することできる可能性が高まり、信頼性が向上する。
【図面の簡単な説明】
【図1】実施形態に係るSDH伝送システムの主要部の構成を示す概略図である。
【図2】従来のSDH伝送システムの全体構成を示す概略図である。
【図3】従来および実施形態の動作シーケンスである。
【図4】従来のSDH伝送システムの主要部の動作を示す動作説明図である。
【図5】実施形態にかかるSDH伝送システムの全体構成を示す概略図である。
【図6】実施形態に係るSDH伝送システムの主要部の動作を示す動作説明図である。
【符号の説明】
1A、2、2A…SDH装置、10、50…SDH伝送システム、19…ワーキングRAM、21,22…バックアップメモリ、41,42,51,52、Aa、Ab…機能ブロック、Ba…切替え制御部、53A、53B…書き込み保証フラグ設定レジスタ、54A、54B…バックアップデータ一次保持用メモリ、55A、55B…バックアップデータメモリ、56A、56B…ポインタ一次保持用レジスタ、57A、57B…ポインタ値レジスタ。

Claims (2)

  1. 第1の伝送装置と第2の伝送装置との間で、少なくとも第1の回線と第2の回線が並列的に接続され、
    前記第1の伝送装置が、
    第1の回線を終端する第1の回線終端回路と、第2の回線を終端する第2の回線終端回路と、第1の回線終端回路または第2の回線終端回路のいずれかを現用系とし、いずれかを予備系とする系切替え処理を実行する制御回路と、当該制御回路に接続され、前記系切替え処理の過程における第1の伝送装置と第2の伝送装置の間の通信または第1の伝送装置内の内部処理に応じて、逐次、時系列に発生する系切替え過程情報を記憶する主記憶手段とを備えた冗長伝送システムにおいて、
    前記第1の回線終端回路および第2の回線終端回路は、
    前記主記憶手段が記憶している系切替え過程情報が、前記制御回路に対するリセット処理によって失われることに備えるため、当該系切替え過程情報を、不揮発的に記憶するバックアップ記憶手段と、
    当該バックアップ記憶手段が記憶している最新の系切替え過程情報の順番を指定する順番指定情報を格納する順番記憶手段とを備え、
    前記リセット処理の直後に、第2の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報と第1の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報とが相違する場合、より遅い順番を指定する順番指定情報を格納している順番記憶手段と同じ回線終端回路内のバックアップ記憶手段の記憶内容が、より新しい系切替え過程情報であると判定し、新しい方の系切替え過程情報を、前記主記憶手段に読み込んで、リセット処理以降の系切替え処理を進行させることを特徴とする冗長伝送システム。
  2. 請求項1の冗長伝送システムにおいて、
    前記第1の回線終端回路および第2の回線終端回路は、
    前記バックアップ記憶手段が記憶する系切替え過程情報を、当該バックアップ記憶手段に先立って受け取り、一次的に記憶する過程情報一次記憶手段と、
    前記順番記憶手段が記憶する順番指定情報を、当該順番記憶手段に先立って受け取り、一次的に記憶する順番一次記憶手段と、
    当該過程情報一次記憶手段に対して系切替え過程情報が書き込まれていると共に順番一次記憶手段に対して順番指定情報が書き込まれているときには、一次書き込み状態となり、当該過程情報一次記憶手段と順番一次記憶手段に対するこれらの書き込みの正常性確認後に書き込み正常性確認状態となるフラグ手段とを備え、
    当該フラグ手段が正常性確認状態になると、前記過程情報一次記憶手段が記憶している系切替え過程情報がバックアップ記憶手段に転送されると共に順番一次記憶手段が記憶している順番指定情報が順番記憶手段に転送されることを特徴とする冗長伝送システム。
JP34416899A 1999-12-03 1999-12-03 冗長伝送システム Expired - Fee Related JP3642707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34416899A JP3642707B2 (ja) 1999-12-03 1999-12-03 冗長伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34416899A JP3642707B2 (ja) 1999-12-03 1999-12-03 冗長伝送システム

Publications (2)

Publication Number Publication Date
JP2001160793A JP2001160793A (ja) 2001-06-12
JP3642707B2 true JP3642707B2 (ja) 2005-04-27

Family

ID=18367156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34416899A Expired - Fee Related JP3642707B2 (ja) 1999-12-03 1999-12-03 冗長伝送システム

Country Status (1)

Country Link
JP (1) JP3642707B2 (ja)

Also Published As

Publication number Publication date
JP2001160793A (ja) 2001-06-12

Similar Documents

Publication Publication Date Title
US6453391B2 (en) Multiplexed computer system
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
JPH07117903B2 (ja) 障害回復方法
JPH07225686A (ja) プログラムダウンロード方式
CN110580235B (zh) 一种sas扩展器通信方法及装置
EP0333593B1 (en) A data processing system capable of fault diagnosis
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
JP3642707B2 (ja) 冗長伝送システム
JP2004054616A (ja) ファームウェア自動修復機能を有する情報処理装置
JP3025732B2 (ja) 多重化コンピュータシステムの制御方式
EP3540533A1 (en) Controller and data storage method
JP4137450B2 (ja) バックアップデータにより処理継続可能なデータ処理装置
JPH04360242A (ja) 二重化システムの系切替装置およびその方法
JPH08185329A (ja) データ処理装置
JP2693627B2 (ja) プログラマブルコントローラの二重化システム
JPH04369735A (ja) 計算機システムのバックアップ方式
JP3783560B2 (ja) 情報処理システム
JP3156673B2 (ja) 障害情報転送装置
JP3262094B2 (ja) メモリ制御装置及びメモリ制御方法
SU1734251A1 (ru) Двухканальна резервированна вычислительна система
JPH10133958A (ja) 通信装置制御回路
JP2919366B2 (ja) バス障害処理方式
JPS6213702B2 (ja)
JPH0341538A (ja) 主記憶装置
JPH11265321A (ja) 障害復旧方法、中央処理装置及び中央処理システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees