JP2919366B2 - バス障害処理方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理システム
のデータ送信側装置とデータ受信側装置間で共有される
バスの障害監視と処理を行うバス障害処理方式に関す
る。

【０００２】

【従来の技術】従来、この種のバス障害処理方式は、例
えば特開平４−３１２１４９号公報「制御バス障害処理
システム」に示されるように、制御バスに接続されたい
ずれか１つの装置に障害が発生しても、この影響で制御
バスが使用不可となる事態を回避することを目的として
いる。

【０００３】図４は、従来の制御バス障害処理システム
の一例を示したものである。このシステムには、システ
ム全体の制御を行う中央処理装置（以下、ＣＰＵと言
う）６１、この制御に必要なプログラムや各種データを
記憶するメモリ６２、および各種の入出力処理動作を行
う複数の入出力装置６３−１〜６３−ｎが設けられ、デ
ータバス６４、アドレスバス６５、および制御バス６６
により相互接続されている。このうち制御バス６６に
は、制御バスの状態を監視する監視試験装置６７および
各装置６１，６２，６３−１〜６３−ｎからのバスの使
用要求の調停整理を行うバス競合整理回路６８が接続さ
れている。また、各装置にはそれぞれ、バスとのインタ
フェース制御を行うバス制御部８１，８２，８３−１〜
８３−ｎが備えられており、監視試験回路６７と出力オ
ープン指示を行うための信号線７０、および試験指示を
行うための信号線７１によって接続されている。

【０００４】次に、動作を説明する。今、第２の入出力
装置６３−２に障害が発生した場合を想定する。この
時、例えばＣＰＵ６１が入出力装置６３−ｎにアクセス
しようとしても、入出力装置６３−２から制御バス６６
に流入するノイズの影響で応答が帰ってこないため、通
信が終了しない。監視試験回路６７は、制御バス６６の
状態を監視し、一定時間内に通信が終了しなかったこと
を検出すると、バス障害通知信号線６９を通じてバスエ
ラー情報を送信元ＣＰＵ６１とバス競合整理回路６８に
送出する。これを受けたＣＰＵ６１は、通信異常を認識
して通信を中止する一方、バス競合整理回路６８は、バ
ス使用権を監視試験回路６７に与える。

【０００５】バス使用権を獲得した監視試験回路６７
は、各装置に対して信号線７０により出力オープン指示
信号を送出し、該装置を制御バス６６と切断状態にした
あと、信号線７１により試験指示信号を送出し、切断状
態になっている装置以外の全ての装置との間で折り返し
試験を実施するという操作を順次各装置に対して行うこ
とで障害装置を特定し、この特定した装置を制御バスか
ら切断状態にした上で通信を行うことによって、ある特
定の装置で発生した障害の影響で制御バスが使用不可と
なる事態を防止している。

【０００６】

【発明が解決しようとする課題】上述した従来のシステ
ムでは、データバスあるいはアドレスバスのように、バ
スそのものに障害が発生した場合は、ある特定装置では
なく全装置に対して障害が発生しているように制御バス
から見えることになるので、障害位置を特定することが
できない。したがって、バスが使用不可となる事態が発
生する。

【０００７】本発明の目的は、データバスあるいはアド
レスバスのようなバスそのものに障害が発生した時に、
バスが使用不可となる事態を回避することのできるバス
障害処理方式を提供することににある。

【０００８】

【課題を解決するための手段】本発明のバス障害処理方
式は、データ送信側装置の送信データレジスタから送出
された送信データがバスを介してデータ受信側装置の受
信データレジスタに送られるような構成と、送信データ
レジスタの内容を退避させておく送信データ退避レジス
タと、受信データレジスタの内容を退避させておく受信
データ退避レジスタと、訂正データを送出する代替バス
と、代替バスに送出する訂正データを選択する訂正デー
タセレクタと、代替バスから訂正データを受信する訂正
データレジスタと、受信データレジスタの内容の正当性
をチェックするデータチェック回路と、バスの障害位置
を特定するバス障害位置決定回路と、それら全体を制御
する制御回路とを有する。

【０００９】バス障害が発生した時に、送信データレジ
スタと受信データレジスタの内容をそれぞれ退避させて
おき、それを比較することでバスの障害位置を決定す
る。そして、不正となった受信データレジスタの内容
を、送信データ退避レジスタのデータを訂正データとし
て使用して代替バスを介して訂正することによって、デ
ータ転送動作を正常化することができ、バスが使用不可
となるような事態を回避できる。

【００１０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１１】図１は、本発明のバス障害処理方式の第１
の実施の形態を示すブロック図である。本発明の第１の
実施の形態は、データを送信するデータ送信側装置１
と、データを受信するデータ受信側装置２と、両者を接
続するバス３と、訂正データを送出する代替バス４から
構成される。データ送信側装置１は、送信データを格納
する送信データレジスタ５と、バス障害発生時に送信デ
ータレジスタ５の内容を退避する送信データ退避レジス
タ７と、送信データ退避レジスタ７より代替バス４に送
出する訂正データを選択する訂正データセレクタ９から
構成される。データ受信側装置２は、受信データを格納
する受信データレジスタ６と、バス障害発生時に受信デ
ータレジスタ６の内容を退避する受信データ退避レジス
タ８と、代替バス４から訂正データを受信する訂正デー
タレジスタ１０と、受信データレジスタ６の内容の正当
性をチェックするデータチェック回線１１と、訂正デー
タと障害データによりバスの障害位置を特定するバス障
害位置決定回路１３と、これら各バス、各レジスタ、お
よびセレクタを制御する制御回路１２から構成されてい
る。

【００１２】次に、本発明の第１の実施の形態の動作に
ついて、図１のブロック図および図２の波形図を参照し
て説明する。データ送信側装置１の送信データレジスタ
５から送出された送信データ２０は、バス３を介してデ
ータ受信側装置２の受信データレジスタ６に送られる。
受信データレジスタ６に格納された受信データ２１は、
常にデータチェック回路１１に送られ、その内容の正当
性がチェックされる。デークチェック回路１１は、受信
データ２１のデータ幅の１／ｎ倍の長さのデータをチェ
ックできる回路をｎ個持っており、これにより、一度に
受信データ２１の全データ幅をチェックすることができ
る。また、バス３の他に代替バス４を持っている。代替
バス４のデータ幅は、受信データ２１の１／ｎ倍の長さ
にする。つまり、データチェック回路１１でチェックで
きる最小単位幅と同じである。

【００１３】ここで、バス障害によって、ある特定位置
のデータの内容に不具合が発生した場合は、データチェ
ック回路１１は、エラー検出信号２３を制御回路１２に
送る。制御回路１２は、エラー検出信号２３をトリガに
してデータを訂正しながらデータ転送動作を実施するよ
う制御する。

【００１４】以下に、データ訂正および転送動作につい
て時系列順に沿って訴細に説明する。まず第１に、訂正
データレジスタ１０に１番目のチェック単位幅のデータ
を確定させる。図２では、Ｔ１のクロック周期に対応し
ており、制御回路１２は、受信データレジスタ６のデー
タを受信データ退避レジスタ８に格納し、送信データ退
避レジスタ７に格納されているデータをホールドし、バ
スイネーブル信号２４を“１”から“０”にして（イネ
ーブル信号は、“１”でバスを有効、“０”でバスを無
効とすると定養する）、バス３を無効にし、代替バスイ
ネーブル信号２５を“０”から“１”にして代替バス４
を有効にし、訂正データセレクタ９は、１番目のチェッ
ク単位幅のデータを出力するように制御する。

【００１５】第２に、受信データレジスタ６の１番目の
データ位置に訂正データレジスタ１０に格納されている
データを確定させると同時に、訂正データレジスタ１０
に２番目のデータを確定させる。図２では、Ｔ２のクロ
ック周期に対応しており、制御回路１２は、送信データ
退避レジスタ７に格納されているデータをホールドし、
データチェック回路１１に対してデータチェック抑止信
号２６を送り、受信データ２１の内容の正当性のチェッ
クを抑止する。バスイネーブル信号２４を引き続き
“０”にしてバス３を無効にし、代替バスイネーブル信
号２５を引き続き“１”にして代替バス４を有効にし、
受信データレジスタ６の１番目のデータ位置にのみ訂正
データレジスタ１０に格納されているデータをセットす
るようにし、訂正データセレクタ９は、２番目のチェッ
ク単位幅のデータを出力するように制御する。

【００１６】第２と同様な操作を、受信データレジスタ
６の２番目からｎ番目のデータ位置について、順次、訂
正データレジスタ１０からセットすることによって、最
終的に受信データレジスタ６に、送信データ退避レジス
タ７に格納されているデータの内容を確定させる。図２
では、Ｔ２以降からＴｎ＋１のクロック周期に対応して
いる。

【００１７】第３に、受信データ退避レジスタ８に格納
されている障害データ２２と受信データレジスタ６に格
納されている受信データ２１（この場合は訂正データに
なる）の値を比較し、バス３の障害位置を特定する。図
２では、Ｔｎ＋２のクロック周期に対応しており、制御
回路１２は、バス障害位置決定回路１３に対してコンペ
ア指示信号２７を送る。ここで、バス障害位置決定回路
１３は、コンペア指示信号２７をトリガにして、障害デ
ータ２２と受信データ２１（ここでは訂正データとな
る）の値を比較して、バス３の障害位置を特定してその
履歴を残す。この時に双方のデータの内容が同じ場合
は、バス以外の部分の障害と認識し、また複数の位置に
わたって障害が検出された場合は、訂正不可能なバス障
害と認識して、以降のデータ転送動作の継続を停止す
る。また、それと同時に、バスおよびレジスタに対する
制御を通常の状態に戻す。制御回路１２は、データチェ
ック回路１１に対してデータチェック抑止信号２６を解
除し、送信データ退避レジスタ７のデータのホールドを
解除し、バスイネーブル信号２４を“０”から“１”に
してバス３を有効にし、代替バスイネーブル信号２５を
“１”から“０”にして代替バス４を有効にする。障害
位置特定後は、以下のように受信データレジスタ６に格
納されるデータの訂正を実施しながら、データ転送動作
を繰り返す。

【００１８】第４に、前述の動作によって特定された障
害位置の部分に対してのみデータの訂正を実施するため
の訂正データを訂正データレジスタ１０に確定させる。
図２ではＴｎ＋３のクロック周期に対応しており、制御
回路１２は、データチェック回路１１に対してデータチ
ェック抑止信号２６を送る。これは、バス３を介した受
信データレジスタ６に格納されるデータの内容が、ある
特定位置のバス障害によって不正であることが明らかで
あり、再度エラーを検出することで前述のようなデータ
訂正動作が繰り返されることを防ぐためである。さら
に、バスイネーブル信号２４を“１”から“０”にして
バス３を無効にし、代替バスイネーブル信号２５を
“０”から“１”にして代替バス４を有効にし、訂正デ
ータセレクタ９は、障害位置の単位幅のデータを出力す
るように制御する。

【００１９】第５に、受信データレジスタ６に訂正デー
タレジスタ１０に格納されている訂正データを確定させ
る。図２では、Ｔｎ＋４に対応しており、制御回路１２
は、バスイネーブル信号２４を引き続き“０”にしてバ
ス３を無効にし、代替バスイネーブル信号２５を引き続
き“１”にして代替バス４を有効にし、受信データレジ
スタ６に格納されているデータのうち、障害位置にの
み、訂正データレジスタ１０に格納されているデータを
訂正データとして再書き込みできるように制御する。

【００２０】第６に、バスおよびレジスタに対する制御
を通常の状態に戻す。図２では、Ｔｎ＋５に対応してお
り、制御回路１２は、データチェック回路１１に対し
て、データチェック抑止信号２６を解除し、バスイネー
ブル信号２４を“０”から“１”にしてバス３を有効に
し、代替バスイネーブル信号２５を“１”から“０”に
して代替バス４を無効にする。以降は、第４から第６の
操作を繰り返して、データの訂正と転送を行う。

【００２１】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。図３は、本発明の第２
の実施の形態を示すブロック図である。本発明の第２の
実施の形態は、データを送信するデータ送信側装置３１
と、データを受信するデータ受信側装置３２と、両者を
接続するバス３３から構成される。データ送信側装置３
１は、送信データを格納する送信データレジスタ３４
と、バス障害発生時に送信データレジスタ３４の内容を
退避する送信データ退避レジスタ３６と、バス３３に送
出するデータを選択する送信データセレクタ３７から構
成される。データ受信側装置３２は、受信データを格納
する受信データレジスタ３５と、バス３３から受信する
データを選択する受信データセレクタ３８と、受信デー
タレジスタ３５の内容の正当性をチェックするデータチ
ェック回路３９と、これら各バス、各レジスタ、および
各セレクタを制御する制御回路４０から構成されてい
る。

【００２２】次に、本発明の第２の実施の形態の動作に
ついて、図３のブロック図を参照して説明する。データ
送信側装置３１の送信データレジスク３４から送出され
た送信データ５０は、バス３３を介してデータ受信側装
置３２の受信データレジスタ３５に送られる。受信デー
タレジスタ３５に格納された受信データ５１は、常にデ
ータチェック回路３９に送られ、その内容の正当性がチ
ェックされる。

【００２３】ここで、バス障害によってある特定位置の
データの内容に不具合が発生した場合は、データチェッ
ク回路３９は、どの位置で障害が発生したのかというエ
ラー情報５２を制御回路４０に送る。制御回路４０は、
エラー情報５２をトリガにしてデータを訂正しながらデ
ータ転送動作を実施するよう制御する。

【００２４】以下に、データ訂正および転送動作につい
て説明する。まず第１に、障害の発生したバスを無効に
する。受信データ５１のうち前半／後半のどちらの部分
のデータが不正であるかをエラー情報５２より判別し、
障害の発生した半分のバスのみを無効とするように、バ
スイネーブル信号５３を制御する。

【００２５】第２に、バス３３に訂正データを送出する
よう送信データセレクタ３７を制御する。もしも、バス
障害が前半部分の時は、送信データ退避レジスタ３６の
前半部分の内容を、後半部分の時は、送信データ退避レ
ジスタ３６の後半部分の内容が、送信データセレクタ３
７の出力の前半／後半部分の両方とも出力されるよう
に、送信データセレクト信号５４を制御する。なお、送
信データセレクト信号５４は、通常時セレクタ出力の前
半部分は送信データレジスタ３４の前半部分が、セレク
タ出力の後半部分は送信データレジスタ３４の後半部分
が出力されるように制御されている。

【００２６】第３に、受信データレジスタ３５に訂正デ
ータを送出するよう受信データセレクタ３８を制御す
る。もしも、バス障害が前半部分の時は、バス３３の出
力の後半部分の内容を、後半部分の時は、バス３３の出
力の前半部分の内容が、受信データセレクタ３８の出力
の前半／後半部分の両方とも出力されるように、受信デ
ータセレクト信号５５を制御する。なお、受信データセ
レクト信号５５は、通常時セレクタ出力の前半部分はバ
ス３３の出力の前半部分が、セレクタ出力の後半部分は
バス３３の出力の後半部分が出力されるように制御され
ている。

【００２７】第４に、受信データレジスタ３５に訂正デ
ータを書き込む。受信データレジスタ３５は、前半／後
半部分のデータについて、エラー情報５２により正常で
あると判断された部分のデータをホールドし、障害であ
ると判断された部分のデータについて、受信データセレ
クタ３８の出力を訂正データとして書き込むように受信
データセット信号５６を制御する。以上の操作によっ
て、受信データレジスタ３５のデータの訂正動作は完了
する。

【００２８】第５に、制御回路４０からの各バス、各レ
ジスタおよび各セレクタに対する制御を通常の状態に戻
す。バスイネーブル信号５３、 送信データセレクト信
号５４、受信データセレクト信号５５、受信データセッ
ト信号５６を通常の状態に戻す。

【００２９】本発明の第２の実施の形態は、第１の実施
の形態の効果を、障害発生時に送信データレジスタの内
容を退避させておき、それを訂正データとして使用し、
正常なバスを介して訂正することにより実現している。
また、それに加えて、訂正データを送出する際に代替バ
スを必要としないという効果も有する。

【００３０】

【発明の効果】以上説明したように本発明は、バスその
ものに障害が発生した時に、送信データレジスタと受信
データレジスタの内容をそれぞれ退避させておき、それ
を比較することで障害位置を特定し、そして、不正とな
った受信データレジスタの内容を、送信データ退避レジ
スタのデータを訂正データとして使用して代替バスを介
して訂正することにより、データ転送動作を中断させる
ことなく継続させ、バスが使用不可となるような事態を
回避することができる。

【００３１】また、本発明は、データチェック回路で使
用するチェック回路の構成を、受信データのデーク幅の
１／ｎ倍の長さのものをｎ個備えることによって、デー
タの不正が発生するデータ幅を、全体の１／ｎ倍まで絞
り込めるため、訂正データを送出する代替バスのデータ
幅を最小限に抑えることができる。

【図面の簡単な説明】

【図１】本発明のバス障害処理方式の第１の実施の形態
を示すブロック図である。

【図２】本発明の第１の実施の形態の動作を示す波形図
である。

【図３】本発明のバス障害処理方式の第２の実施の形態
を示すブロック図である。

【図４】従来の制御バス障害処理システムの一例を示す
ブロック図である。

【符号の説明】

１，３１ データ送信側装置 ２，３２ データ受信側装置 ３，３３ バス ４ 代替バス ５，３４ 送信データレジスタ ６，３５ 受信データレジスタ ７，３６ 送信データ退避レジスタ ８ 受信データ退避レジスタ ９ 訂正データセレクタ １０ 訂正データレジスタ １１，３９ データチェック回路 １２，４０ 制御回路 １３ バス障害位置決定回路 ２Ｏ，５０ 送信データ ２１，５１ 受信データ ２２ 障害データ ２３ エラー検出信号 ２４，５３ バスイネーブル信号 ２５ 代替バスイネーブル信号 ２６ データチェック抑止信号 ２７ コンペア指示信号 ３７ 送信データセレクタ ３８ 受信データセレクタ ５２ エラー情報 ５４ 送信データセレクト信号 ５５ 受信データセレクト信号 ５６ 受信データセット信号 ６１ 中央処理装置 ６２ メモリ ６３−１〜６３−ｎ 入出力装置 ６４ データバス ６５ アドレスバス ６６ 制御バス ６７ 監視試験回路 ６８ バス競合整理回路 ６９ バス障害通知信号線 ７０，７１ 信号線 ８１，８２，８３−１〜８３−ｎ バス制御部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】データを送信するデータ送信側装置と、デ
   ータを受信するデータ受信側装置と、両者を接続するバ
   スと、訂正データを送出する代替バスとを備えるバス障
   害処理方式において、 前記データ送信側装置は、 送信データを格納する送信データレジスタと、 バス障害発生時に送信データレジスタの内容を退避する
   送信データ退避レジスタと、 送信データ退避レジスタより代替バスに送出する訂正デ
   ータを選択する訂正データセレクタとを備え、 前記データ受信側装置は、 受信データを格納する受信データレジスタと、 バス障害発生時に受信データレジスタの内容を退避する
   受信データ退避レジスタと、 前記代替バスから訂正データを受信する訂正データレジ
   スタと、 受信データレジスタの内容の正当性をチェックするデー
   タチェック回路と、 訂正データと受信データ退避レジスタに格納されている
   障害データによりバスの障害位置を特定するバス障害位
   置決定回路と、 各バス、各レジスタ、及びセレクタを制御する制御回路
   とを備え、 前記データチェック回路は、受信データのデータ幅の１
   ／ｎ倍の長さのデータをチェックできる回路をｎ個備
   え、一度に受信データの全データ幅をチェックすること
   ができることを特徴とするバス障害処理方式。
2. 【請求項２】前記代替バスのデータ幅は、前記データチ
   ェック回路でチェックできる最小単位幅と同じであるこ
   とを特徴とする請求項１記載のバス障害処理方式。