SU1734251A1 - Двухканальна резервированна вычислительна система - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в высоконадежных системах управлени , обмена и обработки данных. Цель изобретени  - повышение надежности функционировани  двухканальной резервированной вычислительной системы за счет возможности двусторонней коммутации шин данных и адресных шин с выходоё одного канала на входы другого, а также за счет разделени  функций контрол  и управлени  системой между блоками контрол  каждого из каналов . В системе реализуетс  адаптаци  структуры к возникшим отказам. До тех пор пока оба канала исправны, используетс  общее резервирование, т.е. любой канал принимает на себ  основную работу в случае отказа другого. При этом исправные блоки отказавшего канала переключаютс  на резервирование аналогичных блоков исправного канала. Двухканальна  резервированна  вычислительна  система содержит два канала и в каждом канале устройство обработки данных, узел оперативной пам ти , блок синхронизации, пульт управлени , элемент ИЛИ, блок контрол  и управлени  реконфигурацией, первый, второй и третий магистральные элементы, блок контрол  на четность и коммутатор, а блок контрол  и управлени  реконфигурацией содержит три регистра, блок пам ти, мультиплексор, ком- f мутатор, схему сравнени , узел проверки на четность, преобразователь кода, элементы задержки, ИЛИ, четыре И. 1 з.п. ф-лы, 2 табл., 4 ил. СП с VI со to ,сл

Description

Изобретение относитс  к вычислительной технике и может быть использовано в высоконадежных системах управлени , обмена и обработки данных.

Известна адаптивна  система обработки , содержаща  пам ть за вок и однотипные процессоры, каждый из которых содержит операционный блок, блок опроса, первый и второй элементы ИЛИ, блок переключени  режима, первый, второй и третий элементы И.

Недостатком данного устройства  вл етс  низка  надежность функционировани .

Наиболее близкой по технической сущности к предлагаемой  вл етс  адаптивна  система обработки данных, содержаща  блок пам ти за вок, N блоков выбора каналов , N блоков обработки, каждый из которых содержит первый и второй процессоры и блок захвата магистрали, причем выходы разрешени  адреса и данных блока пам ти

через одноименные шины входной магистрали подключены к входам разрешени , адреса и данных всех блоков выбора каналов, выход разрешени  i-го ( ...N) блока выбора каналов подключен к одноименному входу блока захвата магистрали i-ro блока обработки, выход строба блока захвата магистрали i-ro блока обработки подключен к одноименному входу первого процессора i-ro блока обработки и входу строба i-ro блока выбора канала, выходы адреса и данных которого через одноименные шины локальной магистрали подключены к входам адреса и данных первого и второго процессоров i-ro блока обработки. В каждом блоке обработки выход Разрешение первого процессора подключен к одноименному входу второго процессора, выход Запрос второго процессора подключен к входу Запрос первого процессора. Выход Запрос первого процессора через входную шину подключен к входу Запрос блока пам ти за вок. Входы-выходы данных, адреса, сигналов выдачи, сигналов приема первого процессора через одноименные шины локальной магистрали подключены к одно- именным входам-выходам второго процессора. Выход Захват блока захвата магистрали подключен к одноименному входу первого процессора, выход Ответ которого подключен к входу Захват второго процессора. Выход Запрос и вход-выход зан тости первого и второго процессоров через одноименные шины локальной магистрали подключены к входам Запрос и Зан то соответственно блока захвата магистрали. Входы задани  режима первого и второго процессоров  вл ютс  одноименными входами системы, Входы- выходы зан тости, приема, выдачи адреса и данных каждого из процессоров всех блоков обработки через одноименные шины системной магистрали соединены между собой. Выходы Запрос каждого из процессоров всех блоков обработки через одноименные шины системной магистрали соединены между собой, выход Запрос каждого из процессоров всех блоков обработки через одноименную шину системной магистрали подключен к входу Захват первого процессора первого блока обработки . В каждом блоке обработки выход Ответ первого процессора подключен к входу Захват второго процессора, выход Ответ второго процессора i-ro блока обработки подключен к входу Запрос первого процессора i-ro блока обработки. Процессор содержит первый и второй блоки буфер- ной пам ти, первый и второй приемопередатчики, первый и второй блоки

обмена, дешифратор адреса и блок выполнени  операций, входы Разрешение, Запрос , Задание режима и выходы Разрешение и Запрос которого  вл ютс  соответственно одноименными входами и выходами процессора, выходы Пуск, Адрес, Данные первого блока буферной пам ти подключены соответственно к одноименным первым входам блока выполнени 

0 операций, первый выход считывани  которого подключен к одноименному входу первого блока буферной пам ти, выход Подтверждение записи которого подключен к одноименным входам первого блока

5 обмена и первого приемопередатчика и  вл етс  первым выходом приема процессора . Выход Заполнение первого блока буферной пам ти подключен к одноименному входу первого блока обмена и  вл етс 

0 первым выходом зан тости процессора. Первые информационные входы-выходы первого приемопередатчика соединены с одноименными входами первого блока буферной пам ти и  вл ютс  первыми входа5 ми-выходами адреса и данных процессора, Первый вход-выход выдачи процессора  вл етс  одноименным входом-выходом первого приемопередатчика, вход Захват, выход Ответ и выход Запрос первого

0 блока обмена  вл ютс  одноименными первыми входами и выходами процессора.

Выход Разрешение захвата первого блока обмена подключен к одноименному первому входу блока выполнени  операций,

5 первый выход запроса захвата которого подключен к одноименному входу первого блока обмена. Первый выход Управление включением блока выполнени  операций подключен к одноименному входу первого

0 приемопередатчика, информационные входы-выходы , входы-выходы выдачи и приема которого подключены соответственно к одноименным входам-выходам второго приемопередатчика и входам-выходам блока

5 выполнени  операций, выход управлени  направлением передачи которого подключен к одноименным входам первого и второго приемопередатчиков, вход Управление включением которого подключен к одно0 именному второму выходу блока выполнени  операций, второй выход запроса захвата которого подключен к одноименному входу второго блока обмена. Выход Разрешение захвата последнего подключен к

5 одноименному второму входу блока выполнени  операций, вторые выходы считывани  и записи которого подключены к одноименным входаги второго блока буферной пам ти, выходы Заполнен, Пуск, Адрес, Данные которого подключены к

одноименным вторым входам блока выполнени  операций соответственно. Входы-выходы адреса и данных второго приемопередатчика подключены к одноименным входам второго блока буферной пам ти и  вл ютс  одноименными вторыми входами-выходами процессора. Вход-выход выдачи второго приемопередатчика  в- л етс  одноименными вторыми входами-выходами процессора. Вход-выход выдачи второго приемопередатчика  вл етс  одноименным входом-выходом процессора, Вход-выход приема второго приемопередатчика соединен с одноименным выходом второго блока буферной пам ти , входом второго блока обмена,  вл етс  вторым входом-выходом приема процессора . Вход Захват, выходы Ответ, Запрос и зан тости второго блока обмена  вл ютс  одноименными вторыми входами и выходами процессора.

Недостатком данной системы  вл етс  низка  надежность функционировани , котора  обусловлена следующим. В этой системе каждый резервируемый канал содержит два процессора, которые производ т параллельно обработку одной и той же информации. Однако в одном из процессоров может отказать блок выполнени  операций , а в другом канале - один из блоков пам ти, В результате этого оба процессора окажутс  в неработоспособном состо нии, хот  в одном из них есть исправный блок выполнени  операций, а в другом - исправный блок пам ти.

Таким образом, при по влении отказов разноименных блоков в каждом из двух процессоров блока обработки канал находитс  в режиме отказа, что существенно снижает надежность функционировани  системы в целом.

Цель изобретени  - повышение надежности системы.

Сущность изобретени  состоит в повышении надежности функционировани  системы за счет возможности двусторонней коммутации шин данных и адресных шин с выходов одного канала на входы другого, а также за счет разделени  функций контрол  и управлени  системой между блоками контрол  каждого из каналов.

В случае отказа устройства обработки данных одного из каналов устройство обработки данных другого канала работает на свой узел оперативной пам ти и на узел оперативной пам ти канала, в котором отказало устройство обработки данных. Тогда при отказе узла оперативной пам ти любого из каналов сохран етс  работоспособна  структура системы. При отказе одного из

узлов оперативной пам ти устройство обработки данных обоих каналов работает с одним узлом оперативной пам ти, причем запись информации в этот узел производит

только устройство обработки данных этого канала. Тем самым устройство обработки данных из канала, в котором отказал узел оперативной пам ти, находитс  в гор чем резерве и при отказе другого устройства

0 обработки данных сразу же включаетс  в работу, образу  работоспособную конфигурацию устройств обработки данных одного канала, пам ть - другого. По сути дела в системе реализуетс  адаптаци  структуры к

5 возникающим отказам. До тех пор, пока оба канала исправны, используетс  резервирование , при котором любой канал принимает на себ  основную работу в случае отказа другого. При этом исправные блоки отказав0 шего канала переключаютс  на резервирование аналогичных блоков исправного канала,

На фиг. 1 приведена структурна  схема системы; на фиг. 2 - функциональна  схема

5 блока 2.1 (2.2) контрол  и управлени  конфигурацией; на фиг. 3 - схема коммутатора 4.1 (4.2); на фиг. 4 - схема 12 пульта управлени  системой.

Двухканальна  резервированна  систе0 ма содержит устройства 1.1 и 1.2 обработки данных, блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией (БКУР), узлы 3,1 и 3.2 оперативной пам ти, коммутаторы 4.1 и 4.2, первые магистральные элементы 5.1 и 5.2,

5 вторые и третьи магистральные элементы 6,1, 7.1, 6.2 и 7.2, блоки 8.1 и 8.2 проверки на четность, шины 9.1 и 9.2 адресов каналов, шины 10.1 и 10.2 данных каналов, блок 11 синхронизации, пульт 12 управлени  систе0 мой, шину 13 обмена, первые двунаправленные шины 14.1 и 14.2 данных каналов, первые шины 15.1 и 15,2 адресов каналов, выходные шины 16.1 и 16.2, элемент ИЛИ 17 и его выход 18, шины 19.1 и 19.2 управл ю5 щих сигналов, управл ющий выход 20.1 (20.2) блока 2.1 (2.2) контрол  и управлени  реконфигурацией, первые шины 21.1 и 21.2 управл ющих сигналов блоков 2.1 и 2,2 контрол  и управлени  реконфигурацией, ин0 формационные входы-выходы 22.1 и 22.2 узлов 3.1 и 3,2 оперативной пам ти, адресные входы 23.1 и 23.2 узлов 3.1 и 3.2 оперативной пам ти, входы 23.1.1 и 23.2.1 записи-считывани  узлов 3.1 и 3.2 оператив5 ной пам ти, входы 23.1.2 и 23.2.2 разрешени  обращени  к узлам 3.1 и 3.2 оперативной пам ти, вторые 24.1 и 24.2 и третьи 25.1 и 25.2 адресные шины каналов, вторые 26.1 и 26.2 и третьи 27.1 и 27.2 двунаправленные шины данных каналов, информационные входы-выходы 28.1 и 28.2 каналов , информационные выходы 29.1 и 29.2 блока 2.1 и 2.2 контрол  и управлени  реконфигурацией , выходы 30.1 и 30,2 блоков

8.1и 8.2 проверки на четность, информационный 31 и синхронизирующий 32 выходы пульта 12 управлени  системой, выход 33 блока 11 синхронизации, вторые 34.1 и 34.2 шины управл ющих сигналов Б КУР 2.1 и 2.2.

Блок 2.К (,2) контрол  и управлени  реконфигурацией (фиг. 2) содержит первый 35, второй 36, третий 37 регистры, блок 38 пам ти, мультиплексор 39, коммутатор 40, элемент41 сравнени , элемент42 проверки на четность, преобразователь 43 кода, элемент ИЛ И 44, элемент 45 задержки, первый 46, второй 47, третий 48 и четвертый 49 элементы И.

Коммутатор 4. К (,2) (фиг. 3) содержит первый 50 и второй 51 магистральные элементы , первый 52, второй 53 блоки элементов И.

Пульт 12 управлени  системой (фиг. 4) содержит синхронизатор 54, наборное поле 55 с тумблерами 55.1-55.П, кнопку 56 и генератор 57 единицы. Причем одни из контактов тумблеров 55.1-55.п подключены к нулевой шине.

Устройство 1.К (,2) обработки данных в каждом канале предназначено дл  обработки данных, поступающих с шины 28.К, и выдачи результатов обработки. Устройство 1.К обработки данных содержит двунаправленную шину данных записи данных с шины 14.К в узле оперативной пам ти. На вход 34.К устройства 1.К обработки данных поступает код задачи в виде кода прерывани , необходимой дл  выполнени  в данный момент времени.

Устройство 1.К (,2) обработки данных содержит блок микропрограммного управлени , управл ющую пам ть, буферные регистры данных и адреса, АЛУ, блок проверки логических условий (схема кода условий ), блок формировани  сигналов АЛУ (блок входного переноса АЛУ), блок управлени  пам тью, блок управлени  прерывани ми , блок цепей сдвига, дешифратор команд машинного уровн , блок поразр дных операций и побайтового опроса.

Дл  синхронной работы двух каналов генератор тактовых импульсов вынесен на фиг. 1 и  вл етс  общим дл  устройств 1.1 и

1.2обработки данных. В предлагаемой системе контроль неисправности устройства обработки данных осуществл етс  программно-логически . Необходима  дл  этого тест-программа хранитс  в управл ющей пам ти. Кроме того, в управл ющей пам ти

содержатс  программы управлени  обработки данных и обработки прерываний.

Блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией предназначены дл  посто нного контрол  блоков системы и выдачи сигналов, устанавливающих работоспособную конфигурацию системы. Блок 2.К (,2) контрол  и управлени  реконфигурацией сравнивает данные, выдаваемые устройствами 1.1 и 1.2 обработки данных, и в случае их несравнени  выдает код задачи на выходе 34,К на запуск тест-программы в устройстве обработки данных. Он также производит контроль шины 15.К адреса

устройства 1.К обработки данных на четность . Кроме того, в него поступают сигналы с выходов блоков 8.1 и 8.2 проверки по модулю 2, которые контролируют работу устройств 1.1 и 1.2 обработки данных, узлов 3.1

и 3.2 оперативной пам ти. В блок 2.К контрол  и управлени  реконфигурацией поступают также сигналы об отказах устройств 1.1 и 1.2 обработки данных. Кроме того, блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией посто нно обмениваютс  между собой информацией, недостающей каждому из блоков, дл  хранени  в регистре 36 действительного состо ни  системы и выдачи на шину 21.К управл ющих сигналов, обеспечивающих работоспособную конфигурацию системы,

В блоке 38 пам ти блока 2,К контрол  и управлени  реконфигурацией содержатс  программы проверки условий работоспособности блоков системы, а также программы ввода и вывода из конфигурации системы отдельных блоков системы при их отказе и восстановлении.

Блок 2.К контрол  и управлени  реконфигурацией работает следующим образом. В начальном состо нии регистры 35, 36 и 37 обнулены. По нулевому адресу из блока 38 пам ти считываетс  нулева  информаци , за исключением одного разр да шины

микрокоманд, который управл ет работой коммутатора 40. На его выходе имеетс  единичный сигнал, который открывает коммутатор 40 дл  прохода информации с выхода регистра 35.

Работа блока 2.К контрол  и управлени  реконфигурацией начинаетс  с приходом кода задачи на вход 31. Код задачи с входа 31 сопровождаетс  импульсом на входе 32, по заднему фронту которого происходит запись кода задачи в регистр 35. По очередному синхроимпульсу с входа 33 код задачи переписываетс  в регистр 37, задава  тем самым адрес выборки начальной микрокоманды . Выбранна  микрокоманда поступаеть на выход 34.К в качестве сигнала прерывани , запуска  систему в работу.

Далее блок 2.К контрол  и управлени  реконфигурацией ведет посто нный контроль состо ни  системы. Если по вл етс  единичный сигнал на выходе элемента 41 сравнени , то блок 2.К контрол  и управлени  реконфигурацией на выход 34.К выдает команду на тест-контроль устройства Т.Коб- работки данных. Сигнал на выходе элемента ИЛИ 44 свидетельствует о том, что одно из УОД 1.1 или 1.2 выдает ложную информацию , поэтому необходимо провести тест- контролъ обоих устройств 1.1 и 1.2 обработки данных. В св зи с этим при нормальной работе системы с выхода логических условий блока 38 пам ти посто нно выдаетс  код, провер ющий выход элемента ИЛИ 44. В случае по влени  на его выходе единичного сигнала на выходе 34.К по вл етс  код, инициирующий запусктест- программы в устройствах 1.1 и 1.2 обработки данных.

В системе узлы З.К и З.М оперативной пам ти контролируютс  только проверкой выдаваемой информации на четность. Информаци , выдаваема  устройствами 1.К и 1.М обработки данных, на четность контролируетс  теми же элементами 8.К и 8.М. Поэтому сигнал 18 открывает элементы 46 и 48 только тогда, когда идет запись информации в узлы З.К и З.М оперативной пам ти, контролиру  тем самым устройство 1.К и 1 ,М обработки данных, и открывает элементы 47 и 49, когда идет выборка информации из узлов З.К и З.М оперативной пам ти, контролиру  тем самым узлы З.К и З.М оперативной пам ти.

В определенные моменты времени, когда возможно прерывание микропрограммы, на выходе разр да шины микрокоманд блока 38 пам ти по вл етс  единичный сигнал, который опрашивает регистр 35. В регистр 35 заноситс  информаци  в случае восстановлени  одного из ранее отказавших блоков или в случае изменени  режимов работы системы.

В табл. 1 показано соответствие входных и выходных сигналов преобразовател  кодов.

В первой половине табл. 1 соответствуют отказу устройства обработки данных: Д1 - 1.К; Д2 - 1.М; ДЗ - узла З.К оперативной пам ти, Д4 - узла З.М оперативной пам ти. Во второй половине табл. 1 соответствуют отключению: 21.К.1 - магистрального элемента 50 коммутатора 4,К(фиг.З); 21.К.2- магистрального элемента 5.1 коммутатора 4.К; 21.К.З - блока 52 элементов И; 21.К.4 - блока 53 элементов И, 21.К.5 соответствует

отключению магистрального элемента 6.К и подключению магистрального элемента 7.К (фиг. 1).

Элемент 45 задержки обеспечивает работу блока 2.К контрол  и управлени  реконфигурацией , после того как в системе произошли переходные процессы, св занные с изменением информации на шинах 14.К и 15.К, и контролирующие схемы про0 извели проверку сигналов на этих шинах.

Узел З.К (,2) оперативной пам ти в каждом канале предназначен дл  хранени  информации, необходимой дл  работы устройства 1, К обработки данных. Информаци 

5 в узел З.К оперативной пам ти поступает и выдаетс  на шину 22.К. По шине 23.К в узел З.К оперативной пам ти выдаетс  адрес записи или считывани  информации. Сигналами , определ ющими разрешение доступа к

0 пам ти и запись или считывание,  вл ютс  сигналы с входов 19.К.2 и 19.К.4 соответственно .

Коммутатор 4.К (,2) (фиг. 3) в каждом канале предназначен дл  коммутации вход5 ных сигналов с шин 14.К и 15.К на выходные шины 26.К, 27.К и 24.К в соответствии с управл ющими сигналами, поступающими с выхода 21.К блока 2.К контрол  и управлени  реконфигурацией. Двунаправленна 

0 шина 14.К может коммутироватьс  на шины 24.К и 25.К. Коммутатор 4.К содержит маги- - стральные элементы 50 и 51: При подаче единичного сигнала на их разрешающие входы они открыты и сигнал на Т-входе оп5 редел ет направление передачи ,информа- ции. При подаче на разрешающие входы магистральных элементов 50 и 51 нулевого сигнала они закрыты и не пропускают информацию , поступающую на их входы.

0 Магистральные элементы 5.1 и 5.2 обеспечивают двустороннюю св зь между устройствами 1.1 и 1.2 обработки данных. Эта св зь необходима при вводе одного устройства 1.1 (1.2) обработки данных в конфигура5 цию. С помощью магистральных элементов 5.1 и 5.2 с шины 13 осуществл етс  перезапись слова состо ни  с устройства 1.2 (1,1) обработки данных и устройства 1.1(1.2) обработки данных. Управл ющими сигналами дл 

0 магистральных элементов 5.1 и 5.2  вл ютс  сигналы с выходов34.1.1и34.2.1 соответственно.

Магистральные элементы 6.К и 7.К (,2) в каждом канале системы совместно с шиной 16.К образуют двунаправленный

5 коммутатор. Эти элементы обеспечивают двунаправленную св зь канала с абонентом . Управл ющим сигналом дл  магистральных элементов 6.К и 7.К  вл етс  сигнал с выхода 21.К.5 блока 2.К контрол  и управлени  реконфигурацией. Если устройство

1.К обработки данных работоспособно, то информаци  передаетс  через элемент 6.К, а если нет, то информаци  передаетс  через элемент 7.К. Направление передачи определ етс  сигналом 18с выхода элемента ИЛИ 17.

Блок 8.К (,2) проверки по модулю 2 в каждом канале предназначен дл  контрол  информации шины 22.К на четность.

Блок 11 синхронизации может быть представлен в виде генератора тактовых импульсов с фиксированным периодом следовани  сигналов.

Пульт 12 управлени  системой (фиг. 4) предназначен дл  задани  режимов рекон- фигурации системы после восстановлени  отказавших блоков, а также дл  запуска системы . С пульта 12 управлени  системой выдаетс  код начального адреса в блоки 2.1 и 2.2 контрол  и управлени  реконфигура- цией, который определ ет, какую микропрограмму необходимо выполнить дл  того, чтобы ввести в конфигурацию системы тот или иной блок. Выдача кода начального адреса с выхода пульта 12 управлени  систе- мой прив зан к импульсу с выхода 33 блока

11синхронизации,

Система работает следующим образом.

В исходном состо нии управл юща  пам тью устройств 1.1 и 1,2 обработки дан- ных содержит программы обработки данных и прерываний, а также тест-программу контрол . Все остальные блоки 1.1 и 1.2 устройства обработки данных наход тс  в исходном состо нии, предусмотренном дл  известного устройства, и готовы к работе. При включении питани  в устройства 1.2 и 1.1 обработки данных начинают поступать импульсы с выхода 33 блока 11 синхронизации . По этим импульсам устройства 1.1 и 1.2 обработки данных зацикливаютс  на проверке условий с выхода 34.1 и 34.2 соответственно . При поступлении кода операции на входы 34.1 и 34.2 устройства 1.1 и 1.2 обработки данных начинают выполн ть со- ответствующие программы.

В узлах 3.1 и 3.2 оперативной пам ти в начальном состо нии содержатс  программы обработки данных, поступающих с входов 28.1 и 28.2, служебные программы диагностики и другие программы, которые могут понадобитьс  при работе системы.

Система начинает функционировать по приходу сигнала Пуск с выхода 32 пульта

12управлени  системой. Одновременно с приходом этого сигнала на выходе 31 пульта

12 управлени  системой выставл етс  код начальной микропрограммы. Сигналы с выходов 31 и 32 пульта 12 управлени  системой поступают в блоки 2.1 и 2.2 контрол  и

управлени  реконфигурацией, где запускают устройства управлени , которые обеспечивают начало работы системы.

Запуск системы происходит следующим образом. Сначала под управлением с выхода 21.1 блока 2.1 контрол  и управлени  реконфигурацией и блока 2.2 контрол  и управлени  реконфигурацией осуществл етс  загрузка в узел 3.1 оперативной пам ти исходных данных от абонента. Информаци  из внешней среды поступает через вход 28.1 на шину 16,1. После того, как узел 3.1 оперативной пам ти загрузитс  информацией, блок 2.1 контрол  и управлени  реконфигурацией выдает код задачи загрузки в устройство 1.1 обработки данных, который производит перезапись информации из узла 3.1 оперативной пам ти в узел 3.2 оперативной пам ти. При этом необходимо, чтобы информационна  шина 22.2 и адресна  шина 23.2 узла 3.2 оперативной пам ти были подключены через коммутатор 4.1 к устройству 1.1 обработки данных. Это подключение производитс  начальным кодом с выхода пульта 12 управлени  системой. Устройство 1.1 обработки данных вызывает с узла 3.1 оперативной пам ти информацию. Затем, не мен   адреса, устройство 1.1 обработки данных выдает ту же информацию, а измен ет только сигнал Считывание на сигнал Запись. Таким образом, в узле 3.1 оперативной пам ти информаци  дублируетс , а в узле 3.2 оперативной пам ти производитс  запись информации с узла 3.1 оперативной пам ти. После того, как информаци  с узла 3.1 оперативной пам ти перезаписалась в узел 3.2 оперативной пам ти, происходит ввод в конфигурацию системы устройства 1.2 обработки данных. Дл  этого блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией на разр дах 34.1.1 и 34.2.1 соответственно устанавливают сигналы, которые обеспечивают проход информации через магистральные элементы 5.1 и 5.2 с устройства 1.1 обработки данных в устройство 2.1 обработки данных. По окончании ввода на разр дах 19.1.3 и 19.2.3 устройств 1.1 и 1.2 обработки данных соответственно по вл етс  сигнал Конец выравнивани . Эти сигналы поступают в блоки 2.1 и 2,2 контрол  и управлени  реконфигурацией и в них осуществл етс  установка рабочей конфигурации системы. В этой конфигурации устройство 1.1 обработки данных работает с узлом 3.1 оперативной пам ти, а устройство 1.2 обработки данных работает с узлом 3.2 оперативной пам ти. По обработке данных с входов 28.1 и 28.2 осуществл етс  взаимный контроль работы .

Система может работать в одном из режимов , приведенных в табл. 2.

В табл. 2 использованы следующие обозначени : + - блок работоспособен;

- - блок неработоспособен;

- в блоке зафиксирован отказ и он выводитс  из конфигурации системы;

4- - в блоке устранена неисправность и он вводитс  в конфигурацию системы;

УОД - устройство обработки данных;

УОП - узел оперативной пам ти.

Рассмотрим состо ни , в которых могут находитьс  блоки устройства 1 .К (,2) обработки данных и узлы 3,К (,2) оперативной пам ти.

В состо нии работоспособности устройство 1.К обработки данных обрабатывает данные, поступающие на его вход 14.К и выдает результаты обработки.

Узлы З.К оперативной пам ти в работоспособном , состо нии хран т данные, осуществл ют прием информации с входа 22.К и помещают ее на адрес с входа 23.К, выдают информацию на выход 22.К по адресам с входа 23.К.

В состо нии неработоспособности устройство 1.К обработки данных не обрабатывает данные, блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией должны обеспечивать блокировку поступлени  информации с выхода устройства 1.К обработки данных через коммутаторы 4.1 и 4.2 на входы узлов 3.1 и 3.2 оперативной пам ти.

В неработоспособном состо нии устройство 1 .Кобработки данных может отключатьс  от системы дл  восстановлени  работоспособности.

В неработоспособном состо нии узел З.К оперативной пам ти отключаетс  от системы . Блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией должны обеспечить, чтобы информаци  с выхода узла З.К оперативной пам ти не поступала через коммутаторы 4.1 и 4.2 на входы устройств 1.1 и 1.2 обработки данных.

В состо нии выведени  из конфигурации блок 1.К устройства обработки данных выводитс  из конфигурации после того, как по команде Тест-контроль, поступающей на его вход 34.К, на выходе 19.К.З по вл етс  единичный сигнал. Этот сигнал соответствует отрицательной реакции устройства 1.Кобработки данных по тест-контролю. После получени  указанного сигнала блоки 2.1 и 2.2 контрол  и управлени  реконфигура; цией выдают сигнал на вывод устройства 1,К обработки данных из конфигурации системы . После этого устройство 1.К обработки данных считаетс  отказавшим.

Узел З.К оперативной пам ти выводитс  из конфигурации системы при отрицательном результате контрол  на четность выдаваемой им информации, После этого блоки

2.1 и 2.2 контрол  и управлени  реконфигурацией вывод т узел З.К оперативной пам ти из конфигурации системы.

В состо нии ввода блока в конфигурацию системы происходит следующее. После

0 того, как неисправное устройство 1.К обработки данных восстановлено, оператор выдает код ввода соответствующего устройства 1 .К обработки данных в конфигурацию системы с выхода 31 пульта12управ5 лени  системой. Модифицированный код через блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией поступает в устройства 1.1 и 1.2 обработки данных соответственно. При этом в устройства 1.2 и 1.1 обработки

0 данных поступают различные коды в зависимости от того, какой блок устройства 1.1 или 1.2.обработки данных вводитс .

Блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией также выполн ют различ5 ные подпрограммы ввода, которые тем не менее должны быть одинаковой длины. После поступлени  кода ввода в устройства 1.1 и 1.2 обработки данных в них прерываетс  выполнение основной задачи и-начинает

0 выполн тьс  программа ввода устройства обработки данных в конфигурацию. Эта программа обеспечивает перезапись исходных (или промежуточных) данных и слова состо ни  устройства обработки данных с

5 исправного устройства 1 .М (,2,) обработки данных в устройство 1 .К обработки данных, которое вводитс  в конфигурацию системы. По окончании ввода на выходе 19.К.1 устройства 1.К обработки данных по0  вл етс  единичный сигнал, по которому блоки 2,1 и 2.2 контрол  и управлени  реконфигурации производ т реконфигурацию системы.

После восстановлени  работоспособно5 сти узла З.К оперативной пам ти также формируетс  код ввода узла 3.1 оперативной пам ти на выходе пульта 12 управлени  системой . Управл ет вводом узел З.К оперативной пам ти в конфигурацию системы

0 устройства 1.К обработки данных. Если же блок устройства 1. К обработки дан ных находитс  в состо нии отказа, то устройство 1 .М (,2; ) обработки данных и блоки 2,1 и 2.2 контрол  и управлени  реконфигура5 цией формируют конфигурацию ввода узла оперативной пам ти в систему.

При этой конфигурации узлы 3.1 и 3.2 оперативной пам ти подключены к одному устройству 1,К(или 1.М) обработки данных. После этого устройство 1.К (1.М) обработки

данных производит перезагрузку данных из узла З.М оперативной пам ти в узел 3.К оперативной пам ти (при этом считаетс  что на момент ввода посто нные данные занесены в узел оперативной пам ти).

Дл  этого оно последовательно опрашивает  чейки узла З.М оперативной пам ти перезаписывает их значение в свой буферный регистр, а потом, не мен   адреса , выдает на оба узла 3.К и З.М оперативной пам ти, измен   при этом сигнал считывани  на сигнал записи. Таким образом, осуществл етс  перезапись информации из узла З.М оперативной пам ти в узел 3.К оперативной пам ти. После того, как вс  заданна  область пам ти восстановитс , блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией формируют работоспособную конфигурацию системы в соответствии с наличием отказавших блоков.

Рассмотрим режимы работы системы.

Режим 1, Каждое устройство 1.1 (1.2) обработки данных работает со своим узлом 3.1(3.2) оперативной пам ти. Информаци  поступает с двунаправленной шины 28.1 (28.2) в устройство 1.1(1.2) обработки данных , где она обрабатываетс . Дл  обработки информации устройство 1.1(1.2) обработки данных использует узел 3.1(3.2) оперативной пам ти, в котором могут хранитьс  промежуточные значени , подпрограммы выполнени  задач и т.п. Обработанна  информаци  выдаетс  на ту же шину 28.1(28.2). Получаема  и выдаваема  информации провер ютс  на совпадение в блоках 2.1 и 2.2 контрол  и управлени  реконфигурацией. Разрешение на работу магистральных элементов 6.1, 7.1 и 6.2, 7.2 выдают блоки 2.1 и 2,2 контрол  и управлени  реконфигурацией соответственно.

В блоке 2.1(2.2) контрол  и управлени  реконфигурацией посто нно ведетс  анализ состо ни  системы. В каждом из блоков помимо сравнени  данных ведетс  проверка адресов, выдаваемых устройством 1.1(1.2) обработки данных по шине 15.1(15.2), и проверка данных, поступающих и выдаваемых узлами 3.1 и 3.2 оперативной пам ти, Эта проверка может происходить по различным критери м. В конкретной структуре показан случай, когда проверка данных осуществл етс  на четность.

Таким образом, в первом режиме коммутаторы 4.1 и 4.2 обеспечивают подключение устройства 1.1 обработки данных к узлу 3.1 оперативной пам ти, а УОД 1.2 - к УОП 3.2. УОД 1.1 и устройство 1.2 обработки данных работают параллельно по обработке одних и тех же данных, поступающих с двунаправленных шин 28.1 и 28.2. Устройство 1.1(1.2) обработки данных на адресной шине 15.1(15.2) задает адрес по которому происходит запись или считывание информации из узла 3.1(3.2) оперативной пам ти в

соответствии с сигналами записи или считы- вани  на управл ющих входах 23.1.1 (23.1.2), 23.1.2(23.2,2). Блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией ведут посто нный контроль состо ни  системы на

основе сравнени  данных и проверки информации (данных и адресов) на четность.

Режим 2 (3). Режим 3 аналогичен режиму 2, поэтому в дальнейшем при описании режимов работы системы аналогичные режимы будут указыватьс  в скобках.

Блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией ведут посто нный контроль состо ни  системы. При по влении сигналов отказов они производ т реконфигурацию системы.

Отказ устройства 1.1(1.2) обработки данных может быть зафиксирован двум  способами:

при несравнении данных на шинах 14.1

и 14.2;

при нечетности данных на шинах 14.1(14.2) и 22.1(22.2).

При несравнении данных в каждом из блоков 2.1 и 2.2 контрол  и управлени  реконфигурацией на выходах 34.1 и 34.2 выдаютс  начальные коды микропрограммы самотестировани  устройств 1.1 и 1,2 обработки данных. По этим кодам происходит запуск тест-программы в устройствах 1.1 и

1.2 обработки данных. Далее блоки 2,1 и 2.2 контрол  и управлени  реконфигурацией контролируют выходы 19.1 и 19.2. Если на одном из выходов по вл етс  сигнал отказа, то дальнейшее выполнение тест-программы

прекращаетс , а в системе происходит реконфигураци , узел 3.1(3.2) оперативной пам ти подключаетс  к устройству 1.2(1.1) обработки данных. Причем в узле 3.1(3.2) оперативной пам ти происходит только запись информации с устройства 1.2(1. обработки данных, считывание информации происходит с узла 3.2(3.1) оперативной пам ти .

В каждом блоке 2,1(2.2) контрол  и управлени  реконфигурацией происходит установка разр да регистра состо ни  системы соответствующего устройства 1.1(1.2) обработки данных в единицу. Если

же до окончани  тест-программы ни на одном из выходов 19.1, 19.2 не по вилс  сигнал отказа, то делаетс  вывод о том, что одно из устройств 1.1 или 1.2 обработки данных дало сбой. Реконфигурации системы в этом случае не происходит.

При нечетности аналогично описанному происходит запуск тест-программы, чтобы определить сбой или отказ произошел в устройстве обработки данных.

Режим 4 (5). Проверка узла 3.1(3.2) one- ративной пам ти осуществл етс  на четность блоком 2.1(2,2) контрол  и управлени  реконфигурацией в моменты времени, когда происходит считывание информации, о чем свидетельствует единичный сигнал на входе 19.1.2(19.2.2) блока 2.1(2.2) контрол  и управлени  реконфигурацией. При по влении сигнала нечетности, который соответствует отказу узла 3.1(3.2) оперативной пам ти, в блоке 2.1(2.2) контрол  и управлени  рекон- фигурацией формируютс  соответствующие коды запросов на прерывание на выходах 34.1 и 34.2 соответственно. Эти коды поступают в устройства 1.1 и 1.2 обработки данных , иницииру  в них начало обработки прерывани . Одновременно с этим блок 2.1(2.2) контрол  и управлени  реконфигурацией подключает устройство 1.1(1.2) обработки данных к узлу 3.2(3,1) оперативной пам ти только дл  считывани  информации. Запись информации в узел 3.2(3.1) оперативной пам ти производит устройство 1.2(1.1) обработки данных.

Режим 6 (7). В этих режимах система функционирует без одного устройства 1.1(1.2), 1.2(1.1) обработки данных и узел 3.2(3.1) оперативной пам ти работает с ним совместно, а в узел 3.1(3.2) оперативной пам ти производитс  запись текущей информации из устройства 1.2(1.1) обработки данных. Это позвол ет в случае отказа узла 3.1(3.2) оперативной пам ти перекоммутировать устройство 1.2(1.1) обработки данных на работу с узлом 3.1(3.2) оперативной пам ти, сохран   тем самым работоспособ- ную структуру системы.

Режим 8 (9). В этих режимах система функционирует без одного узла 3.1(3.2) оперативной пам ти, устройство 1.2(1.1) обработки данных в этом случае только считывает информацию с узла 3.2(3.1) оперативной пам ти.

Режим 10(11,12,13). В системе зафиксирован отказ одного из устройств 1.1 (или 1.2) обработки данных в то врем , когда узел 3,1 или 3.2 оперативной пам ти находитс  в неработоспособном состо нии. Происходит вывод неисправного устройства 1.1(1.2) обработки данных из конфигурации системы , так как это описано в режиме 2 (3).

Режим 14 (15, 16, 17). Фиксируетс  отказ одного из узлов 3.1 (или 3.2) оперативной пам ти тогда, когда в системе в отказавшем состо нии находитс  одно из устройств 1.1 (1.2) обработки данных. В этих

режимах выводитс  из конфигурации системы отказавший узел 3.1(3.2) оперативной пам ти. В исправное устройство 1.2(1.обработки данных выдаетс  код, по которому прерываетс  и начинаетс  решение задачи с полученных последних промежуточных результатов .

Режим 18(19, 20, 21), В системе имеетс  одно неработоспособное устройство 1.1(1.2) обработки данных и один работоспособный узел 3.1(3.2) оперативной пам ти. С помощью блоков 2.1 и 2.2 контрол  и управлени  реконфигурацией устанавливаетс  работоспособна  конфигураци  системы, при которой исправное устройство обработки данных работает с исправным узлом оперативной пам ти.

Режим 22 (23, 24, 25, 30, 31). Ввод в конфигурацию системы отказавшего устройства 1.1 (1.2) обработки данных после устранени  неисправности.

С пульта 12 управлени  системой выдаетс  адрес команды восстановлени  соответствующего устройства 1.1(1.2) обработки данных. Этот адрес поступает в блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией , которые в свою очередь формируют начальные адреса режима ввода устройств 1.1 и 1.2 обработки данных соответственно.

Блок 2.1 или 2.2 контрол  и управлени  реконфигурацией управл ет процессом восстановлени , подава  управл ющие сигналы на магистральные элементы 5.1, 5.2.

Блок 2.1 контрол  и управлени  реконфигурацией подает единичный сигнал на разрешающие входы магистральных элементов 5.1 и 5.2, разреша  тем самым их работу, а блок 2.2 контрол  и управлени  реконфигурацией подает либо единичный сигнал, либо нулевой сигнал, устанавлива  направление передачи информации, в зависимости от того, какое устройство 1.1(1.2) обработки данных вводитс  в конфигурацию .

Например, если необходимо восстановить устройство 1.2 обработки данных, устанавливаетс  св зь с выхода 19.1 устройства

1.1обработки данных через магистральный элемент 5.1, шину 13 и магистральный элемент 5.2 на вход 19.2, устройства 1.2, 1.1 и

1.2обработки данных начинают обмен информацией . С устройства 1.1 обработки данных переписываетс  значение слова состо ни  в устройство 1.2 обработки данных. По окончании этого процесса на выходе 19.2.1 устройства 1.2 обработки данных по вл етс  сигнал Окончание выравнивани , по которому блоки 2.1 и 2.2 контрол  и управлени  реконфигурацией прекращают выдачу управл ющих сигналов на выходах 34,1.1 и 34.2.1 и мен ют управл ющие сигналы на выходах шин 21.1 и 21.2, определ   работоспособную конфигурацию системы .

Режим 26 (27, 28, 29, 32, 33). Ввод в конфигурацию системы отказавшего узла оперативной пам ти после устранени  неисправности .

Этот режим реализуетс  аналогично режиму ввода узла оперативной пам ти в на- чале работы. Управл ет вводом в конфигурацию узла оперативной пам ти или устройство обработки данных соответствующего канала, или, если устройство обработки данных соответствующего канала находитс  в неработоспособном состо нии, исправное устройство обработки данных.

Claims (2)

1. Двухканальна  резервированна  вычислительна  система, содержаща  блок синхронизации, пульт управлени , два резервируемых канала, каждый из которых состоит из устройства обработки данных, коммутатора, первого-третьего магистральных элементов и узла оперативной пам ти, причем выход блока синхронизации подключен к синхровходам устройства обработки данных обоих резервируемых каналов, а первые информационные входы- выходы первых магистральных элементов перзого и второго резервируемых каналов объединены, а первые информационные зходы-выходы второго и третьего магистральных элементов каждого резервируемого канала  вл ютс  соответствующими информационными входами-выходами системы , отличающа с  тем, что, с целью повышени  надежности системы, в нее введен элемент ИЛИ, а в каждый резервируемый канал-блок контрол  и управле- ни  реконфигурацией и блок контрол  на четность, выход которого подключен к соответствующим входам контрол  блока контрол  и управлени  реконфигурацией обоих резервируемых каналов, выход микроко- манд блока контрол  и управлени  реконфигурацией подключен к входу управлени  устройства обработки данных своего канала и соответствующим управл ющим входам первых магистральных элементов обоих ре- зервируемых каналов, вторые входы-выходы которых соединены с первыми информационными входами-выходами устройства обработки данных, коммутатора своего канала и соответствующими инфор- мационными входами-выходами блока контрол  и управлени  реконфигурацией обоих резервируемых каналов, второй информационный вход-выход устройства обработки данных соединен с одноименным входомвыходом коммутатора и входом анализа блока контрол  и управлени  реконфигурацией своего резервируемого канала, инфор- мационный выход которого  вл етс  соответствующим информационным выходом системы, выход готовности блока контрол  и управлени  реконфигурацией подключен к одноименному входу блока контрол  и управлени  реконфигурацией другого резервируемого канала, выход реконфигурации блока контрол  и управлени  реконфигурацией соединен с первыми управл ющими входами коммутатора и второго и третьего магистральных элементов своего резервируемого канала, информационный и синхронизирующий выходы пульта управлени  синхронизацией подключены к входам задани  режима и первым входам синхронизации блоков контрол  и управлени  реконфигурацией обоих резервируемых каналов, вторые входы синхронизации которых и вход синхронизации пульта управлени  синхронизацией подключены к выходу блока синхронизации, выход элемента ИЛИ подключен к вторым управл ющим входам второго и третьего магистральных элементов и входам строба блока контрол  и управлени  реконфигурацией коммутаторов обоих резервируемых каналов, выход управлени  блока обработки данных каждого резервируемого канала подключен к входам управлени  коммутаторов своего канала и блоков контрол  и управлени  реконфигурацией обоих резервируемых каналов, первые и вторые входы-выходы коммутаторов которых подключены к информационным входам-выходам узла оперативной пам ти и блока контрол  на четность одноименных резервируемых каналов, а первые и вторые управл ющие выходы коммутаторов обоих резервируемых каналов подключены к адресным и управл ющим входам узлов оперативной пам ти соответствующих резервируемых каналов, управл ющие входы записи-считывани  которых подключены к входам элемента ИЛИ и одноименным выходам коммутаторов соответствующих резервируемых каналов.

2. Система поп.1, отличающа  - с   тем, что блок контрол  и управлени  реконфигурацией содержит первый-третий регистры, узел контрол , мультиплексор, коммутатор, схему сравнени , узел проверки на четность, узел задани  реконфигурации , элемент ИЛИ, элемент задержки и первый-четвертый элементы И, первые входы которых подключены к входу строба блока , первый и второй входы контрол  которого подключены к вторым входам первого и второго, третьего и четвертого элементов И соответственно, вход задани  режима и первый вход синхронизации блока подключены соответственно к информационному и синхровходам первого регистра, выход которого соединен с первым информационным входом коммутатора, второй вход синхронизации блока через элемент задержки подключен к синхровходам второго и третьего регистров и третьим входам первого-четвертого элементов И, входы первого и второго информационных входов- выходов блока подключены соответственно к первому и второму информационным входам схемы сравнени , выход которой подключен к первому входу элемента ИЛИ, выход коммутатора подключен к информационному входу третьего регистра, выход которого соединен с адресным входом узла контрол , выход микрокоманд которого  вл етс  одноименным выходом блока и подключен к информационному входу второго регистра, а младший разр д выхода микрокоманд узла контрол  подсоединен к управл ющему входу коммутатора, второй информационный вход которого соединен с адресным выходом узла контрол , один из разр дов которого подключен к первому информационному входу мультиплексора, выход которого подключен к одному из разр дов второго информационного входа коммутатора , адресный вход мультиплексора соединен с одноименным выходом узла контрол , выход элемента ИЛИ подключен к второму информационному входу мультиплексора , третий и четвертый информационные входы которого подключены к младшим разр дам первого и второго входов управлени  блока соответственно, старшие разр ды которых подключены к второму и третьему входам элемента ИЛИ, четвертый вход которого  вл етс  входом готовности блока, п тый и шестой входы

элемента ИЛИ подключены к выходам первого и третьего элементов И, а седьмой вход - к выходу узла проверки на четность, информационный вход которого подключен к входу анализа блока, а выход  вл етс  выходом готовности блока, выходы второго и четвертого элементов И подключены к установочным входам второго регистра, выход которого  вл етс  информационным выходом блока и подключен к п тому информационному входу мультиплексора и информационному входу узла реконфигурации , выход которого  вл етс  выходом реконфигурации блока.

30

Таблица 1

Таблица 2

Продолжение табл.2,

fflut. Лист О

fflut.i (Лист О

Блок контрол  и управлени  реконфигурацией

и (« .И

J

.J

L П J...L J

IПульт jfnpaBiiwffl системой 2

J...L J

155.2|55.n

U

57

I X F