SU783795A2 - Процессор - Google Patents

Description

(54)-ПРОЦЕССОР

1

Устройство относитс  к области вычислительной техники, может быть использовано при проектировании электронных цифровых вычислительных машин и  вл етс  усовершенствованием известного устройства по авт. св. № 526900.

В основном изобретении по авт.св. № 526900 описан процессор 1 содержащий распределитель импульсов, регистр микрокоманды, блоки формировани  приемов и выдач,клавишный регистр , клавишный регистр информации, регистр адреса запоминающего устройства , регистр сигналов обмена с оперативным запоминаисщим устройством , регистр индикации и блок регистров общего назначени  . При этом все регистры подключены к межрегистровой магистрали, к которой подключены блоки формировани  приемов и выдач, которые соединены с регистром микрокоманд.

Целью изобретени   вл етс  повышение достоверности функционировани  процессора.

Дл  достижени  указанной цели в устройство по авт. св. 526900 введены регистр ошибок, регистр контрольных кодов, формирователь сигнала ошибки, элемент И, элемент ИЛИ и блок прерываний, выход которого соединен с входом блок|1 микропрограммного управлени . Входы регистра

5 контрольных кодов подключены к выходам блока микропрограммного управлени , а выходы регистра контрольных кодов - к межрегистровой магистрали, к которой подключен формирователь

0 сигнала ошибки, выходом соединенный с первым входом элемента И, второй вход которого св зан с выходом элемента ИЛИ, подключенного своими входами к выходам блока формировани 

15 приемов. При этом выход элемента И соединен с входом блока прерываний и с входом разрешени  записи регистра ошибок, информационные входы которого подключены к выходам блока формировани  вьщач, а выходы регистра ошибок подсоединены к межрегистровой магистрали.

Структурна  схема процессора представлена на фиг.1.

25 Процессор содержит межрегистровую магистраль 1, регистр 2 индикации, клавишный регистр 3 информации,распределитель 4 импульсов, блок 5 микропрограммного управлени , блок 6

30 прерываний, регистр 7 микрокоманд. элемент И 8, элемент ИЛИ 9, регистр 10 ошибок, регистр 11 контрольных кодов, формирователь 12 сигнала ошиб ки,, блоки 13 и 14 формировани  выдач и приемов соответственно, которые имеют одинаковую внутреннюю структуру и состо т, например, каждый из входной сборки, деитфратора, элементов пам ти. В |.а естве формировател  12 сигнала сшибки может быть пpи / eнeнa схема свертки информации по некоторому модулю. Контроль за отсутствием сбоев в работе блоков процессора осуществл е с  в момент передачи информации по межрегистровой магистрали 1. Пусть, например, необходимо переслать инфор мадию по межрегистровой м агистрали из регистра i в регистр j , Дл  этого на входы блоков формировани  вырЛч и приемов из регистра 7 микрокоманд или из регистра 3 поступают коды, соответствующие номерам подклю чаемых регистров. С выхода блока 13 Формировани  вьздач на. вход регистра приходит сигнал, разрешающий считывание данного-регистра в межрегистровую магистраль, одновременно код, соответствующий номеру регистра, поступает на вход регистра 10 ошибок ПО магистрали 1 информаци  поступает на вход регистра j, а также в формирователь 12 сигнала ошибки. Сигнал записи (фиг„2рб), формируе мйй блоком 14 формировани  приемов, запаздывает по отношению сигнала счи тывани  (фиг. 2,а) на врем  At, достаточное дл  осуществлени  контрол  информации формирователем 12 сигнала ошибки. С соответствующего выхода блока 14 сигнал записи поступает на вкоД записи регистра j и через элемент J-UIH 9 на вход элемента И 8, где осуществл ет опрос сбо  информации Если сигнал сбо  на выходе формировател  12 отсутствует, то это свидетельствует о том, что на вход регистра j поступила достоверна  информаци . Далее осуществл етс  запись в регистр j, сигнал прерывани  на выходе элемента И 8 не формируетс  и запись в регистр 10 ошибок не происходит. Контроль отсутстви  сбоев при про хозкдении информации через входные и выходные цепи регистра j, а также отсутствие искажени  информации при ее хранении и обработке в регистре j будет осуществлен при последующем считывании информации из этого регис ра. Если при пересылке информации по межрегистровой магистрали формирова телам 12 сигнала ошибки зафиксирова сбой, сигнал ошн&ки поступает на пер вый вход цемента И 8. С соответств щего выхода блока 14 сигнал подаетс ка вход регистра j г где осуществл е зи запись информации. Одновременно тот сигнал поступает на вход элемента ИЛИ 9 и далее на второй вход элемента И 8. С выхода элемента И 8 сигнал сбо  проходит на вход записи регистра 10 ошибок и осуществл ет запись в этот регистр кода, соответствующего номеру регистра i, передавшего сбившуюс  информацию по межрегистровой магистрали. Одновременно сигнал сбо  с выхода элемента И 8 поступает в блок б прерываний, далее в блок 5 MHKponporpafvsr-iHoro 5правлени  и процессор переключател  на микропрограмму обработки сбо . Микропрограмма обработки сбо  начинаетс  с диагностировани  характера ошибки {сбой или отказ), дл  этоVo используетс  микропрограмма, организующа  повторное выполнение команды (или группы команд), В случае сбо  при повторном выполнении команды (или группы команд) процессор переключаетс  на кмкропрограмму диагностировани  и локализации неисправности, алгоритм который представлен на фиг,3. Эта микропрограмма включает следующие действи ; диагностирование межрегистровой магистрали на отсутствие короткого замыкани  информационных разр дов на О или 1 ; диагностирование роботоспособности регистра командных слов диагностирование; произвольного регистра, подключенного к межрегистровой магистрали, с целью локализации неисправности; вывод на индикап,ию или на. печать результатов диагностировани „ Диагностирование мехфегистровой магистрали на отсутствие короткогозамыкани  в одном из информаш онных разр дов осуществл етс  путем последовательного считывани  в магистраль со специального пол  микрокомагвды через регистр 11 контрольных кодов f имеющих вид 111,,, и 000 ... О , Дл  опроса формировател  12. сигнала ошибки блок 14 формирует сигнал записи в регистр шщикац;- и„ Если при считывании первого коН трольного кода, например, состо одего из всех едини-ц будет обнаружен сбой, то контрольныг1 код, состо щ,ий из всех нулей, не считываетс . При считывании контрольного кода в магистраль сигнал записи в регистр индикации производит опрос сбо  по цепи: один из выхо.цов блока 14, элемент ИЛИ 9, вход элемента И 8. Предположим что Один из разр дов межрегистровой магистрали 1 неисправен и равен посто нно логическому О, тогда при считывании в магистраль контрольного кода 111 „ oi формирователь 12 сигнала ошибки фиксирует сбой. По сигналу с выхода элемента И 8 в регистр 10 оюибок записываетс  код, соответствующий номеру регистра 11 контрольных кодов, что и служит признаком неисправности межрегистровой магистрали. Кроме того, при считьшаний контрольного кода .111...1 из регистра 11 контрольных кодов в межрегистровую магистрал 1 в регистр индикации записываетс  контрольный код, имеющий, например, вид 1011...1. Наличие в контрольном коде нул  свидетельствует о неисправности второго информационного разр да межрегистровой магистрали.

Микропрограмма диагностировани  клавишного регистра 3 информации аналогична описанной микропрограмме диагностировани  межрегистровой магистрали 1 и включает запись диагностичных контрольных кодов из регистра 11 контрольных кодов в регистр 3, считывание контрольных кодов из клавишного регистра информации по межрегистровой магистрали в регистр 2 индикации

При неисправности клавишного регистра 3 информации после завершени  диагностировани  в регистре 10 ошибок будет хранитьс  код, соответствующий номеру клавишного регистра информации .

Дл  того, чтобы использовать одну общую микропрограмму дл  диагностировани  и локализации неисправности во всех остальных регистрах, подключенных к межрегистровой магистрали, из регистра ошибок в клавишный регистр информации пересылаетс  код, соответствующий номеру неисправного регистра Локализаци  неисправности, как и в предыдущих случа х, производитс  с помощью кодов, состо щих из всех нулей и из всех единиц. Подключение регистра 11 контрольных кодов к меж регистровой магистрали осуществл етс  микропрограммно, а неисправный контролируемый регистр подключаетс  к межрегистровой магистрали с помощью крда, поступающего на входы блоков формировани  приемов и выдач из клавишного регистра 3 информации.

Как и в предыдущих случа х, в контролируемый регистр записываетс  контрольный код. в момент считывани  контрольного кода из провер емого регистра в межрегистровую магистраль формирователь 12 сигнала ошибки провер ет считанный код на наличие сбо  и, если сбой обнаружен, в регистре 10 ошибок фиксируетс  код номера сбившегос  регистра, в регистре 2 индикации фиксируетс  сбившийс  разр д .

Claims (1)

1. Авторское свидетельство СССР 526900, кл. G 06 F 15/00, 1974

5 ( прототип).