JPS5836365B2

JPS5836365B2 - インタ−フエ−スソウチ

Info

Publication number: JPS5836365B2
Application number: JP50054323A
Authority: JP
Inventors: ロールダルマソジネツト
Original assignee: ANTERUNASHONARU PUURU RANFUORUMATEIKU SEE I I HANIIUERUBURU CO
Current assignee: ANTERUNASHONARU PUURU RANFUORUMATEIKU SEE I I HANIIUERUBURU CO
Priority date: 1974-05-08
Filing date: 1975-05-08
Publication date: 1983-08-09
Also published as: US3999053A; FR2270642A1; JPS50153832A; GB1500818A; FR2270642B1

Description

【発明の詳細な説明】この発明は、データ処理装置を自動診断装置に結合する
ためのインターフェース装置に関する。

データ処理装置の回路は普通かなり複雑である。

このような処理装置に故障があった場合、手動または半
自動手段で行なわれる診断は、長い時間および大きな労
力を要する。

したがって、昨今では、自動的検査および診断方法に頼
る方式が益々多くなっている。

このような自動診断方法は、主として、検査しようとす
る処理装置を診断するために特別にプログラムが組まれ
た計算機で実施されている。

このようなプログラムが実行される時には、処理装置を
診断用計算機に結合するインターフェースを介して問題
の処理装置に試験データが送られ、そしてこの試験から
得られたデータは、一般に同じインターフェースを介し
て処理装置から診断計算機に伝送されている。

被験装置から診断装置に伝送されるデータの中で、故障
徴候を表わす項目は、試験データが最初に書込まれた処
理装置の部分に関する（実行されているプログラム内に
含まれている）アドレスによって識別される。

診断される処理装置を診断装置に結合するインターフェ
ースは、チャンネルにまとめられた多数の信号伝送線路
を有している。

これ等の線路を介して伝送される信号は、診断装置と診
断を受ける処理装置間で交換される情報を表わすと共に
、これ等交換を行なうための命令信号をも含んでいる。

診断されている装置は一般に、それに結合されている診
断装置と同期動作しないので、上記のような伝送線路を
介して処理装置と診断装置との間に交信を設定するため
には、適応化装置が必要とされる。

公知の診断方式においては、該適応化装置は、被験装置
の状態を表わす信号が、該適応化装置および線路を介し
て外部の診断装置に伝送される以前に通される保守パネ
ルもしくはコンソールによって診断が行なわれるように
設計されている。

このような適応化装置では、処理装置が動作していない
時しか検査および診断を行なうことができず、しかも処
理装置内の故障個所の検出が遅れたり、或いはまた処理
装置と診断装置との間に回路を挿入することから生ずる
別の誤り源によって診断に誤謬が生ずることさえあり得
る。

制限された数の結合チャンネルを用いて、診断装置と診
断を受ける装置との間のデータ交換を可能にするインタ
ーフェースも開発されている。

しかしながら、このようなインターフェースは、線路を
介してのデータ交換を制御する信号を発生するための手
段を有しており、そしてこの制御信号発生手段は診断装
置および処理装置の入・出力回路間に分割されて設けら
れているため、処理装置内のこのような追加の回路が、
該装置内の故障の検出過程を遅延させる追加の誤り源と
なる可能性がある。

よって、本発明の１つの目的は、データ処理装置の動作
中に、診断を迅速に行なうことを可能にすることに在る
。

本発明の他の目的は、最小限度の検査回路しか必要とし
ないデータ処理装置用の信頼性の高い診断方式を提供す
ることにある。

本発明によれば、データ処理装置および自動診断装置に
接続されて、該診断装置が、データ処理装置に対しデー
タ書込みおよびデータ読出しを並びにこのデータを文字
毎に処理する一連の動作により、データ処理装置の診断
を行なうことを可能にする信号伝送線路群を含み、デー
タ処理装置を自動診断装置に結合するためのインターフ
ェース装置において、該伝送線路群が診断装置により処理装置に書込まれる、または該処理装
置から読出されるデータの各文字毎の２方向伝送のため
の線路でしかも１つのデータ文字を形成するビット数に
等しい数の線路から或る第１の線路群と、上記線路により伝送されるデータが自動診断装置により
処理装置に書込まれる、または該処理装置から読出され
るアドレスを該診断装置からの逐次的に単方向伝送する
ための線路で、しかも１つのアドレス文字を形成するビ
ット数に等しい数の線路から成る第２の線路群と、上記２つの線路を介して実行される情報の交換を制御す
るための第３の線路群で、しかもａ）上記２つの線路群
により伝送されるアドレスおよびデータ語と関連するパ
リテイ信号を伝送するための２方向伝送線路、ｂ）上記３つの線路を介して実行される情報の交換を制
御するための信号を上記診断装置から伝送するための単
方向伝送線路の集合、およびＣ）上記処理装置内に生起
する非同期事象を報知する処理装置からの信号を伝送す
るための単方向伝送線路から成る第３線路群とを備え更に読出しおよび書込み動
作中前記データ処理装置と自動診断装置との間で交換さ
れるデータを一時記憶するためにその入力および出力に
より線路ＤＥＬに接続されるメモリ要素の集合からなる
回路ＭＥＬと、線路ＡＥＬにより指定され回路ＭＥＬ内
のアドレスでデータを前記処理装置に或は処理装置から
読出され或は書込まれるように線路ＡＦＬに接続される
アドレス指定回路ＡＤとを備えたインターフェース装置
が提供される。

本装置の他の目的および特徴は、図面を参照し非限定的
な例としてなされる以下の詳細な説明から一層明白にな
ろう。

第１図を参照するに、本発明による結合インターフェー
ス装置は、線路ＤＥＬおよびＡＥＬの２つの群、■群の
線路ＰＡＲ，ＥＬ，ＳＹＮ，ＯＰＥＲ，ＤＩＡＧ、線路
ＥＶＥＮならびニコレ等全べての線路により伝送される
信号のための入・出力回路ＣＥＳから構成される。

回路ＣＥＳはデータ処理手段ＵＤをも含む装置内に備え
られており、そして該データ処理装置は全べて、自動診
断装置ＳＤと交換されるデータを上記人・出力回路ＣＥ
Ｓに伝送したり或いは後者から受けるように該回路ＣＥ
Ｓに接続されている。

回路ＣＥＳは、線路ＤＥＣを介して書込まれそして線路
ＤＬＥを介して読出され線路ＤＥＬにより伝送されるデ
ータの一時記憶のための回路ＭＥＬを有する。

データは、線路ＥＬによって伝送される信号の性質に依
存して、各々線路ＤＬＥまたはＤＥＣを介し読出された
り或いはまた書込まれる。

上記信号は、信号ＶＥによって書込み動作を万能にし、
また信号ＶＬによって読出し動作を万能にするものであ
る。

回路ＭＥＬは、第１図には示していないメモリ要素の集
合から成るもので、そのメモリもしくは記憶要素の各々
はアドレス指定回路ＡＤにより選択される。

該アドレス指定回路ＡＤの出力は回路ＭＥＬに接続され
、その入力は線路群ＡＦＬに接続されている。

このようにして回路ＭＥＬ内の各メモリ要素は、信号Ｖ
ＥまたはＶＬにより可能にされる動作中、そこにデータ
の１単位（ビット）を書込まれをり、或いはまた読出さ
れたりすることができる。

この場合、関連のメモリ要素は、回路ＡＤが線路ＡＦＬ
から適当なアドレス信号を受けることにより該回路ＡＤ
によって選択される。

データ処理装置内で、データが流れる種々な回路には、
処理過程中データが変更しないことを検査するためのモ
ニタが備えられている。

このような検査は一般にハリテイ（またはインバリテイ
）符号をチェックするモニタによって行なわれる。

この場合、１つのパリテイ（またはインパリテイ）符号
は、１つの回路から他の回路に転送されるべきデータの
１項目を表わすビットの各組合せと相関される。

第１図において、線路ＰＡＲは、線路ＡＦＬまたはＤＥ
Ｌを介し伝送されるアドレスまたはデータ文字に関連す
る各パリテイ（またはインハリテイ）符号信号の転送を
可能にする。

読出された各データ項目のためのパリテイ（またはイン
バリテイ）符号信号は線路ＰＡＬを径て線路ＰＡＲに伝
送され、他方、書込まれる各アドレスおよびデータ項目
のための信号は線路ＰＡＲから線路ＰＡＥによって受け
られる。

線路ＤＥＬから受けたデータは、線路ＳＹＮからの信号
が現われる都度、線路ＤＥＣを径で回路ＭＥＬに書込ま
れる。

線路ＤＥＬから受けられる信号は、線路ＥＬおよびＳＹ
Ｎ各々によって与えられる高いレベル信号で作動される
２つの転送回路１１および１２により回路ＭＥＬに書込
まれる。

回路１１および１２は、例えば、信号ＶＥおよび線路Ｓ
ＹＮからの高レベル信号が存在する時に、線路ＤＥＣ上
の信号を通過させるアンド・ゲートから構成される。

回路ＭＥＬにより線路ＤＥＬを介して伝送されるデータ
は、線路ＥＬからの低レベル信号で作動される転送回路
２１Ｋよって読出される。

回路２１は、例えば、信号ＶＬが存在する時に線路ＤＬ
Ｅ上の信号を通過させるアンド・ゲートから構威するこ
とができる。

線路ＥＬおよびＳＹＮを介して伝送されて来る高レベル
信号の回路１１および１２による受信ならびに低レベル
信号ＥＬの回路２１による受信は、線路ＥＬと回路２１
との間に在るインバータ■１によって可能にされる。

線路ＰＡＥを介して伝送されるパリテイ（またはインパ
リテイ）符号信号を利用して、書込み動作中線路ＡＦＬ
およびＤＥＬを介して伝送されて来るアドレスおよびデ
ータは、入力２，３．４が線路ＡＦＬ、ＤＥＬ，Ｐ
ＡＲ各々に接続されている回路ＣＥ内で検査される。

データまたはアドレス文字が誤まっている場合には回路
ＣＥはその出力に誤り信号ＥＲを発生する。

回路ＣＥＳはまた、ＵＤのような装置を有する処理装置
内に起る非同期事象を報知するための回路ＮＥを備えて
いる。

書込み動作中回路ＣＥによって誤りが検出された場合に
は、線路ＥＶＥＮに接続された出力を有する回路ＮＥが
、非同期事象信号によってその誤りを診断装置ＳＤに報
知する。

線路ＤＩＡＧを介して装置の処埋ユニツ｝ＵＤに達つす
る各信号は該処理装置をして、本発明の対象であるイン
ターフェース装置を介しならびに該処理装置自身の適当
な手段を介して、診断装置ＳＤに接続せしめる。

処理装置が診断装置ＳＤに接続されたならば自動的に装
置は診断モードに入り、そして診断装置に対し診断モー
ドに切換ったことを表示するために、線路ＤＤＩＡＧを
介して信号が伝送される。

該線路は回路ＮＥの第２の入力に接続されており回路Ｎ
Ｅをして線路ＥＶＥＮに信号を発生せしめる。

線路ＤＩＡＣの信号の受信の結果として診断モードに切
換った処理装置に対し、診断装置ＳＤは、書込み動作中
回路ＭＥＬに記憶されたデータによって実行すべき動作
を告げる。

少なくともＩつの書込み動作の終時に、実行すべき全べ
ての指令が集められたならば、処理装置は、診断装置Ｓ
Ｄから線路ＯＰＥＲを経て送られそして回路ＣＥＳによ
り処理ユニツ｝ＵＤに与えられる信号形態で、上記指令
を実施すべき命令を受ける。

診断装置により与えられた指令が処理装置によって実施
された時には、該装置は線路ＦＯＰＥＲを介し伝送され
る信号で以ってこのことを表示する。

該線路は回路ＮＥの第３の入力に接続されており、この
回路は上記信号に応答して線路ＥＶＥＮに信号を発生す
る。

診断装置ＳＤおよび処理装置のユニツ｝ＵＤ間で交換さ
れた全べての信号は、回路ＭＥＬおよび処理ユニツ｝Ｕ
Ｄ間に位置する線路ＤＥＮおよびＤＳＯを介して該処理
ユニツ｝ＵＤに書込まれたり、またはそこから読出され
る。

（第１図に示す処理ユニツ｝ＵＤを有するような）装置
が線路ＤＩＡＧ上の高レベル信号の出現に続いて診断モ
ードに入った時には、この装置からのデータの読出しま
たは書込み動作は、第２図に示す信号によって惹起され
る。

高レベル信号が線路ＥＬを介して伝送されると、回路Ｍ
ＥＬのデータを書込むべきメモリ要素のアドレス指定信
号ならびに該要素に書込むべきデータを表わす信号が、
各々線路ＡＥＬおよびＤＥＬを介して診断装置から伝送
される。

遅延時間ｔ８後、診断装置は線路ＳＹＮに長さｔｄの信
号を発生する。

線路ＳＹＮ上の信号が低レベルになった後の時間ｔ，に
おいて、線路ＥＬには低レベル信号が伝送され、他方線
路ＡＦＬには読出し動作を惹起するための新しい信号が
現れる。

線路ＥＬで伝送される信号のレベル切換後の時間ｔｃで
装置は線路ＤＥＬに信号を発生し、そしてパリテイ信号
が線路ＰＡＲに伝送される。

．このパリテイ信号伝送後の時間ｔ，で、診断装置は線
路ＤＥＬおよびＰＡＲ上の信号を読取る。

診断装置がこの読取り動作を行なうのに要する時間ｔ２
後に、例えば線路ＥＬで伝送されている信号のレベルを
切換えて、新しい書込み動作を行なうことができる。

第３図には、動作を行なうべき命令が診断装置により、
本発明によるインターフェース装置を介してそこに接続
されている処理装置に与えた場合、診断装置が読取りお
よび書込み動作を行なうのに利用する信号が示されてい
る。

第２図に示したような信号によって書込み動作が実施さ
れたならば、回路ＭＥＬ（第１図参照）内に記録されて
いるデータの中から、処理装置が上記のような動作を行
なうことができる指令が見つけ出される。

診断装置が読取り動作を行なうことができる線路ＥＬ上
の信号が低レベル状態になった後の時間ｔ，において、
長さ１．０信号が診断装置により線路ＯＰＥＲに伝送さ
れ、処理装置に対して、回路ＭＥＬに先に書込まれてい
る動作を行うよう命令が与えられる。

上記動作が完了すると、その結果が時間ｔＬＺ後に処理
装置によって報知され、該時間の終時に線路ＥＶＥＮに
信号が伝送される。

線路ＥＶＥＮを介して伝送される信号は、時間ｔ，中に
診断装置によって受信される。

線路ＥＶＥＮ上の信号が受信された後の時間ｔ１におい
て、診断装置は、期間ｔ２中に線路ＤＥＬおよびＰＡＲ
の信号を読取り、該期間の終時には、線路ＥＬを介して
伝送される信号を高レベル状態にセットすることにより
新しい書込み動作を実施することができる。

第１図の回路ＣＥＳのｌ具体例が第４図に示されている
。

第４図に唯１つのメモリ要素Ｒｉｊが示されているメモ
リ回路ＭＥＬは、該メモリ要素Ｒｉｊと同一の１群のメ
モリ要素から構成され、これ等メモリ要素は、ｎ−１個
の行１、２、・・・ｊ・・・ｎ−１およびｍ個の例０、
■、・・・ｉ、・・・ｍ−１に配列されており、そして
要素Ｒｉｊは行ｊで列ｉの個所に位置している。

これ等メモリ要素から個々の要素を選択するためのアド
レス指定回路ＡＤは、線路ＡＦＬに接続された入力およ
び回路ＭＥＬ内の要素の行１、・・・ｊ、・・・ｎ−１
に接続された出力を有する行セレクタ回路を備えている
。

また、この回路ＡＤは線路ＤＥＬに接続された入力およ
び回路ＭＥＬ内のメモリ要素の列１、・・・ｉ・・・ｍ
−１に接続された出力を有する列セレクタをも備えてい
る。

斯様にして、線路ＡＦＬにより行セレクタ回路ＳＬに任
意のアドレス信号が与えられると、その結果として、線
路Ｌｊを介し行ｊに接続されている回路ＡＤの出力から
信号が発生され、そしてデータの任意項目が線路ＤＥＬ
を経て列セレクタ回路ＳＣに伝送されると、線路Ｃｉに
より列ｉに接続されている回路ＡＤの出力から信号が発
生される。

要素Ｒｉｊは、回路ＭＥＬ内に設けられそして該要素と
関連しているアンド・ゲートを介して選択される。

該アンド・ゲートの２つの入力は各々線路ＬｊおよびＣ
ｉを介して回路ＡＤの出力に接続されていることは理解
されよう。

第４図のモニタ回路ＣＥはパリテイ符号発生器ＧＰおよ
び比較器ＣＰから構成され、該比較器の出力は、非同期
事象報知回路ＮＥの１つの入力に接続されている。

パリテイ符号発生器ＧＰの入力２および３は各々線路Ａ
ＥＬおよびＤＥＬに接続されており、そしてその出力は
比較器ＣＰに接続されている。

該比較器の他の入力は、線路ＰＡＥを介して線路ＰＡＲ
に接続されている。

このようにして、線路ＡＦＬおよびＤＥＬを経て伝送さ
れる各アドレスおよびデータ項目により発生されるパリ
テイ符号は、線路ＰＡＲを介して伝送されるアドレスお
よびデータ項目と関連するパリテイ符号と比較される。

これ等パリテイ符号が異なっている場合には、パリテイ
誤差信号が回路ＮＥに送られて、書込み動作過程中に誤
りが生じていることを表示する。

第５図を参照するに回路ＡＤの回路ＳＬ（第１図および
第４図参照）は１５の出力を有し、これ等出力は１５の
各線路Ｌｌ，・・・Ｌｊ・・・Ｌ１５によって回路ＭＥ
Ｌ内の要素の１５の行に接続されている。

回路ＳＬはさらに、回路ＡＤ内の回路ＳＣに接続された
１つの出力を有している。

回路ＳＣ（第４図）は、１６個の各線路ＣＯ、・・・Ｃ
ｉ、・・・Ｃ１５を介して回路ＭＥＬ内のメモリ要素の
１６個の列に接続された１６の出力を有する。

１６列１５行で配列された回路ＭＥＬのメモリ要素は、
各々４つのフリツブ・フロツプから成るレジスタであっ
て、その入力および出力は、各々、線路ＤＥＣ（第５図
には１つだけが示されている）および線路ＤＬＥを介し
て線路ＤＥＬに接続されている。

レジスタＲＯ１は（関連のアンド・ゲートを介し）線路
Ｌ１および線路ＣＯに接続され、レジスタＲ１５１は（
関連のアンド・ゲートを介して）線路Ｌ１およびＣ１５
に接続され、レジスタＲ１５１５は（関連のアンド・ゲ
ートを介して）線路Ｌ１５およびＣ１５に接続されてい
る。

回路ＡＤ（第１図および第４図）内の行を選択するため
の回路ＳＬは復号器ＤＬにより形成されている。

該復号器もしくはデコーダは、（第５図に示す本発明の
具体例においては）４つの線路ＡＥＬの各各に接続され
た４つの入力を有し、且つまた線路ＬＯを介して回路Ｓ
Ｃに接続され線路Ｌｌ，・・・Ｌｊ・・・Ｌ１５により
回路ＭＥＬ内のレジスタの種種な行に接続された１６の
出力を有している。

復号器ＤＬの入力に受信される１６の２進値組合せのう
ちの１つの組合せに依存して、信号が線路ＬＯ、・・・
Ｌ１，・・・Ｌ１５のうちの１つに与えられて、回路Ｓ
Ｃかまたはレジスタ行のうちの１つの行を選択する。

回路ＡＤ内の列選択回路ＳＣ（第１図および第４図参照
）は、第５図に示すように、４つのフリツプ・フロツプ
から成るレジスタＲＣによって形成され、その入力は線
路ＤＥＬに、そして出力は、回路ＳＣ内に含まれている
復号器ＤＣの４つの入力に接続されている。

回路ＳＣは、線路ＬＯがレジスタＲＣの他の入力に接続
され石ことによって復号器ＤＬにより選択されるように
なっている。

回路ＳＣの復号器ＤＣは１６の出力を有し、これ等出力
は、線路ＣＯ、・・・、Ｃｉ、・・・Ｃ１５を介して各
々回路ＭＥＬ内のレジスタの各列に接続されている。

（線路ＬＯにより選択された）レジスタＲＣに記憶され
ている１６の２進値組合せのうちの１つが、復号器ＤＣ
により解読されて、線路ＣＯ、・・・Ｃｉ・・・Ｃ１５
のうちの１つに信号を与え、それによりレジスタ列のう
ちの１つが選択される。

第５図に示す回路ＡＤおよびＭＥＬの具体例において、
本発明によるインターフェース装置は単一の標準ケーブ
ルにまとめられた１４０線路から構成される。

このような具体例は、データ処理装置と関連して用いら
れる診断装置の製作費用の見地から特に有利である。

入・出力回路ＣＥＳは、交信の処理がほとんど一方的に
診断装置により行なわれるように設計されて、ハードウ
ェアを最小限に減少されており、その回路構成も単純で
あるから、処理装置内での検出が難かしい追加の誤りが
導入されるのを避けることができる。

また、アドレス指定回路ＡＤの既述のような有利な設計
に由り、本発明のインターフェース装置が回路ＭＥＬ内
に有するレジスタ数は、シミュレートされた保守ハネル
上のスイッチ、プッシュ・ボタンおよびセレクタにより
通常行なわれる全べての機能を遂行するのに充分に大き
な数である。

【図面の簡単な説明】

第１図は、データ処理装置を自動診断装置に結合するた
めの本発明によるインターフェース装置の原理を示す略
図、第２図は、自動診断装置がデタ処理装置に対し書込
みまたは読出し動作を行なう際に本発明の原理に基すい
て用いられる各種信号の総体的な時間ダイヤグラムを示
し、第３図は、自動診断装置が処理装置に対してデータ
の書込みおよび読出しを実行する際に本発明の原理に基
すいて用いられる信号の特殊時間ダイヤグラムを示し、
第４図は、第３図に示す信号をデータ処理装置と診断装
置との間で交換させる結合インターフェース装置の１具
体例を示すダイヤグラム、そして第５図は本発明による
結合インターフェース装置を介して処理装置と交換され
るデータを自動診断装置が書込んだり読出したりするた
めの１時記憶装置ならびにそのアドレス指定回路の１具
体例を示すブロック・ダイヤグラムである。図でＳＤは自動診断装置、ＵＤはデータ処理装置、ＭＥ
Ｌは１時記憶メモリ、ＡＤはアドレン指定回線、ＣＥは
モニタ回路、ＮＥは信号回路、ＤＥＬは第１の線路群、
ＡＥＬは第２の線路群、ＰＡＲ，ＥＶＥＮ，ＥＬ，ＳＹ
Ｎ，ＯＰＥＲ，，ＤＩＡＧは第３の線路群。

Claims

【特許請求の範囲】１データ処理装置ＣＤおよび自動診断装置ＳＤに接続
されて、該診断装置ＳＤが、データ処理装置ＵＤに対し
データ書込みおよびデータ読出し及びこのデータを文字
毎に処理する一連の動作により、データ処理装置ＵＤの
診断を行なうことを可能にする信号伝送線路群を含み、
前記データ処理装置ＵＤを前記自動診断装置ＳＤに結合
するためのインターフェース装置において、前記伝送線
路群が、前記診断装置ＳＤにより前記処理装置ＵＤに書込まれる
、または該処理装置ＵＤから読出されるデータの各文字
毎の２方向伝送のための線路ＤＥＬで、しかも１つのデ
ータ文字を構戒するビット数に等しい数の線路ＤＥＬか
ら戒る第１０線路群と、前記線路ＤＥＬにより伝送されるデータが自動診断装置
ＳＤにより前記処理装置ＵＤに書込まれる、または該処
理装置ＵＤから読出されるアドレスを該診断装置ＳＤか
ら逐次的に単方向伝送するための線路ＡＦＬでしかも１
つのアドレス文字を形成するビット数に等しい数の線路
ＡＥＬから成る第２の線路群と、前記線路ＤＥＬおよびＡＦＬを介し実行される情報の交
換を制御するための第３の線路群でしかもａ）前記線路ＤＥＬおよびＡＦＬにより伝送されるアド
レスおよびデータ語と関連するパリテイ信号を伝送する
ための２方向伝送線路ＰＡＲ、ｂ）前記線路ＤＥＬ，Ａ
ＥＬおよびＰＡＲを介して実行される情報の交換を制御
するための信号を前記診断装置ＳＤから伝送するための
単方向伝送線路の集合、およびＣ）前記処理装置ＵＤ内に生起する非同期事象を報知す
る該処理装置ＵＤからの信号を伝送するための単方向伝
送線路ＥＶＥＮから成る第３線路群とを備え更に読出しおよび書込み動
作中前記データ処理装置と自動診断装置との間で交換さ
れるデータを一時記憶するためにその入力および出力に
より線路ＤＥＬに接続されるメモリ要素の集合からなる
回路ＭＥＬと線路ＡＦＬにより指定され回路ＭＥＬ内の
アドレスでデータを前記処理装置に或は処理装置から読
出され或は書込まれるように線路ＡＥＬに接続されるア
ドレス指定回路ＡＤとを備えたことを特徴とするインタ
ーフェース装置。