SU1584137A1 - Резервированна система - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при проектировании систем и устройств повышенной надежности. Целью изобретени   вл етс  повышение устройства за счет диагностировани  и блокировки отказавших модулей. В регистры 9 участка резервировани  заноситс  код отказавшего модул , который отключаетс  восстанавливающим органом 2 при выполнении соответствующих команд вычислительного устройства. 1 з.п. ф-лы, 6 ил.

Description

ел

00

Изобретение относитс  к автом ти- ке и вычислительной технике и может быть использовано при проектировании вычислительных систем и устройств повышенной надежности.

Цель изобретени  - повышение надежности системы за счет диагностировани  и блокировки отказавших модулей .

На фиг. 1 показана функциональна  схема резервированной системы; на фиг, 2 - вариант подключени  информационных входов мультиплексора к выходу регистра; на фиг. 3 - ваг риант реализации блока контрол  и управлени ; на фиг. 4 - схема микропроцессорного модул ; на фиг. 5 - схема модул  ввода - вывода; на фиг. 6 - схема восстанавливающего органа.

Резервированна  система (фиг. 1) состоит из резервируемых вычислительных устройств 1, восстанавливающего органа 2, блоков 3 контрол  и управлени , выходов 4 прерывани , микропроцессорного модул  5, модул  6 пам ти , модул  7 ввода - вывода, дешифратора 8, регистра 9 (номера участка резервировани ), мультиплексора 10, входной шины 11, выходной шины 12, входов 13 прерывани , двунаправленной шины 14 устройства 1 и выходов 15 дешифраторов„ Система содержит также инверторы 16 и 17 и дешифратор 18.

Блок 3 контрол  и управлени  (фиг. 3) состоит из инверторов 19-46 элементов 47-74 неравнозначности, 8-входовых элементов И-НЕ 75-78, элементов ИЛИ 79 и И-НЕ 80, триггера 81 элемента 82 с открытым коллектором, формировател  83, инвертора 84, дешифратора 85 и регистра 86.

Микропроцессорный модуль 5 (фиг. 4 содержит инверторы 87 и 88, микропроцессор 89, элементы И 90-94 и шинные формирователи 95 и 96,

Модуль .7 ввода - вывода (фиг. 5) состоит из шинных формирователей 97 и 98, дешифратора 99, инверторов 100 и 101 и параллельного программируемого интерфейса 102,

На фиг. 6 показан восстанавливающий opiаи 2 на один разр д, выполненный на элементах 103-105 неравнозначности и мажоритарных элементах 106.

Система работает спедующим образом .

o

5

0

5

В устройствах 1 три микропроцессорных модул  5 работают синхронно по одинаковым программам, хранимым в модул х 6 пам ти. Обмен информацией устройств 1 с периферийными производитс  через модули 7 ввода - вывода по двунаправленным шинам 14. Выходные шины 12, предназначенные дл  передачи адреса, данных и управл ющих сигналов, представл ют собой совокупность линий св зи, идущих от микропроцессорных модулей 5 через восстанавливающий орган 2 и входные шины 11 к модул м 6 пам ти и ввода - вывода 7 и, наоборот, от модулей па-. м ти 6 и ввода - вывода 7 к микропроцессорным модул м 5. Система продолжает правильно функционировать при отказе любого из резервируемых компонентов.

При обнаружении отказа конкретного модул  или участка резервировани  в системе имеетс  возможность переключени  восстанавливающего органа в режим работы от одного из двух оставшихс  исправными модулей данного типа. Восстанавливающий орган выполн ет мажоритарную функцию выбора два из трех над входными сигналами. По управл ющим сигналам он транслирует информацию от одного из двух исправных каналов на свой выход.

В исходном режиме регистры 9 (фиг. 1 и 2) установлены в нулевое состо ние. При работе системы в случае отсутстви  записи в регистры 9 на выходах мультиплексоров 10 присутствуют также нулевые сигналы. Восстанавливающий орган 2 при этом выполн ет мажоритарную функцию. Переключение восстанавливающего органа в режим работы от одного исправного канала осуществл етс  подачей на соответствующие входы единичных управл ющих сигналов от мультиплексоров 10. Если обнаружен отказ в первом канале, то единичные сигналы должны подаватьс  от мультиплексоров первого и второго (или третьего) ка- 0 налов, при отказе во втором канале - от мультиплексоров второго и третьего (или первого) каналов, в третьем канале - от первого и третьего (или второго) каналов.

0

5

0

5

При обнаружении отказа в регистры 9 записываетс  информаци , соответствующа  номеру отказавшего участка резервировани . Если необходимо отключить отказавший участок, например, в первом канале, то производитс  запись в регистры тех каналов, с выходов мультиплексоров которых должны подаватьс  единичные управл ющие сигналы дл  переключени  восстанавливающего органа.

Избирательна  запись в регистры 9 от общего выхода восстанавливающего органа 2 осуществл етс  соответствующим подключением выходов дешифраторов 8 к управл ющим входам регистров. На фиг. 2 показано подключение выхода 1- дешифратора 18 к управл ющему входу регистра 9 дл  первого канала. Дл  второго канала к управл ющему входу регистра 9 должен быть подключе выход 2 дешифратора 18, дл  третьего канала - выход 4.

Выработка управл ющих сигналов дл  переключени  восстанавливающего органа производитс  следующим образом.

Если необходимо отключить неисправный микропроцессорный модуль в разр д Q. регистра 9 соответствующих каналов записываетс  логическа  единица . При последующем обращении микропроцессорного модул  5 к шинам по командам Запись или Вывод на выходах мультиплексоров 10 соответствующих каналов формируетс  сигнал логической единицы, который отключает шины данных (адреса) на врем  указанного обращени .

По команде Ввод мультиплексор Ю коммутирует на свой выход сигнал от разр да Qу Если в этот разр д записана логическа  единица, то обеспечиваетс  отключение шин данных от соответствующего модул  ввода - вывода . По команде Чтение состо ние выхода мультиплексора 10 определ етс  сигналами на адресном входе АО и информационных входах DO, D1 (сигналы Ввод, Вывод, Запись при этой команде отсутствуют). Записью необходимой информации в разр ды QO, Q1 регистра 9 обеспечиваетс  возможность отключени  области пам ти по адресу А15.

Определение отказавшего участка резервировани  осуществл етс  следующим образом.

В блоках 3 контрол  и управлени  (фиг. 3) в случае отсутстви  неисправностей триггер 81 установлен в исходное состо ние, а на элементах 19-80 осуществл етс  поразр дное сравнение

Q 5 0

5

0

5

0

5

0

информации на выходе восстанавливающего органа 2 с информацией на шинах 12. Рассогласование сигналов запоминаетс  на триггере 81, выход которого через элементы 82 поступает-на входы формирователей 83, вырабатывающих- импульс записи в регистры 86. В последних запоминаетс  информаци , характеризующа  номер отказавшего канала и состо ние мажоритарных шин, например, управл ющих сигналов (Запись , Чтение, Ввод, Вывод), данных (DO-D7), адреса (АО-А15), признака рассогласовани  в шинах данных (с элемента 78).

Сигнал с объединенных выходов элементов 82 поступает также на входы прерывани  микропроцессорных модулей 5. Получив этот сигнал, вычислительное устройство опрашивает регистр 86 через восстанавливающий орган 2 и обрабатывает полученную информацию. Разр дность регистров 86 зависит от необходимой глубины диагностики неисправности . На фиг. 3 показан регистр 86 на восемь разр дов. Назначение управл ющих сигналов, поступающих на входы регистров, следующее: Запись - запись данных DO-D7 по адресу АО-А15 из микропроцессорных модулей в модули пам ти, Ввод - ввод данных из модулей ввода - вывода в микропроцессорные модули, Вывод - вывод данных из микропроцессорных модулей в модули ввода - вывода. Запись в разр ды DO-D2 регистра кода 001 соответствует отказу третьего канала, ЮО-первого канала, 010 - второго канала. По разр дам D3-D6 определ етс  тип отказавшего модул , например код ЮОО соответствует отказу модул  пам ти, 1 - указывает на рассогласование в шинах данных, а 000 - наличие при этом сигнала Чтение пам ти. По разр ду D7 определ етс  номер неисправного накопи- тел  пам ти. При увеличении разр дности регистра 86 глубина диагностировани  также увеличиваетс .

Микропроцессор 89 (фиг. 4) имеет двунаправленную магистраль данных DO-D7, котора  преобразуетс  в одно- направленную по сигналу Прием. Регистр предназначен дл  запоминани  состо ни , определ ющего тип выполн емой микропроцессором 89 команды.

71584137

Запись состо ни  производитс  по сигналу с элемента 90. По состо нию регистра и сигналам от микропроцессора 89 на элементах И 91-94 формируютс 

управл ющие сигналы Запись, Чтение , Ввод, Вывод.

Основным элементом модул  ввода - вывода (фиг. 5) представлен программируемый параллельный интерфейс 102 с трем  портами А, В, С по адресам А14 - А15. Элемент 106 выполн ет мажоритарную функцию выбора четыре из шести над входными сигналами, Элементы 103-105 неравнозначности инвертируют входную информацию при поступлении на управл ющие входы восстанавливающего органа единичных логических уровней, или повтор ют информацию при нулевых сигналах на управл ющих входах.

Claims (2)

1. Резервированна  система, содержаща  восстанавливающий орган, а в каждом канале резервировани  - резервируемое вычислительное устройство, причтем информационный выход вычислительного устройства каждого канала соединен с соответствующим информационным входом восстанавливающего органа, выход которого соединен с информационным входом вычислительного устройства, отличающа - с   тем, что, с целью повышени  надежности системы, в каждый канал резервировани  введены блок контрол  и управлени , дешифратор, регистр и мультиплексор, причем в каждом канале резервировани  входы дешифратора , информационные входы регистра и адресные входы мультиплексора подключены к соответствующим выходам

0

5

0

0

5

0

восстанавливающего органа, выходы регистра подключены к информационным входам мультиплексора, выход которого соединен с соответствующим управл ющим входом восстанавливающего органа, в каждом канале резервировани  вход стробировани  регистра подключен к первому выходу дешифратора , информационный выход резервируемого вычислительного устройства подключен к первому входу блока контрол  и управлени , к второму входу которого подключен выход восстанавливающего органа, в каждом канале резервировани  входы прерывани  резервируемых вычислительных устройств соединены с выходом прерывани  блока контрол  и управлени , информационный выход блока контрол  и управлени  каждого резервируемого канала соединен с входами коррекции блоков контрол  и управлени  остальных резервируемых каналов.

2. Система по п.1, отличающа с  тем, что, восстанавливающий орган выполнен многоразр дным по разр дности информационных входов, в каждом разр де восстанавливающий орган содержит мажоритарный элемент и по количеству каналов резервировани  элементы неравнозначности, причем информационные входы восстанавливающего органа подключены к входам мажоритарного элемента и первым входам соответствующего элемента неравнозначности , а управл ющие входы подключены к вторым входам соответствующих элементов неравнозначности, выходы которых соединены с входами мажоритарного элемента, выход которого  вл етс  выходом соответствующего разр да восстанавливающего органа.

:ь.

С ffb/хода восстанавливающего органа 2

хч

$

J

QQ

§

« si

Nj

A 3

ГГГ

I

L-OJ

I

03

CtJ

c,

«)

ъ.

Oj K

Ь c

К управл ющему входу восстанавливающего органа

ct

I

3J

Ј

ta

4s

td

0

td

9

I

4

-, ОО 43 ta Js э ta

|O) л Фч O V Ci

to

U -«i

«ja « o

ta 5 tafcj tdtdtdN ta

I

ca

3

Данные, адрес, управл ющие сигналы с Выхода восстанавливающего органа

(п

СО

-рLO -J

Фиг.З

Фиг. 6