SU1133623A2 - Запоминающее устройство с самоконтролем - Google Patents

Abstract

1. ЗАПОМЩАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ по авт.св. № 911627, . отличающеес  тем, что, с целью повышени  надежности устройства , в него введены блок свертки, блок анализа ошибок, группа элементов И, причем входы блока свертки подключены к одним из выходов регистров числа, а выход соединен с одним из входов элементов ИЛИ второй группы и первым входом блока анализа ошибок, второй вход которЬго соединен с выходом формировател  контрольных сигналов , третий вход - с другим выходом второго регистра числа, первый выход блока анализа ошибок соединен с первы ми входами элементов И группы,вторые входы которых соединены с выходами дешифратора, а выходы - с одними из входов первого регистра числа, второй и третий выходы блока анализа ошибок соединены с четвертым и п тым входами блока контрол , один из выходов которого соединен с входом формировател  контрольных сигналов, четвертый выход блока контрол   вл етс  контрольным выходом устройства. 2. Устройство по п. 1, о т л ичающеес  тем, что блок анализа содержит элементы И с первого по четвертый, первый и второй элементы ИЛИ и элементы НЕ с первого по.п тый, причем первые входы первого, второго и четвертого элементов И подключены соответственно к выходам первого, третьего и четвертого элементов НЕ, вторые входы первого и четвертого элементов И соединены соответственно с выходами второго и п того элементов НЕ, выходы второго и третьего элементов И подключены к входам .второго элемента ИЛИ, выход которого и выходы первого, третьего и четверг того элементов И  вл ютс  выходами блока, входы первого, третьего и четвертого элементов НЕ и первый вход третьего элемента И  вл ютс  первым входом блока, третий вход (Л первого элемента И, вторые входы второго и третьего элементов И и вход п того элемента НЕ подключены к выходу первого элемента ИЛИ, входы которого  вл ютс  вторым входом блока , вход второго элемента НЕ и третьи входы второго, третьего и четвертого, :о :о элементов И  вл ютс  третьим входом блока. 3. Устройство по п. 1, отли . чающеес  тем, что блок конт О рол  содержит регистр сдвига, группу э элементов НЕ, элемент ИЛИ-НЕ и блоки сравнени , причем выходы элементов НЕ группы соединены с одними из входов . блоков сравнени ,первые выходы которых соединены с входами элемента ИЛИ-НЕ, вторые выходы - с входами регистра сдвига, выход которого, вы ход элемента ИЛИ-НЕ и третьи выходы блоков сравнени   вл ютс  вь1 ходами блока, входами которого  вл ютс  входы элементов НЕ группы и другие входы блоков сраьЛни .

Description

Изоаретение относитс  к вычисли (Тельной технике.

По основному авт.св. № 91 1627 извес но запоминающее устройство с самоконтролем , содержащее накопитель,регистры числа, группы элементов ИЛИ, регистры адреса, счетчик адресов, блок контрол , блок управлени , блок местного управлени , коммутаторы, счетчик разр дов, а также последовательно соединенные формирователь контрольных сигналов, дешифратор и сумматор, причем выход накопител  подключен к первым входам первого, второго и четвертого регистров числа и к входу третьего регистра числа, входы накопител  соединены с выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключены к вь1ходам первого регистра адреса и второго регистра адреса, вход которого соединен с выходом счетчика адресов, первый выход вторго регистра числа подключен к одним из входов второй группы элементов ИЛИ, вторые входы и выход второго регистра числа соедине.ны соответственно с выходом блока местного управлени  и первым входом блока контрол , второй вход которого соединен с выходом третьего регистра числа, выходы блока управлени  подключены к управл ющим входам накопител , регистров адреса, счетчика адресов, регистров числа блока контрол , блока местного управлени  и коммутаторов, второй вход четвер-. того регистра числа подключен к выходам первого коммутатора, а выходы - к другим входам элементов ИЛИ второй группы и первому входу второго коммутатора,выход которого соединен с вторым входом первого регистра числа, выход которого подключен к первому входу nepfeoro коммутатора, вторые и третьи входы первого и второго коммутаторов соеднены соответственно с первыми выходам блока контрол  и счетчика разр дов, вторые выходы которых подключены соответственно к входам счетчика разр дов и блока управлени , входы формирова тел  контрольных сигналов подключены соответственно к выходам первого, второго и четвертого регистров числа, а выход подкл дачен к одним из входов элементов ИЛИ второй группы, выход дешифратора соединен с третьим входом блока

контрол , вход сумматора подключен к выходу второго регистра числа, а выход - к входам первого и четвертого регистров числа р , 5 В этом устройстве при последовательной записи линейного участка программы или массива чисел данные, подлежащие записи в отказавшие разр ды  чеек, компануютс  на oтдeль

o ном регистре в слово и записываютс  в резервную I  чейку. При считывании программь или массива чисел вместо значений отказавших разр дов используютс  их истинные значени ,

5 содержащиес  в резервной  чейке. Однако, если после записи программы или массива чисел по вл етс  еще отказавшие разр ды, то разр ды резервной  чейки могут быть вставлены в места отказавших разр дов неверно . Это происходит в том случае, если по вилс  отказ, значение которого совпадает со значением., соответствующего разр да хранимой кодовой комбинации. В 50% случаев такие отказы привод т к нарушению работоспособности устройства.

Таким образом, недостатком этого устройства  вл етс  низка  надежность.,

Q Цель изобретени  - повьш1ение надежности устройс тва.

Поставленна  цель достигаетс  тем, что в запоминающее устройство с самоконтролем введены блок свертки, блок анализа ошибок, группа элементов И, причем входы блока свертки

подключены к одним из выходов регистров числа, а выход соединен с одним из входов элементов ИЛИ второй группы и первым входом блока анализа ошибок, второй вход которого соединен с выходом формировател  контрольных сигналов, а третий вход - с другим выходом второго регистра числа, первый выход блока анализа .

ошибок подключен к первым входам элементов И группы, вторые входы которых соединены с выходами дешифратора , а выходы - с одними из входов первого регистра числа, второй

0 и третий выходы блока анализа ошибок соединены с четвертым и п тым входами блока контрол , один из выходов которого соединен с входом формировател  контрольных сигналов, четвертый выход блока контрол   вл етс  контрольным выходом устройства.

Блок анализа содержит элементы И с первого по четвертый, первый и второй элементы ИЛИ и элементы НЕ с первого по п тый, причем первые входы первого, второго и четвертого элементов И подключены соответственно к выходам первого, третьего и четвертого элементов НЕ,вторые входы первого и четвертого элементов И соеди нены соответственно с выходами второго и п того элементов НЕ, вгыходы второго и третьего элементов И подключены к входам второго элемента ИЛИ, вькод которого и выходы первого, третьего и четвертого элементов И  вл ютс  выходами блока, входы первого,третье го и четвертого элементов НЕ и первы вход третьего элемента И  вл ютс  перзым входом блока, третий вход первого элемента И, вторые входы второго и третьего элементов И и вход п того элемента НЕ подключены к выходу первого элемента ИЛИ,входы которого  вл ютс  вторым входом Iблока, вход второго элемента НЕ и iтретьи входы второго,третьего и чет . вертого элементов И  вл ютс  третьим входом блока. Блок контрол  содержит регистр сдвига, группу элементов НЕ, элемент ШШ-НЕ и блоки сравнени , причем выходы элементов НЕ группы соединены с одними из входов блоков сравнени  первые выходы которых соединены с входами элемента ИЛИ-НЕ, вторые выходы - с входами регистра сдвига, выход которого, выход элемента ИЛИНЕ и третьи выходы блоков сравнени   вл ютс  выходами блока, входами которого  вл ютс  вхбды элементов НЕ группы и другие входа блоков сравне ни . На фиг. 1 представлена структурна схема предложенного устройства; на фиг. 2 - функциональна  схема блока анализа; на фиг. 3 - один из возмож ных вариантов блока контрол . Устройство содержит накопитель 1 имеющий вход 2, первую группу элементов ИЛИ 3, первый 4 и второй 5 регистры адреса, регистр 4 имеет вход 6, счетчик 7 адресов. К выхода 8 накопител  I подключены первые входы первого регистра 9 числа, вто рого регистра 10 числа, вход третье го регистра 1 числа и первый вход четвертого регистра 12 числа. Устройство содержит также вторую группу элементов ИЛИ 13, блок 14, контрол , первый 15 и второй 16 коммутаторы, счетчик 17 разр дов, блок 18 управлени , блок 19 местног 1 3 управлени -, вход 20 и выход 21 устройства , формирователь 22 контрольных сигналов, дешифратор 23, сумматор 24, представл ющий собой группу сумматоров по модулю два, блок 25 свертки, блок 26 анализа, группу элементов И 27. Блок 26 анализа имеет выходы 28-31 с первого по четвертый .. Блок 26 анализа(фиг. 2 содержит первый 32, второй 33, третий 34 и четвертый 35 элементы И, первый 36 и второй 37 элементы ИЛИ, последний имеет вход 38. Устройство также содержит элементы НЕ 39,ЗЭс с первого по п тый. Блок 14 контрол (фиг. З)содержит регистр 40 сдвига, группу злементов НЕ 41, элемент ИЖ-НЕ 42 и блоки 43(- 4ЗУ сравнени  (где к - разр дность хранимого в накопителе слова). Каждый блок 43 содержит сумматор 44 по модулю два, элементы И 45-50 и элементы ИЛИ 51 и 52. Устройство работает следующим образом. В исходном состо нии счетчик 17 обнулен. Дл  каждого линейного участка программы или дл  массива чисел, которые записываютс  и считываетс  последовательно, выдел ютс  резервные  чейки накопител  i. В счетчик 7 при этом записываетс  адрес первой резервной  чейки, а на вход 6 регистра 4 поступает адрес первой  чейки записываемого или считываемого массива чисел. При записи число через вход 20 поступает в регистр 9, и содержимое регистра 4 через элементы ИЛИ 3 подаетс  на вход накопител  1. Обратный код из регистра 9 через элементы ИЛИ 13 записываетс  в  чейки накопител . 1. Затем содержимое  чейки считываетс  на регистр И. После этого производитс  запись-считывание пр мого кода числа на регистр 10. Причем при записи пр мого кода одновременно с информационными разр дами записываютс  контрольные разр ды корректирующего кода с рассто нием три, которые вырабатываютс  формирователем 22 и через элементы ИЛИ 13 поступают в накопитель I. Кроме того, с помощью блока 25 формируетс  дополнительный контрольный разр д, представл ющий сумму по модулю два всех информационных и контрольных разр дов . Этот дополнительный контрольный ;разр д также одновременно с записью пр мого кода числа через элементы ИЛИ 13 записьшаетс  в накопитель 1, Дл  формировани  дополнительного контрольного разр да достаточно иметь лишь информационные разр ды, которые поступают на вход блока 25 из регистра 9. После записи-считывани  пр мого кода содержимое регистров 10 и 11 подаетс  на блок 14. В случае, если отказавших разр дов в  чейке нет, то в регистр 4 подаетс  следующий адрес, и аналогично производитс  запись второго числа. Если же в  чейке есть отказавшие разр ды, то блок 14 и счетчик 17 вьщают на ком мутатор 15 сигналы по которым из регистра 9 в младшие разр ды регист ра 12 передаютс  разр ды числа, соот ветствующие отказавшим разр дам  чейки. Затем из блока 14 в счетчик 17 записьшаетс  код, соответствующий количеству отказавших разр дов  чейки . Из блока 18 управлени  в блок 19 поступает сигнал, по которому в маркерный разр д  чейки накопител  через регистр 10 записьшаетс  код 1. Одновременно код из блока 14, имеющий 1 в тех разр дах,которые отказали, поступает в формирователь 22, и полученные контрольньте разр ды корректирующего кода записьшаютс  на место ранее записанных контрольны разр дов. Кроме того, из регистра 10 на вход блока 25 подаетс  результат считывани  пр моте .кода, и формирует с  дополнительный контрольный, разр д заносимый на место ранее записанного Аналогично производитс  запись числа во вторую отказавшую  чейку, только соответствующие разр ды регистра 9 записываютс  в следующие младшие незан тые разр ды регистра. 12. После того, как все разр ды регистра 12 заполн ютс , счетчик разр дов вьщает сигнал заполнени  в блок 18. Адрес резервной  чейки из счетчика 7 поступает ла регистр 5 адреса и через элементы ИЛИ 3 на вход 2 накопител  1. Содержимое регистра 12 через элементы ИЛИ 13 записываетс  в первую резервную  чейку массива чисел. Одновременно в эту же  чейку записываютс  контрольные разр ды корректирующего кода з формировател 22)и дополнительный контрольный разр д (из блока 25). После этого по сигналу из блока 18 в счетчике 7 1 3 формируетс  адрес следующей резервной  чейки. Чтение информации производитс  следующим образом. В регистр 4 по входу 6 подаетс  адрес первой  чейки считываемого массива чисел, а в счетчик 7 записываетс  адрес первой резервной  чейки чисел. Счетчик 17 при этом находитс  в нулевом состо нии . По сигналу из блока 18 производитс  передача содержимого счетчика 7 через регистр 5 и элементы ИЛИ 3 на вход 2 накопител  1. Производитс  чтение числа из первой резервной  чейки на регистр 10, из, которого число поступает в формирователь 22 И блок 25, где провер етс  выполнение контрольных соотношений корректирующего кода. . При двойной ошибке по ненулевому синдрому с формировател  22 и нулевому сигналу с блока 25 блок 26 анализа выдает сигнал о наличии некорректируемой ошибки на выход 31. При одиночной ошибке формирователь 22 вырабатывает также ненулевой синдром,а блок 25 - единичный сигнал . Синдром поступает на дешифратор 23, который управл ет работой.сут матора 24. Скорректированное число поступает в регистр 12. Затем из регистра 4 поступает адрес первой  чейки считьшаемого массива чисел, и произврдитс  чтение на регистры 9 и 10. Если в маркерном разр де код О, то, следовательно, до записи числа в  чейке не было отказавших разр дов. Число из регистра 10 поступает в формирователь 22 и блок 25, и с помощью дешифратора 23 и сумматора 24 корректируетс  разр д , который мог отказать после записи числа в  чейку. После этого скорректированное число записываетс  в регистр 9, а затем поступает на выход 21. При возникновении двойной ошибки, как и при считывании слова из резервной  чейки, в блоке 26 анализа вырабатьшаетс  сигнал наличи  некорректируемой ошибки. Наличие кода 1 в маркерном разр де означает, что до записи числа в  чейке бьши отказавшие разр ды. В этом случае производитс  запись и считывание на регистр 11 обратного кода числа. Содержимое регистров 10 и 11 поступает на входы блока 14, который выдает на формирователь 22 код, содержащий г в разр дах, соотг ветствующих отказавшим. Одновременно из регистра 10 на вход формировател  22 поступают контрольные разр ды корректирукщего кода, а на блок 25 информационные разр ды. Далее возможно следующее. Пер вый случай. После записи данных в  чейке не было отказов. При этом с выхода блока 25 в блок 26 анализа поступает нулевой сигнал, формирова тель 22 вырабатывает нулевой синдром и на третьем выходе 30 блока 26 анализа формируетс  единичный сигнал , который поступает на вход блок 14. По сигналам из блока 14 и-счетч ка 17 через второй коммутатор 16 производитс  передача необходимого числа младших разр дов регистра 12 в регистр 9. После подмены тех разр дов  чейки, которые отказали до записи числа, содержимое регистра 9 поступает на вход 21. В счетчик 17 разр дов записываетс  код, соответствующий количеству использованных разр дов регистра 12. Если все разр ды регистра 12 будут использованы, на что указывает соответствующее состо ние счетчика 17, то по сигнал из блока 18 управлени  в счетчике 7 формируетс  адрес следующей резервной  чейки. Содержимое резервной  чейки считьшаетс  на регистр 10, корректируетс  и передаетс  на регистр 12. Далее аналогично продол жаетс  считывание массива чисел. Второй случай. После записи данных в  чейке по вилс  один отказ, значение которого совпадает со значением соответствуницего разр да хранимой кодовой комбинации. При этом с выхода блока 23 в блок 26 анализа поступает нулевой сигнал, а с формировател  22 ненулевой синд ром. На выходе 29 блока 26 анализа формируетс  единичный сигнал, котор поступает на вход блока 14. На соот ветствующем выходе дещифратора 23 по вл етс  единичный сигнал, которы поступает на вход блока 14. По сигн лам из блока 14 и счетчика 17 через второй коммутатор 16 производитс  передача необходимого числа соответствующих разр дов регистра 12 в регистр 9. Причем в разр д, который ;отказал после записи числа,не передаетс  информаци  с регистра 12. РазФ дами резервной  чейки подмен ютс  только те разр ды  чейки, которые отказали до записи числа. После этого число из регистра 9 поступает на выход 21. В счетчик 17 записываетс  код, соответствующий количеству использованньк разр дов регистра 12. Третий случай. После записи данных в  чейке по вилс  один отказ, значение которого не совпадает со значением соответствующего разр да хранимой кодовой комбинации. Блок 25 вьщает в блок 26 анализа единичный сигнал, а с формировател  22 вьщаетс  ненулевой синдром. На соответствующем выходе дешифратора 23 по вл етс  единичный сигнал. На втором 29 и первом 28 выходах блока 26 анализа тпкже по вл ютс  единичные сигналы. По сигналам с выхода дешифратора 23 и с первого выхода 28 блока 26 анализа .через элементы И 27 инвертируетс  соответствующий разр д регистра 9, который отказал после записи данных и не совпадает со значением. : записанной информации. Аналогично как и во втором случае через второй коьжутатор 16 производитс  передача необходимого числа соответствукщих разр дов регистра 12 в регистр 9. Разр дами резервной  чейки подмен ютс  только те разр ды  чейки, которые отказали до записи числа. После этого число из регистр 9 поступает на выход 21. В счетчик 17 записываетс  кед, соответствующий количеству использованных разр дов регистра . 12.. Предложенное устройство, таким образом, в случае по влени  отказа после записи числа полностью сохран ет работоспособность,в то врем  как известное неработоспособно в 50% случаев.Следовательно,предлагаемое устройство имеет повышенную надежность.

Hi

Ю36 22 25

3Qi

26

I f f f

I J2 I i JJ IT J4 I I J

J/

7 I

i

JO

29

26

Фиг. 2

О т 16 232930 10 П

Claims (3)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ по авт.св. № 911627, . отличающееся тем, что, с целью повышения надежности устройства, в него введены блок свертки, блок анализа ошибок, группа элементов И, причем входы блока свертки подключены к одним из выходов регистров числа, а выход соединен с одним из входов элементов ИЛИ второй группы и первым входом блока анализа ошибок, второй вход которбго соединен с выходом формирователя контрольных сигналов, третий вход - с другим выходом второго регистра числа, первый выход блока анализа ошибок соединен с первыми входами элементов И группы,вторые входы которых соединены с выходами дешифратора, а выходы - с одними из входов первого регистра числа, второй и третий выходы блока анализа ошибок соединены с четвертым и пятым входами блока контроля, один из выходов которого соединен с входом формирователя контрольных сигналов, четвертый выход блока контроля является контрольным выходом устройства.

2. Устройство поп. 1, о т л ичающееся тем, что блок анализа содержит элементы И с первого по четвертый, первый и второй элементы

ИЛИ и элементы НЕ с первого по пятый, причем первые входы первого, второго и четвертого элементов И подключены соответственно к выходам первого, третьего и четвертого элементов НЕ, вторые входы первого и четвертого элементов И соединены соответственно с выходами второго и пятого элементов НЕ, выходы второго и третьего элементов И подключены к входам второго элемента ИЛИ, выход которого и выходы первого, третьего и четверг того элементов И являются выходами блока, входы первого, третьего и четвертого элементов НЕ и первый вход третьего элемента И являются первым входом блока, третий вход первого элемента И, вторые входы второго и третьего элементов И и вход пятого элемента НЕ подключены к выходу первого элемента ИЛИ, входы которого являются вторым входом блока, вход второго элемента НЕ и третьи входы второго, третьего и четвертого, элементов И являются третьим входом блока.

3. Устройство по п. 1, о т л и ·· чающееся тем, что блок контроля содержит регистр сдвига, группу элементов НЕ, элемент ИЛИ-НЕ и блоки сравнения, причем выходы элементов НЕ группы соединены с одними из входов блоков сравнения,первые выходы которых соединены с входами элемента ИЛИ-НЕ, вторые выходы - с входами регистра сдвига, выход которого, вьг ход элемента ИЛИ-НЕ и третьи выходы блоков сравнения являются выходами блока, входами которого являются _ входы элементов НЕ группы и другие входы блоков cpaj Ания.

>

причем выход накопителя к первым входам первого, четвертого регистров входу третьего регистра