SU595795A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

третьего элемсптои И, ,ыходы которых подключены cooTBeTCTJsciiHo к одним входам элементов ИЛИ 1 к входам блока переадресании, выходы которого еоедннены с другими входами элементов ИЛР, входы блока сравнени  подключены соответствеино к выходам нервого входного регистра и донолнительного накопител  н сумматора, а в 1ходы блока сравнени  соединены со входами второго входного регистра и сумматора, вход иерво1-о доиолнительного адресного блока иодключен к выходу регистра адреса, а его выход - к одному входу второго дополнительного адресного блока, другой вход которого соеди 1ен с выходом донолнительио1о иаконнтел , а выходы второго донолнительиого адресного блока нодключены соответственно к входам дополнительного накопител  и счетчика.

На фиг. 1 изображена схема устройства; на фиг. 2 - схема одного из вариантов блока переадресации.

Устройство (фиг. i) содержит накопитель 1, кажда   чейка которого имеет онределенное число резерв 1ых разр дов, информапионный выход накопител  1 соедипен через разр дный блок 2 с блоком обнаружени  и коррекции ошибок 3. Блок 3 содер кит регистры числа 4, 5, входы которых нодключены через разр дный блок 2 к выходам накоиител  1, схему анализа 6, соединенную с регнстром числа 4 п блоком управлени  7. Регистр числа 4 св зан с блоком обпаруженн  ошибки 8, выходы которого подключены гс выходному peiiiCTpy 9 непосредствепно и через блок корре цин ошибок 10. Выходы регистров 4, 5 св заны со входом схемы обнаруженн  отказавших разр дов 11, выходы которой соединены со входами схемы развертки числа 12 и схемы свертки числа 13, кроме того, ко входам этих схем по.з,ключены выходы регистров 8, 4 соответственно , а выходы этих же схем св заны с регистром числа 4 н блоком обнаружени  онн15ки 8 соответствеиио. Регистры 5, 4 через группу элемеито ИЛИ 1 1 и разр дный блок 2 С1)едипены со входом накопител  1. Иаконитоль 1 подг;лючен через адресный блок 15 и де1ппфратс .р адреса 16 к регистру a;i,pcca 17,

Устройство также содержит первый 18 и второй И) доиолннтеллиле адресные блоки, счетчик 20, дополнительный наконитель 21, блок сравнени  22, сумматор 23, первый 24 н второй 25 входные ре1истры, дополнительный дешпфратор адреса 26, дополннтсльные элементы ИЛИ 27, первый 28, второй 29 н третий 30 элелюнты И, элемент за.тержки 31, элементы ИЛИ 32 н блок переадресании 33. Входы донолннтельного дегнифратора ад К:са 26 подключены к выходам nepBOio входного регистра 24, а 15ЫХОДЫ через дополпительные э.тсметы ИЛИ 27 соедииепы с управл юндимт входами элементов И 28-30, выходы первого входного регистра 24 подключеиы через последовательно соединенные элементы задержки 31, ервый элемент И 28, второй входной регистр 25 к информационным входам второго

29 н TpcTbeio 30 элементов 14, выходы которых подключ.ены соответственно к од1:И},1 входам элементо ИЛИ 32 и входам блока 33 нереадрееации , выходы которого соединены с другимн входамг элементов 1К1И 32, входы блока сравнени  22 подключены соответственпо к выходам первого входного регистра 24, дополпительиого накопител  21 и сумматора 23, а выходы блока сравненн  -22 соединены со

входами второго входного регистра 25 и сумматора 23, вход первого донолнительного адресного блока 18 нодключен iv выходу регистра адреса 17, а eio выхо,, -- к одному входу )5торого доиОо1нительиого адресного блока 19,

другой вход которого соеднне с выходом допол11птел1 )Пог() на1 оннте,л  21, а выходы второго донолиите.чьпого адресного б.чока ГУ подключеп соответственно ко входам дополнительного накопител  21 и счетчика 20.

Блок переадресацпп 33 (см. фиг. 2) содержит сумматор 34, блок умпожени  35, соединенные поеледовательпо и подключенные ко входу элемента ИЛИ 36, выход которого нодключен к сумматору 37. Выход сумматора 37

св зан со входом элеменга ИЛИ 36 через элемент задержкн 38, который соединен с блоком }Т1равле1; 1  7. Выход сумматора 37  вл етс  выходом блока переадресацпи 33. Описанное устройство работает следуюш,им

образом.

Ирп считывании числа с иакоиител  1, оно поступает на регнсгры 4, 5 и дальше на блок обнаружени  оишбок 8. Ес.ти опшбок пет, число сразу передаетс  на выходной регистр 9;

в случае 1аличи  ошибки, число поступает на выходной регистр 9 через 5ло коррекции ошибок 10, :де ошибка устран ете .

.1,л  того, чтобы при последующих обращени х к от --:азавгпей  чейке, сч1ггываемое число не содержало опншок, необходимо обеспечнт .з заннс1 этого числа в имеющиес  исправные резервные разр ды.

Дл  обпаруженн  отказавших разр дов из регистра 5 в oтi:aзaвнJyю  чейку накопител  1

записываетс  обратный код считанного числа и счить :;аетс  па ;от же; регнетр 5, па регис11 )е 4 ()Д. ,ч:  з это врем  пр мой код счиTRinioro Miic.ia. (хема обпаружони; отказавших ;)азр):дов 11 и:, совпадеппю содержилюго

однопмеи1:ых разр дов определ ет позиции отказавнл1х разр дов и запоминает их. Схема развертки числа 12 запрещает заптсь ипформан1М в разр ды регистра 4, соответствующие (зтказавн :м )а: р дам, затем число записывар а: р ды.

J-3 момент об ару кенн  onjn6KH адрес отказавгией  чейки ностунает на первый дополнительный адрееный блок 18, на выходе последпего формп:Э;|етс  адрес  чсйкн дополнптельпой пам ти, в состав коЧ)рой вход т резервпые разр ды отказави:ей , еслн псследн   относнтс  к ocHOBHoii нал1}гти.

Если отказавпш   чейка опгосптс  х дополпительной иам тн, то на выходе первого дополнитслы1 ()1-о адресного блока 18 формируетс  непосредственно адрес отказавшей  чейкн. Второй донолнртельный адресный блок 19 заноснт постунившпй адрес в дополнительный паконнтель 21 таким образом, чтобы поступившие адреса располагались в пор дке возрастани . При этом, на счетчик 20, на котором первоначально было записано общее число  чеек основной и дополнительной пам ти, поступает сигнал вычитани  «1. На счетчике, таким образом, фиксируетс  текущее зиачение общего объема пам ти иакопител  1. При последующем обращении к заиоминающему устройству с самоконтролем, адрес вызываемой  чейки поступает на первый входной регистр 24. Дополнительный дешифратор адреса 26 определ ет к какому виду пам ти основной или дополнительной) относитс  вызываема   чейка . В первом случае на выходе элемента ИЛИ 27 формируетс  логический «О, разрешающий прохождение сигнала через элементы И 28, 30 и закрывающий элемент И 29. Адрес вызваниой  чейки через элемент задержки 31 и элемент И 28 иоступает иа второй входной регистр 25 и дальше через элементы И 30 и ИЛИ 32 на регистр адреса 17.

Если вызываема   чейка относитс  к дополнительной иам ти, то па выходе элемента ИЛИ 27 формируетс  логическа  «1, котора  запрещает передачу сигналов через элементы И 28, 30 и иоступает на вход сумматора 23. Адрес вызываемой  чейкн поступает на блок сравнени  22. Туда же поступает первый (т. е. наимеиьший) из адресов, хран щихс  в дополпительпом пакопителе 21. Если вызываемый адрес меньще поступившего из дополнительного накопител  21, то первый поступает на второй входной регистр 25. В противном случае к адресу вызываемой  чейки на сумматоре 23 прибавл етс  «1 и вновь образовавщийс  адрес поступает на блок сравнени  22 вместе со вторым по очередности адресом, хран щемс  в дополнительном накопителе 21.

В дальнейшем работа аналогична  описанной будет иметь место до тех пор, пока вызываемый адрес не окажетс  меньше очередного адреса из дополнительного накопител  21, или все адреса, которые имелись в дополнительном накопителе будут исчерпаны.

Таким образом, иа второй входной регистр 25 поступит адрес, отличающийс  от поданного на первый входной регистр 24 на столько единиц, сколько дополнительных  чеек с адресами , меньшими вызываемого, вышли из стро  (адреса последиих хран тс  в дополнительном накопителе 21).

Через элемент И 29 преобразованный адрес поступает на блок переадресапии 33. Последний осуществл ет преобразование поступающего на его вход адреса в последовательность адресов тех основных  чеек, резервные разр ды которых образуют дополнительную  чейку с адресом, поданным на вход блока переадресации 33.

В качестве возможного варианта исиолиенн  блока иереадресаиин 33 рассматриваетс  блок переадресации, выполн ющий исреадресацию согласно вырал еи)по

Л,(Л„- 1-Л) + /С

где Лм - входной адрес блока переадресации; АК - выходной адрес блока переадресации;

а - количество  чеек в группе основных

 чеек, резервные разр ды которых образуют одну дополннте- .ьную  чейку;

А - количество основных  чеек; К - номер основной  чейки в группе

().

Это реализуетс  последовательной подачей исходного адреса на сумматор 34 и блок умноженн  35. затем с помощью сумматора 37 производитс   -кратное прибавление «1. На выходе блока переадресации формируетс  последовательность адресов Ак.

Таким образов;, описанное запоминающее устройство с самоконтролем обеспечивает использование тех резервных разр  т.ов в качестве дополнительной пам ти, которые не используютс  дл  замены вышедших из стро  разр дов основной иам ти. Запоминающее устройство с самоконтролем при незначительных аппаратурных затратах позвол ет существенно увеличить эффективиый объем пам ти накоиител , особеино ири большом объеме основной пам ти. Наприлтер, если осиовна  пам ть иакопител  состоит из 8192  чеек и в каждой  чейке имеетс  37 разр дов (из них 5 резервиых), то объем дополнительной пам ти составит 1256  чеек.

Claims (2)

1.Иатент США 3742459, кл. 34-172.5, 1973.

2.Авторское свидетельство СССР „Yg 504249, кл. G НС 29/00, 1974 (прототип).

Г

33

от