SU1633461A1 - Запоминающее устройство с коррекцией модульных ошибок - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  повышени  надежности запоминающих устройств, выполненных на интегральных микросхемах.

Цель изобретени  -- повышение надежности устройства.

На фиг 1 представлена схема запоминающего устройства с коррекцией модульных ошибок; на фиг. 2 - схема формировател  суммы номеров единичных байтов; на фиг. 3 - схема первого блока обнаружени  ошибок; на фиг. 4 - схема формировател  номера искаженного байта; на фиг. 5 - схема блока коррекции ошибок; на фиг. 6 - схема третьего блока обнаружени  ошибок.

Устройство содержит блоки 1,- 1 ю пам ти , образующие накопитель с адресными входами 2. входами 3 записи, входами 4 считывани , информационными входами 5 и информационными выходами 6, входами 7 и выходами 8 контрольных разр дов первой группы , входами 9 и выходами 10 контрольных разр дов второй группы, входами 1 1 и выходами 12 контрольных разр дов третьей группы, входной 13 и выходной 14 формирователи сумм номеров единичных байтов , входной 15 и выходной 16 формирователи сумм номеров нулевых байтов, формирователь 17 поразр дной суммы байтов , первый 18 и второй 19 блоки обнаружени  ошибок, формирователь 20 номера искаженного байта, дешифратор 21, блок 22 коррекции ошибок, третий блок 23 обнаружени  ошибок, информационные выходы 24 устройства, первый 25, второй 26 и третий 27 контрольные выходы устройства.

Входной 13 и выходной 14 формирователи сумм номеров единичных байтов (фиг. 2) содержат первую 28. вторую 29, третью 30 группы элементов И, группу элементов И - НЕ 31, первую 32 и вторую 33

О

со со

Јь

О

группы элементов ИЛИ, первый 34 и второй 35 шифраторы, сумматор 36 по модулю два, семафорный выход 37, информационный выход 38. Пор док соединени  выходов первой группы элементов И 28, группы элементов И-НЕ 31 с входами второй 29 и

шифратора.

третьей 30 группами элементов И определ етс  табл. 1, где обозначены выходы А, Б, В, Г, Д, Е, Ж, 3 первой 28 группы элементов И, выходы Ki-Кз первого 34 шифратора и выходы Ki-Кб второго 35

Выход А первой группы элементов И 28 используетс  дл  формировани  семафорных разр дов.

Входной 15 и выходной 16 формирователи сумм номеров нулевых байтов аналогичны входному 13 и выходному 14 формировател м сумм номеров единичных байтов (фиг. 2). На входы входного 15 и выходного 16 формирователей сумм номеров нулевых байтов подаютс  обратные чоды информационных слов.

Первый 18 и второй 19 блоки обна ружени  ошибок (фиг. 3) содержат сумматоры 39-42 по модулю два, первый 43, второй 44 и третий 45 элементы ИЛИ, первый 46, второй 47 элементы И, выходную группу элементов И 48, контрольные выходы 49 и информационные выходы 50 Комбинационна  схема, построенна  на первом 43, втором 44, третьем 45 элементах ИЛИ, первом 46 и втором 47 элементах И, формирует сигналы на контрольных выходах 49 в соответствии с табл. 2.

Таблица 2

ка

Исправима  ошибка

Таблица 1

Формирователь 20 номера искаженного байта (фиг. 4) содержит первую 51, вторую 52 группы элементов НЕ, первый 53 и второй 54 элементы И, группу элементов И 55, группу элементов ИЛИ 56, пер- 5 вый 57 и второй 58 элементы ИЛИ-НЕ, первые 59, вторые 60, третьи 61 и четвертые 62 входы.

Блок коррекции ошибок (фиг. 5) содержит первую 63, вторую 64, третью 65 группы элементов И, группу элементов ИЛИ 66, первую 67 и вторую 68 группы элементов НЕ, выходной сумматор 69 дл  поразр дного сложени  байтов, коммутирующие входы 70. Коммутирующие входы 70 на пер- 5 вую 67, вторую 68 группы элементов НЕ и третью 65 группу элементов И поступают от дешифратора 21.

Входной формирователь 17 и выходной сумматор 69 дл  поразр дного сложе- 0 ни  байтов построены на сумматорах по модулю два.

Третий блок 23 обнаружени  ошибок (фиг. 6) содержит группу сумматоров 71 по модулю два, элемент ИЛИ-НЕ 72, пер- вый 73, второй 74 и третий 75 элементы И, элемент ИЛИ 76.

Значени  входных шин третьего 23 блока обнаружени  ошибок представлены в табл. 3.

Таблица 3

Обозначение в, ода

Откуда считываютс  значени 

С контрольных выходов

49 второго 19 блока обнаружени  ошибок

С контрольных выходов

49 первого 18 блока обнаружени  ошибок

С нулевого по номеру байта информационного выхода 6

С выхода сумматора 69

С нулевого по номеру из коммутирующих входов 70

Выходы 25 и 26 третьего блока 23 обнаружени  ошибок  вл ютс  первым 25 и вторым 26 контрольными выходами ст- ройства

Сигналы на выходах 25 и 26 форми руютс  в соответствии с табл 4

Таблица 4

Байтова  ошибка в первом контрольном байте.

1,2,3,4,5,6 ипи 7 - кратна  ошибка

Работу рассмотрим на примере устройства , выполненного на базе восьмиразр дных блоков пам ти и предназначенного дл  хра нени  шестидес тичетырех разр дных информационных слов При записи информационного слова в блоки пам ти определ ютс  байты этого слова с кодами 00000000 и 11111111 и отдельно суммируютс  номера этих байтов Если код 00000000 или 11111111 содержитс  в байте с номером 000, то выставл етс  единичный сигнал на одной из двух позиций контрольных разр дов , указывающих на наличие в байте с номером 000 кодов 00000000 или 11111111

Дл  хранени  контрольных разр дов потребуетс  два байта один байт контрольных разр дов используетс  дл  хранени  поразр дной суммы байтов информа ционного слова, второй байт - дл  хранени  суммы номеров байтов, код которых состоит из единиц (три разр да), суммы но меров байтов, код которых состоит из нулей (три разр да), а также дл  хра

0

5

0

5

0

5

0

5

нени  двух контрольных разр дов, указавших на наличие в байте с номером 000 кодов 00000000 или 11111111

При записи информационного слова в блоки 1| - la пам ти формируютс  поразр дна  сумма байтов информационного слова и суммы номеров единичных и нулевых байтов, которые записываютс  в бло.ки lj 110 пам ти

При считывании информационно ч слова из блоков 1|-lg пам ти формируютс  суммы номеров единичных и нулевых байтов, которые в блоках обнаружени  ошибок суммируютс  по модулю два со считанными из блока пам ти суммами единичных и нулевых байтов

Если, например, в результате отказа из блоков 1, -18 вместо записанного байта информационного слова считываетс  константа 11111111, то на выходе первого 18 блока обнаружени  ошибок формируетс  номер этого байта

Этот номер искаженного байта через формирователь 20 номера искаженного байта по ступает на дешифратор 21 Единичный сигнал , сформированный в результате дешифрации , заблокирует выдачу искаженного байта Вместо искаженного байта выдаетс  истинный байт информации, полученной в результате поразр дного суммировани  по модулю два исправных байтов и считанной из блока пам ти пор зр дной суммы байтов

Устройство работает следующим образом

При записи коды чисел по входам 5 поступают на информационные входы блоков li- IN и на входы формирователей 13, 15 и 17, формирование контрольных раз р дов Ki - Кь в формировател х 13 и 15 происходит в соответствии с табл 1, котора  указывает последовательность получени  контрольных разр дов Ki - Kh в режимах записи и считывани 

Например, если в единичном состо нии на ходитс  только нулевой, второй и п тый байты информационных разр дов, т е их состо ние соответствует коду 11111111, то на выходе первой группы элементов И 28 формируетс  код 10010100, на выходе группы элементов И -НЕ 31 формируетс  код 01101011 (фиг 2) В результате этого на выходе первого шифратора 34 формируютс  сигналы Ki - Кз, код которых 011, и на выходе второго шифратора 35 формируютс  сигналы К4-КБ, код которых 101 Эти контрольные разр ды Ki - К5 и К4-Кб складываютс  по модулю два в сумматоре 36, на информационном 38 выходе которого формируетс  сумма номеров единичных байтов 110 Единичное состо ние семафорно го выхода 37 сигнализирует об едичнич- ном состо нии байта с номером 000

Ааналогична работа формировател  15

суммы номеров нулевых байтов, если один или несколько байтов информационных разр дов наход тс  в состо нии 00000000. Результат формировател  17, который производит поразр дное суммирование байтов входных информационных разр дов, записываетс  в один из блоков 1э-1 ю пам ти дл  хранени  контрольных разр дов

При считывании информационные разр ды из блоков 1 - Is поступают на входы формирователей 14 и 16 и на вход блока 22 коррекции ошибок Функционирование формирователей 14 и 16 аналогично работе формирователей 13 и 15 соответственно Сформированные при считывании в формировател х 14 и 16 суммы номеров единичных и нулевых байтов и суммы номеров единичных и нулевых байтов, сформированные при записи и хран щиес  в блоках 1) - ho пам ти, поступают на входы перво го 18 и второго 19 блоков обнаружени  ошибок Вместе с суммами номеров и единичных байтов на входы первого 18 и второго 19 блоков обнаружени  ошибок поступают семафорные разр ды из формирователей 14 и 16 и ш блоков 1ч-IID пам ти В результате поразр дного сложени  на сумма торах 40 -42 по модулю два (фиг 3) на информационных выходах 50 по вл етс  чис- ювой код номера неисправного байта Единичное значение сигнала на выходе сумма- юра 39 по два сигнали зирует о неисправности байга с нулевым номером Состо ние контрольных выходов 49 сигна лизир ет о наличии (отсутствии) исправимых (неисправимых) ошибок в считанных и блоков I, U информационных разр дах

С выходов блоков 18 и 19 коды номеров искаженных байтов на выходах 50 и информационных выходах контрольных сигналов 49 на входы формировател  20 номера искаженного айта (фиг 4) Контрольные раф ды с выхода блока 19 обнаружени  ошибок поступают на первые вхо 1,ы 59, контрольные разр ды с выхода блока 18 обнаружени  ошибок поступают на вторые входы 60 Коды номеров неисправных байтов с выхода блока 19 обнаружени  ошибок поступают на третьи входы 61, а коды номеров неисправных байтов с выхода блока 18 обнаружени  ошибок - на четвертые входы 62 На выходе формировател  20 номера искаженного байта по вл етс  код номера искаженного байта в том случае , если выполн етс  условие

/00,s Л 1U/V/ И,,, ЛОО|Ч/,

00,н

где г числовой код контрольного выхода llisj блока 18 обнаружени  ошибок,

00,9 числовой код контрольного выхода jj

1 19J

блока 19 обнаружени  ошибок

0

5

Если это условие не выполн етс , то на выходе элемента ИЛИ- НЕ 58 по вл етс  единичный сигнал на контрольном выходе 25, который сигнализирует о неисправимой ошибке

С выходов формировател  20 код искаженного байта поступает на входы дешифратора 21, который преобразует его в унитарный

Единичный сигнал, поступивший с выхода дешифратора 21 на один из входов 70 (фиг 5), запрещает выдачу искаженного байта информационных разр дов через пер вую 63 группу элементов И в выходной 69 и через вторую 64 группу элементов И на вход группы элементов ИЛИ 66, выходы которой  вл ютс  инфор мационными выходами 24 устройства Этот же единичный сигнал разрешает выдач исправленного байта информационных разр дов на вход группы элементов ИЛИ 66 и далее на информационные выходы 24 устройства Исправление байта ск ществл - етс  в выходном сумматоре 69 поразр дного сложени  байтов информационных разр дов, поступивших с выходов пер вой 63 группы элементов И, и поразр д ной байтов, полученной в форми рователе 17 и поступающей из блокое 1Ч IID пам ти по первым 8 контрольных выходам На ныхот,е сумматора 69 сфор мируетс  скорректированный байт информационного слова Таким образом происходит коррекци  пакетных ошибок

Пусть, например, на информационные входы 5 блоков 1| - 1Ч пам ти коа числа

пицц оою; 101 оооооооо ииоыо

01000010 11111111 10101100 11001011

Тогда во входном формирователе 13 СУММ номеров единичных байтов (фиг 2) на выходах первой группы элементов И 28 и на выходах группы элементов И - НЕ -И формируютс  восьмиразр дные коды 10000100 и 01111011 соответственно На аналогичных выходах групп элементов во входном формирователе 15 сумм номеров нулевых байтов формируютс  коды 00100000 и 110111111 Поэтому в формирователе 13 на выходе первого шифратора 34 формируетс  код 000, на выходе второго шифратора 35 формируетс  код 101 (табл 1) Следовательно , на информационном выходе 38

0 формируетс  код 101, который представл ет собой сумму номеров единичных байтов записываемого шестидес тичетырех разр дного информационного слова, а семафорный выход 37 находитс  в единичном состо нии, что сигнализирует о наличии в

5 байте с номером 000 кода 11111111

В формирователе 15 на выходе первого шифратора 34 формируетс  код 010, на выходе второго 35 шифратора формирует0

5

0

с  код 000, следовательно, на информационном выходе 38 формируетс  код 010. а семафорный 37 выход находитс  в нулевом состо нии.

В формировате е 17 производитс  поразр дное сложение байтов информационного слова

0-й байт (000) 1-й байт (001) 2-й байт (010) 3-й байт (011) 4-й байт (100) 5-й байт (101) 6-й байт (110) 7-й байт (111) Поразр дна  байтов

сумма

Таким образом, в контрольные блоки lg- 1ю пам ти будут записаны: код 11111100 поразр дной суммы байтов; код 1101, где первый разр д синнализирует о наличии в байте с номером 000 кода 11111111, а следующие три разр да - сумма номеров единичных байтов; код 0010, где первый разр д сигнализирует об отсутствии в байте с номером 000 кода 00000000, а следующие три разр да представл ют сумму номеров нулевых байтов.

Пусть, например, в результате отказа второго блока пам ти из блоков li-18 считываетс  следующее информационное слово:

11111111. 11111111. 01000010. 11111111.

00000000. 11110100. 10101100. 11001011.

Это информационное слово поступает на выходные блоки формировател  14 суммы номеров единичных байтов и формировател  16 сумм номеров нулевых байтов. С выхода формировател  14 на один из входов первого блока 18 обнаружени  ошибок поступит код 1100, где 2, 3, 4 разр ды - поразр дна  сумма номеров единичных байтов. С выхода формировател  16 на один из входов второго блока 19 обнаружени  ошибок поступит вновь сформированный код 0010.

На вторые входы блоков 18 и 19 по шинам 12 и 10, соответственно, поступ т сформированные при записи информационного слова контрольные коды: на блок 18 - код 1101, на блок 19 - код 0010 (фиг. 1). В результате сложени  по модулю два в блоке 18 сформируетс  номер искаженного байта 001:1101 + 1100

0001, который поступит на информационные выходы 50 блока 18 и контрольные разр ды с кодом 11. Эти контрольные разр ды разрешат выдачу номера искаженного байта на информационные выходы 50 (фиг. 3). В результате функционировани  второго блока 19 обнаружени  ошибок

вырабатываютс  коды: на выходе 50-000, на выходе 49-00,0010 +0010

оооо;

Коды с выходов первого 18 и второго 19

блоков обнаружени  ошибок поступают на входы формировател  20 номера ис кажен- ного байта. Код 00 с контрольного выхода 49 блока 19 поступает на первые 59 вхо0 ды формировател  20 номера исках энного байта, код 11 с контрольного выхода 49 блока 18 поступает на вторые 60 входы формировател  20, код 000 с информационного 50 выхода блока 19 на третьи входы 61 формировател  20 и код 001 с вы хода 50 блока 18 на четвертые 62 входы формировател  20. В результате этого на выходе первого 53 элемента И формируетс  сигнал единицы, который разрешает выдачу через группу элементов И 55 и далее через

0 группу элементов ИЛИ 56 на дешифратор 21 кода 001 искаженного байта. Одновременно на контрольном выходе 27 устройства формируетс  нулевой бит, сигнализирующий об отсутствии неисправной ошибки в считанном слове.

Код 001 после дешифрации преобразуетс  в унитарный код 01000000, который поступает на коммутирующие входы 70 блока 22 коррекции (фиг. 5). Единичный разр д унитарного кода запрещает выдачу через первую группу элементов И 63 на выходной сумматор 69 и череч группу элементов И 64, группу элементов ИЛИ 66 на выход 24 устройства искаженного байта с номером 001. В выходном 69 сумматоре формируетс  искаженный байт информационного слова, который по разрешающему единичному сигналу унитарного кода через третью группу элементов И 65. через группу элементов ИЛИ 66 поступит на выход 24 устройства на место заблокированного байта с номером 001.

Формирование исправленного байта информации в выходном сумматоре 69 осуществл етс  за счет поразр дного сложени  байтов информационного слова, пропущенных через первую группу элементов И 63 и поразр дной суммы байтов записанного слова, считанной из контрольных блоков

1Ч-ho пам ти на выход 8:

5

0

5

0

5

0

5

Ф

11111111-

0000000011110100-

01000010-

11111111- 10101100 11001011

11111100-

00101001-

0-й байт (000)

2-й байт (010)

3-й байт (01 1 )

4-й байт (100)

5-й байт (101)

6-й байт (ПО)

7-й байт (111)

Поразр дна  сумма

байтов

Исправленный байт с

номером 001.

11

Принцип обнаружени  одиночных, двухкратных и более кратных (до 8 кратных ) ошибок в информационном слове и поразр дной сумме байтов заключаетс  в следующем

В тех случа х, когда однонаправленных ошибок в считанном информационном слове нет, т е контрольные выходы 49 блоков 18 и 19 обнаружени  выдают сигнал 00, в третьем блоке 23 обнаружени  ошибок

к выходам дешифратора, а выходы первой группы  вл ютс  информационными выходами устройства, отличающеес  тем, что, с целью повышени  надежности, в устройст во введены входной и выходной формирователи суммы номеров единичных байтов, входной и выходной формирователи сум мы номеров нулевых байтов, первый, вто рой и третий блоки обнаружени  ошибок и формирователь номера неисправного байта,

в тпетьем блоке z,i оонаруженин ошииок ч- гi (фи 6) в группе 71 сумматоров по мо 10 причем входы входных формирователей сум (фиг о;, в ipymie Lyимы номеров нулевых и единичных баи

гов соединены с информационными входами устройства, а их выходы подключены

к входам контрольных разр дов соответст

Если не совпали все 8 разр дов, значит байтова  ошибка в контрольных разр дах (в поразр дной сумме байтов) или информационном слове 1-7 несовпадений на

дулю два производитс  поразр дное сравнение нулевых по номеру байтов считан ного из блока Ь пам ти и сформирован

s.s, - ™ЈЕ

с входами первой группы соответственно первого и второго блоков обнаружени  ошибок входы второй группы которых под

rxPoTTvrb; a;op;B 7rD;;r; ;ro 20 «люмены к выходам выходных формирова дваТказРывает „I налиме 1-7 кратных °Ш Та°кКим образом, в устройстве обнаружи-соединены с выходами информационных раз

ваютс  и исправл ютс  все модульные ошибРЯДОВ накопител  выходы первой группы

„„„пеового и второго блоков обнар жени  оши

ки, вызванные отказами, при которых про 25 соответственной входам первой и второй групп формировател  номера искаженного байта, выходы группы ко торого соединены с входами дешифрато ра один из выходов которого подключен Зо к вход третьего блока обнаружени  ошибок , выходы которого  вл ютс  первым и вторым контрольными выходами устройства, выходы второй группы первого блока обна р жени  ошибок соединены с вхо ами пер вой группы третьего блока обнаружени  оши

,а:„ ;с™йства в™Ды и фор«аиионны 36 б т СтьеЙ Ф°Р 2азр,дУоВ Р„ак„„„те.„ ..,ЯЮТСФ, Р„„фоР„аи„ кГо Г Г о ьГм

выходом устройства, выходы второй группы второго блока обнаружени  ошибок подключены к входам четвертой группы форми

накопител , выходы информационных разр  40 ровател  номера искаженного байта и к вхо дов и контрольных разр дов первой группылам второй группы третьего блока обнаугружени  ошибок, входы третьей группы которого соединены с выходами информационных разр дов накопител 

исход т изменени  любого кода в состо  ни  00000000 или 11111111 Кроме того, обнаруживаютс  одиночные и многократные (до 8 и кратности) ошибки

Форсила изобретени 

Запоминающее устройство с коррекцией МОДУЛЬНЫХ ошибок, содержащее накопитель, адресные входы, входы записи и считыва ни  которого  вл ютс  одноименными вхо

онными входами устройства и соединены с входами формировател  поразр дной суммы байтов, выходы которого подключены к вхо дам контрольных разр дов первой группы

которого соединены с входами первой и вто рой группы блока коррекции ошибок, вхо- 1Ы третьей группы которого подключены

1633461

к выходам дешифратора, а выходы первой группы  вл ютс  информационными выходами устройства, отличающеес  тем, что, с целью повышени  надежности, в устройст во введены входной и выходной формирователи суммы номеров единичных байтов, входной и выходной формирователи сум мы номеров нулевых байтов, первый, вто рой и третий блоки обнаружени  ошибок и формирователь номера неисправного байта,

ч- гi0 причем входы входных формирователей сум мы номеров нулевых и единичных баи

гов соединены с информационными входами устройства, а их выходы подключены

к входам контрольных разр дов соответст

s.s, - ™ЈЕ

- 50

Фиг.З

60

52

з5Ь

56

К5л, 21

58

27

65л. 23

Фи$.5

W-1Q W-tB

73

75

25

%

L- 26

Фие.б

Claims (1)

1. Формула изобретения

   Запоминающее устройство с коррекцией модульных ошибок, содержащее накопитель, адресные входы, входы записи и считывания которого являются одноименными входами устройства, входы информационных разрядов накопителя являются информационными входами устройства н соединены с входами формирователя поразрядной суммы байтов, выходы которого подключены к входам контрольных разрядов первой группы накопителя, выходы информационных разрядов и контрольных разрядов первой группы которого соединены с входами первой и второй группы блока коррекции ошибок, входы третьей группы которого подключены к выходам дешифратора, а выходы первой группы являются информационными выходами устройства, отличающееся тем, что, с целью повышения надежности, в устройство введены входной и выходной формирователи суммы номеров единичных байтов, входной и выходной формирователи суммы номеров нулевых байтов, первый, второй и третий блоки обнаружения ошибок и формирователь номера неисправного байта, Ю причем входы входных формирователей суммы номеров нулевых и единичных байтов соединены с информационными входами устройства, а их выходы подключены к входам контрольных разрядов соответственно второй и третьей групп накопителя, выходы контрольных разрядов второй и третьей групп которого соединены с входами первой группы соответственно первого и второго блоков обнаружения ошибок, входы второй группы которых под20 ключены к выходам выходных формирователей суммы номеров соответственно нулевых и единичных байтов, входы которых соединены с выходами информационных разрядов накопителя, выходы первой группы ₂₅ первого и второго блоков обнаружения ошибок подключены соответственно к входам первой и второй групп формирователя номера искаженного байта, выходы группы которого соединены с входами дешифратора, один из выходов которого подключен 3Q к входу третьего блока обнаружения ошибок, выходы которого являются первым и вторым контрольными выходами устройства, выходы второй группы первого блока обнаружения ошибок соединены с входами первой группы третьего блока обнаружения оши35 бок и с входами третьей группы формирователя номера искаженного байта, выход которого является третьим контрольным выходом устройства, выходы второй группы второго блока обнаружения ошибок подключены к входам четвертой группы форми40 рователя номера искаженного байта и к входам второй группы третьего блока обнаружения ошибок, входы третьей группы которого соединены с выходами информационных разрядов накопителя.

   ФигФ

   28 31 -Λ- -d -Λ- -&ь- -Gu -Λ- -Λ-

   Фиг. 2

   Фиг. δ

   65л. 23

   Фиг. 5