SU1156143A1

SU1156143A1 - Запоминающее устройство с обнаружением многократных ошибок

Info

Publication number: SU1156143A1
Application number: SU823525018A
Authority: SU
Inventors: Геннадий Александрович Бородин
Original assignee: Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт
Priority date: 1982-12-20
Filing date: 1982-12-20
Publication date: 1985-05-15

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ МНОГОКРАТНЫХ ОШИБОК, содержащее первую группу формирователей контрольных разр дов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопител , входы формирователей контрольных разр дов по нечетному модулю первой группы, одни из входов первого формировател четности, входы элементов И первой группы вл ютс информационными входами устройства, выход первого формировател четности соединен с первым контрольным входом накопител , второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формировател четности и входы первой группы второго формировател четности подключены к выходам элементов И первой группы. входы второй группы второго формировател четности и входы третьего формировател четности соединены с выходами формирователей контрольных разр дов по нечетному модулю первой группы, информационные выходы накопител вл ютс информационными выходами устройства и соединены с входами формирователей контрольных разр дов по нечетному модулю второй группы , входами элементов И второй группы и одними из входов четвертого формировател четности, выходы формировател контрольных разр дов по нечетному модулю второй группы соединены с входами первой группы п того формировател четности и входами шестого формировател четности, выходы элементов И второй групI пы подключены к другим входам четвертого формировател четности и входам вто (Л рой группы п того формировател четности , выходы формирователей четности с четвертого по шестой подключены к одним из входов блока контрол , другие входы которого соединены с контрольными выходами накопител , а выход вл етс контрольным выходом устройства, отличающеес тем, что, с целью повышени надежности устройства , в него введены группы элементов ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ ел первой группы подключены к информационО ) ным входам устройства, а выходы - к 1входам третьей группы второго формирова тел четности, входы элементов ИЛИ-НЕ со второй группы соединены с выходами накопител , а выходы - с входами третьей группы п того формировател четности.

Description

Изобретение относитс к вычислительной технике, а именно к системам пам ти с модульной структурой и средствами обнаружени многократных ошибок.

Известно запоминающие устройство с обнаружением ошибок, содержаш,ее накопитель из модулей пам ти, блоки формировани контрольных разр дов по нечетному модулю и схему выработки ошибки 1.

Недостатком этого устройства вл етс невозможность обнаружени всех многократных ошибок, которые могут возникнуть при отказах многоразр дных модулей пам ти .

Наиболее близким к предлагаемому, вл етс запоминающее устройство с автономным контролем, содержащее накопитель , информационные входы которого соединены с входами первого формировател контрольных разр дов, первого формировател четности и входами элементов И первой группы, контрольные входы - с выходами первого блока формирователей четности и первого формировател четности, информационные выходы накопител подключены к входам второго формировател контрольных разр дов, элементов И второй группы и второго формировател четности , контрольные выходы - к одним из входов блока контрол , соединенного с вторым блоком формирователей четноети 2.

Недостатком известного устройства вл етс невозможность обнаружени всех ошибок в пределах п тиразр дных модулей пам ти, вход щих в накопитель, что снижает надежность устройства.

Цель изобретени - повышение надежности устройства.

Поставленна цель достигаетс тем, что в запоминающее устройство с обнаружением многократных ошибок, содержащее первую группу формирователей контрольных разр дов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопител , входы формирователей контрольных разр дов по нечетному модулю первой группы, одни из входов первого формировател четности, входы элементов И первой группы вл ютс информационными входами устройства, выход первого формировател четности соединен с первым контрольным входом накопител , второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формировател четности и входы первой группы второго формировател четности подключены к выходам элементов И первой группы, входы второй группы второго формировател четности и входы третьего формировател четности соединены с выходами формирователей контрольных разр дов по нечетному модулю первой группы, информационные выходы накопител вл ютс информационными выходами устройства

и соединены с входами формирователей контрольных разр дов по нечетному модулю второй группы, входами элементов И второй группы и одними из входов четвертого формировател четности, выходы формировател контрольных разр дов по нечетному модулю второй группы соединены с входами первой группы п того формировател четности и входами шестого формировател четности, выходы элементов И второй группы подключены к другим входам

5 четвертого формировател четности и входам второй группы п того формировател четности, выходы формирователей четности с четвертого по шестой подключены к одним из входов блока контрол , другие входы которого соединены с контрольными выходами накопител , а выход вл етс контрольным выходом устройства, введены группы элементов ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ первой группы подключены к информационным входам устройства,

5 а выходы - к входам третьей группы второго формировател четности, входы элементов ИЛИ-НЕ второй группы соединены с выходами накопител , а выходы - с входами третьей группы п того формировател четности.

На фиг. 1 представлена функциональна схема запоминающего устройства; на фиг. 2 - пример реализации св зей между блоками устройства дл i-ro модул пам ти (1з1,...5) при кодировании информации; на фиг. 3 - алгоритм кодировани всех возможных комбинаций в пределах п ти разр дов дл любого из модулей пам ти.

Запоминающее устройство содержит 0 (фиг. 1) накопитель 1, состо щий из модулей 2 пам ти, первую группу формирователей 3 контрольных разр дов по нечетному модулю, первую группу элементов И 4, первый формирователь 5 четности, первую группу элементов ИЛИ-НЕ 6. Накопитель 1 имеет информационные 7 и контрольные 8-10 входы. Устройство также содержит второй формирователь 11 и третий 12 формирователи четности, вторую группу формирователей 13 контрольных разр дов 0 по нечетному модулю, вторую группу элементов И 14, четвертый формирователь 15 четности, вторую группу элементов ИЛИ-НЕ 16. Накопитель 1 имеет информационные 17 и контрольные 18 выходы. Устройство также содержит блок 19 контрол , 5 имеющий выход 20, п тый 21 и шестой 22 формирователи четности.

Устройство работает следующим образом .

По существу при кодировании и декодировании выработка трех контрольных разр дов KI-Кз происходит на основе следующих выражений, которые реализуютс соответствующими блоками:

К Е (а +г1 + а} )-f )(ai А al,Aas)j мод. 2 Кг ( а} л а Л ai Л а Л а} ) +

+ (а{ V ai V aj v а v а) + т{ мод. 2 (г) мод. 2

Значение разр да Ki вырабатываетс формировател ми 5 и 15, Кг - формировател ми 11 и 21, KS- формировател ми 12 и 22. Соответствующий элемент. И из rpynn.4 и 14 вырабатывает функцию (г а|л а л а ), соответствующий элемент ИЛИ-Н.Е из групп 6 и 16 вырабатывает функцию (а/ v ai v а v

ai V aj). Таким образом, при записи по информационным входам 7 поступают коды чисел и они записываютс в информационные разр ды накопител 1. Блоки 3-6, 11 и 12 вырабатывают значени трех контрольных разр дов , которые записываютс в контрольные разр ды накопител 1. При считывании значени информационных разр дов поступают на выходы 17 и на входы блоков 13-16, а затем и на входы блоков 21 и 22. Контрольные разр ды с выхода накопител поступают на блок 19, где происходит поразр дное сравнение (по модулю два) считанных и сформированных контрольных разр дов. Если ошибка обнаруживаетс , то на выходе 20 блока 19 вырабатываетс признак ошибки (несравнени ).

Таким образом, по сравнению с прототипом , предлагаемое устройство обеспечивает обнаружение ошибок до 5-ой кратности включительно.

I I

7

Claims

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ МНОГОКРАТНЫХ ОШИБОК, содержащее первую группу формирователей контрольных разрядов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами формирователей контрольных разрядов по нечетному модулю первой группы, информационные выходы накопителя являются информационными выходами устройства и соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы, входами элементов И второй группы и одними из входов четвертого формирователя четности, выходы формирователя контрольных разрядов по нечетному модулю второй группы соединены с входами первой группы пятого формирователя четности и входами шестого формирователя четности, выходы элементов И второй группы подключены к другим входам четвертого формирователя четности и входам второй группы пятого формирователя четности, выходы формирователей четности с четвертого по шестой подключены к одним из входов блока контроля, другие входы которого соединены с контрольными выходами накопителя, а выход является контрольным выходом устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены группы элементов ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ первой группы подключены к информационным входам устройства, а выходы — к входам третьей группы второго формирователя четности, входы элементов ИЛИ-НЕ второй группы соединены с выходами накопителя, а выходы — с входами третьей группы пятого формирователя четности.

>