SU1149315A1 - Запоминающее устройство с обнаружением ошибок - Google Patents

Abstract

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ ОШИБОК, содержащее накопитель, числовые входы которого подключены к входам одних из формирователей контрольных сигналов по модулю три первой группы, а числовые выходы - к входам одних из формирователей контрольных сигналов по модулю три второй группы, и блок сравнени , одни из входов которого соединены с контрольными выходами накопител , а выход  вл етс  контрольным выходом устройства, информационными входами и выходами которого  вл ютс  числовые входы и выходы накопител , дтличающеес  тем, что, с целью повышени  точности контрол  устройства, в него введены группы формирователей сигналов коррекции и формирователи сигналов четности, причем входы одних из формирователей сигналов коррекции первой группы соединены с числовыми входами накопител , а выходы подключены соответственно к одним из входов первого и второго формирователей сигналов четности, другие входы которых соединены с выходами формирователей контрольных сигналов по модулю три первой группы, а выходы - с контрольными входами накопител , входы одних из формирователей сигналов коррекции второй группы подключены к числовым выходам накопител , а выходы соединены соответственно с одними из входов третьего и четвертого формирователей сигналов четности, другие входы которых подключены к выходам формирователей контрольных сигналов по модулю три второй группы, а выходы - к другим входам блока сравнени . СО со 01

Description

Фг/г. /

2.Устройство по п. 1, отличающеес  тем, что адресные входы накопител  соединены с входами других формирователей контрольных сигналов по модулю три первой и второй групп и входами других формирователей сигналов коррекции первой и второй групп.

3.Устройство по пп. 1 и 2, отличающеес  тем, что каждый формирователь сигналов коррекции содержит элементы И с первого по шестой, элементы ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первым входам третьего-и п того элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и

с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и п того элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и  вл ютс  первым и третьим пр мыми входами формировател , вторым и четвертым пр мыми входами которого  вл ютс  входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами - соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И,выходами формировател   вл ютс  выходы элементов И с четвертого по шестой.

1

Изобретение относитс  к вычислительной технике и может быть использовано при разработке запоминающих устройств, выполн емых на интегральных микросхемах.

Известно запоминаюшее устройство с обнаружением ошибок, содержащее модульный накопитель и средства обнаружени  ошибок на основе модификации кода Хэмминга 1.

Недостатком этого устройства  вл етс  низка  точность контрол .

Наиболее близким техническим решением к изобретению  вл етс  запоминающее устройство с обнаружением ошибок, содержащее накопитель, блок сравнени , одни из входов которого подключены к первому и второму контрольным выходам накопител , и формирователи контрольных сигналов по модулю три, входы одних из которых соединены с информационными входами накопител , а входы других - с выходами накопител  2.

Недостатком известного устройства  вл етс  низка  точность контрол , так как в нем не обнаруживаютс  двухразр дные и четырехразр дные ошибки при применении в накопителе четырехразр дных модулей пам ти . Не обнаруживаютс  наиболее веро тные ошибки при применении п ти-восьмиразр дных модулей пам ти и не контролируютс  адресные цепи.

Цель изобретени  - повышение точности контрол  устройства при применении четырех-восьмиразр дных модулей пам ти, а также обнаружение адресных ошибок.

Поставленна  цель достигаетс  тем, что в запоминающее устройство с обнаружением ошибок, содержащее накопитель, числовые входы которогЪ подключены к входам одних из формирователей контрольных сигналов по модулю три первой группы, а числовые выходы - к входам одних из формирователей контрольных сигналов по модулю три второй группы, и блок сравнени , одни из входов которого соединены с контрольными выходами накопител , а выход  вл етс  контрольным выходом устройства, инQ формационными входами и выходами устройства  вл ютс  числовые входы и выходы накопител , введены группы формирователей сигналов коррекции и формирователи сигналов четности, причем входы одних из формирователей сигналов коррекции первой

5 группы соединены с числовыми входами накопител , а выходы подключены соответственно к одним из входов первого и второго формирователей сигналов четности, другие входы которых соединены с выходами

Q формирователей контрольных сигналов по модулю три первой группы, а выходы - с контрольными входами накопител , входы одних из формирователей сигналов коррекции второй группы подключены к числовым выходам накопител , а выходы соединены

соответственно с одними из входов третьего и четвертого формирователей сигналов четности, другие входы которых подключены к выходам формирователей контрольных сигналов по модулю три второй группы, а выходы - к другим входам блока сравнени . Кроме того, адресные входы накопител  соединены с входами других формирователей контрольных сигналов по модулю три первой и второй групп и входами других формирователей сигналов коррекции первой и второй групп.

При этом каждый формирователь сигналов коррекции содержит элементы И с первого по шестой, элементы ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первым входам третьего и п того элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и п того элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и  вл ютс  первым и третьим пр мыми входами формировател , вторым и четвертым пр мыми входами которого  вл ютс  входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами - соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И, выходами формировател   вл ютс  выходы элементов И с четвертого по шестой.

На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг. 2 - функциональные схемы наиболее предпочтительных вариантов выполнени  формирователей сигналов коррекции дл  случаев выполнени  накопител  из четырех-шестиразр дных модулей пам ти соответственно.

Устройство содержит (фиг. 1) накопитель 1, выполненный из модулей 2 пам ти, с адресными 3, управл ющими 4 и 5 и числовыми 6 входами, первую группу формирователей 7 контрс)льных сигналов по модулю три, первую группу формирователей 8 сигналов коррекции, первый 9 и второй 10 формирователи сигналов четности, контрольные входы 11 и числовые выходы 2 накопител  1. Устройство содержит также вторую группу формирователей 13 контрольных сигналов по модулю три, вторую группу формирователей 14 сигналов коррекции, третий 15 и четвертый 16 формирователи сигналов четности и блок 17 сравнени  с одними из входов 18 и выходом 19.

Накопитель 1 состоит из М модулей 2 пам ти, число разр дов каждого из которых К равно от четырех до восьми. В соот-. ветствйи с этим числовые входы 6 и выходы 12 подраздел ютс  на М групп, а адресные входы 3 - на L групп по К разр дов в каждой группе. Кажда  группа входов 3, 6 и выходов 12 подключаетс  к входам соответствующего из формирователей 7, 8, 1,3 и 14, число которых в каждой группе равно (М 4- L).

Каждый из формирователей 8 и 14 сигналов коррекции дл  примера выполнени  накопител  1 из четырехразр дных модулей 2 пам ти содержит (фиг. 2) элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 20, элементы И 21-26 с первого по шестой, первый 27 и второй 28 элементы ИЛИ.

Дл  примера выполнени  накопител  1 из п тиразр дных модулей 2 пам ти каждый из формирователей 8 и 14 содержит (фиг. 3) элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 29-31, элементы ИЛИ 32-34 и элементы И 35-46.

Дл  примера применени  шестиразр д0 ных модулей 2 пам ти каждый из формирователей 8 и 14 содержит (фиг. 4) элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 47-50, элементы ИЛИ 51-54 и элементы И 55--86.

На фиг. 2-4 обозначень например, г1р 5 мые 6i-6б и инверсные 6,-6 значени  сигналов, поступающих по соответствующим разр дам группы входов 6.

Устройство работает следующим образом .

Работу устройства рассмотрим на примере выполнени  накопител  1 из четырехразр дных модулей 2 пам ти (фиг. 1) и формировани  значений контрольных разр дов из значений информационных разр дов на входах 6.

5 В режиме записи по входам 3 поступают коды адресов чисел, подлежащих записи в очередном цикле записи. На входе 4 устанавливаетс  потенциал разрешени  записи, а по входам 6 поступают коды чисел, которые должны быть записаны по данному адресу. Пр мые и инверсные значени  кодов чисел поступают также на входы формирователей 7 и 8 (фиг. 2), причем кажда  группа входов 6 поступает на входы соответствующего формировател  7, 8. В каждом формирователе 7 образуетс  вычет по модулютри

5 от соответствующей четырехразр дной группы значений кода числа. На выходе каждого формировател  7 образуютс  сигналы с весом один и с весом два. Все выходы с весом один всех формирователей 7 подаютс  на соответствующие входы формировател  9. Выходы с весом два всех формирователей 7 подаютс  на соответствующие входы формировател  10. Таким образом, получаетс  вычет по модулю три входного числа. С помощью полученных двух контрольных

5 разр дов можно обнаружить все ошибки в одном и трех разр дах. Однако четырехразр дна  ошибка (переход комбинации 0000 в комбинацию 1111 и обратно) не обнаруживаетс , не обнаруживаетс  также часть двух- кратных ошибок. Дл  обнаружени  всех двухкратных ошибок ввод тс  формирователи 8, с помощью которых удаетс  присвоить различные кодовые комбинации кодам чисел, содержащим различное количество единиц в разр дах числа, и одинаковые кодовые комбинации кодам чисел, содержащим одинаковое количество единиц. Математически значени  первого Р1 и второго Р2 контрольных разр дов, получаемых на выходе .формирователей 9 и 10, можно описать следуюшим образом: Р1 |Дг/ ® xixi(xjvxi)vxix(x/ е х)} мод. 2;.. . Р2 S (ri ф xixi(xVx|)vxixi(x{ @ xi)} мод. 2; где г} , г вычет по модулю три с весом один и весом два соответственно; 1 - номер модул  2, i 1-4-М; Xj,xbxi)i - значени  разр дов кода числа i-и группы входов 6. Значени  контрольных разр дов Р1 и Р2 поступают на входы 11 накопител  1. По входу 5 подаетс  сигнал обраш,ени  и информационные разр ды числа совместно с контрольными записываютс  в соответствующие разр ды накопител  1. В режиме считывани  значени  контрольных разр дов РГи Р2 поступают на входы 18 блока 17, а информационные разр ды поступают на входы формирователей 13 и 14, а с их выходов - на входы формирователей 15 и 16. В результате на выходе формирователей 15 и 16 образуютс  значени  контрольных разр дов из считанных информационных разр дов. Выработка значений контрольных разр дов при считывании полностью аналогична получению их при заФиг . 2 писи. в результате в блоке 17 происходит сравнение контрольных кодов, что позвол ет на выходе 19 получить признак совпадени  или несовпадени . Работа устройства с модул ми другой разр дности происходит аналогично. Поскольку процент обнаруживаемых ошибок при модул х два с четырьм  разр дами выше , чем при модул х два с большей ра зр дностью , то целесообразно организовать накопитель 1 так, чтобы старшие разр ды ко-. да чисел хранились в четырехразр дных модул х два, а младшие - в модул х два большей разр дности, что также повышает достоверность хранени  информации. Количество тех и других модулей два определ етс  из требований по надежности к устройству . Таким образом, дл  четырехразр дных модулей два пам ти обнаруживаютс  все ошибки кратностью один-три разр да, т.е. всего 93, всех однонаправленных ошибок , и не обнаруживаютс  четырехкратные ошибки, а дл  п тиразр дных модулей два пам ти обнаруживаютс  все ошибки кратностью один, три-п ть бит. Технико-экономическое преимушество предложенного устройства заключаютс  в более высокой точности контрол  по сравнению с известным устройством.

Фuг.J

S

6j. 6356

/,

r65

.

65 61.

6,62

66

Claims (3)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ ОШИБОК, содержащее накопитель, числовые входы которого подключены к входам одних из формирователей контрольных сигналов по модулю три первой группы, а числовые выходы — к входам одних из формирователей контрольных сигналов по модулю три второй группы, и блок сравнения, одни из входов которого соединены с контрольными выходами накопителя, а выход является кон трольным выходом устройства, информационными входами и выходами которого являются числовые входы и выходы накопителя, дтличающееся тем, что, с целью повышения точности контроля устройства, в него введены группы формирователей сигналов коррекции и формирователи сигналов четности, причем входы одних из формирователей сигналов коррекции первой группы соединены с числовыми входами накопителя, а выходы подключены соответственно к одним из входов первого и второго формирователей сигналов четности, другие входы которых соединены с выходами формирователей контрольных сигналов по модулю три первой группы, а выходы — с контрольными входами накопителя, входы одних из формирователей сигналов коррекции второй группы подключены к числовым выходам накопителя, а выходы соединены соответственно с одними из входов третьего и четвертого формирователей сигналов четности, другие входы которых подключены к выходам формирователей контрольных сигналов по модулю три второй группы, а выходы — к другим входам блока сравнения.

, И θ 77

Фиг. 1 >

2. Устройство по π. 1, отличающееся тем, что адресные входы накопителя соединены с входами других формирователей контрольных сигналов по модулю три первой и второй групп и входами других формирователей сигналов коррекции первой и второй групп.

3. Устройство по пп. 1 и 2, отличающееся тем, что каждый формирователь сигналов коррекции содержит элементы И с первого по шестой, элементы ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первым входам третьего и пятого элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и являются первым и третьим прямыми входами формирователя, вторым и четвертым прямыми входами которого являются входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами — соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И,выходами формирователя являются выходы элементов И с четвертого по шестой.